專利名稱：互補(bǔ)金屬氧化物半導(dǎo)體薄膜晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)薄膜晶體管(TFT)及其制造方法。更具體地，本發(fā)明涉及一種CMOS薄膜晶體管及用金屬誘導(dǎo)橫向結(jié)晶(MILC)方法制造該CMOS薄膜晶體管的方法。
背景技術(shù)：
通常這樣來形成多晶硅層在襯底上沉積一非晶硅層，并在一設(shè)定的溫度使其結(jié)晶。使非晶硅層結(jié)晶的方法包括固相結(jié)晶(SPC)、準(zhǔn)分子激光退火(ELA)以及金屬誘導(dǎo)橫向結(jié)晶(MILC)。
在這些方法中，相比于其它的技術(shù)，MILC的優(yōu)點(diǎn)在于加工溫度低、且處理時(shí)間短。美國專利第5773327公開了一種利用MILC技術(shù)使非晶硅層結(jié)晶來制造薄膜晶體管(TFT)的方法。美國專利5773327的缺點(diǎn)在于需要額外的掩模來限定一個(gè)MILC區(qū)，且作為缺陷的MILC表面存在于溝道區(qū)中。MILC表面是相對(duì)方向上通過MILC方法生長的晶化多晶硅的兩個(gè)表面相遇的部分。
與此同時(shí)，要采用一多重柵極來防止漏電流。在此情況下，TFT區(qū)域的尺寸加大，且執(zhí)行MILC工藝的金屬層之間的距離也增大，從而延長了結(jié)晶時(shí)間。

發(fā)明內(nèi)容
因而，本發(fā)明的一個(gè)目的是提供一種具有一多重柵極的CMOS薄膜晶體管，且其尺寸不增大。
本發(fā)明的另一個(gè)目的是提供一種電特性優(yōu)異的CMOS薄膜晶體管。
本發(fā)明的又一個(gè)目的是提供一種只需要很短加工時(shí)間的CMOS薄膜晶體管。
本發(fā)明的其它目的和優(yōu)點(diǎn)將在下文的描述中部分提及；將由該描述而清晰；或可通過對(duì)本發(fā)明的實(shí)施而領(lǐng)會(huì)到。
通過提供一種CMOS薄膜晶體管實(shí)現(xiàn)本發(fā)明上述及其它的目的，該薄膜晶體管包括在絕緣襯底上形成為Z字形的、且具有一PMOS晶體管區(qū)和一NMOS晶體管區(qū)的半導(dǎo)體層；以及一柵電極，該柵電極具有至少一條橫過半導(dǎo)體層的縫，其中，半導(dǎo)體層具有一MILC表面，其位于PMOS晶體管區(qū)和NMOS晶體管區(qū)上，其中，MILC表面是在相對(duì)方向上通過MILC方法生長的晶化多晶硅的兩表面相遇的部分。
此外，半導(dǎo)體層包括多個(gè)本體部分和多個(gè)連接部分，其中本體部分橫過柵電極的縫，連接部分連接相鄰的本體部分。
半導(dǎo)體層的一個(gè)部分作為PMOS晶體管的溝道區(qū)，在該部分處，PMOS晶體管區(qū)與柵電極重疊；且半導(dǎo)體層的一個(gè)部分作為NMOS晶體管的溝道區(qū)，在該部分處，NMOS晶體管區(qū)與柵電極重疊。
柵電極上與PMOS晶體管區(qū)重疊的部分作為PMOS晶體管的一個(gè)多重柵極，柵電極上與NMOS晶體管區(qū)相重疊的部分作為NMOS晶體管的一個(gè)多重柵極。
還可通過提供一種CMOS薄膜晶體管來實(shí)現(xiàn)本發(fā)明上述及其它目的，其包括一形成為Z字形的半導(dǎo)體層；以及一柵電極，其具有至少一個(gè)橫過該半導(dǎo)體層的柵極，其中，半導(dǎo)體層具有位于一PMOS晶體管區(qū)與柵電極的一相鄰柵極之間的MILC表面、以及位于一NMOS晶體管區(qū)與柵電極的一相鄰柵極之間的MILC表面。
半導(dǎo)體層包括多個(gè)本體部分，它們橫過柵電極的柵極；多個(gè)連接部分，它們連接相鄰的本體部分。
半導(dǎo)體層本體部分中與PMOS晶體管區(qū)中柵電極的各柵極重疊的部分作為PMOS晶體管的溝道區(qū)，半導(dǎo)體層本體部分中與NMOS晶體管區(qū)中柵電極的各柵極重疊的部分作為NMOS晶體管的溝道區(qū)。
還可通過提供一種制造CMOS薄膜晶體管的方法來實(shí)現(xiàn)本發(fā)明的上述及其它目的，該方法包括在一絕緣襯底上形成具有Z字形形狀的非晶硅層，該非晶硅層具有一PMOS晶體管區(qū)和一NMOS晶體管區(qū)；在襯底的整個(gè)表面上形成一柵極絕緣層；在柵極絕緣層上形成一柵電極，其具有至少一個(gè)橫過該非晶硅層的縫；在襯底的整個(gè)表面上形成一層間絕緣層，其具有露出PMOS晶體管區(qū)和NMOS晶體管區(qū)兩者的邊緣的接觸孔；形成一金屬層，其經(jīng)由接觸孔而與非晶硅層的暴露部分相接觸；用MILC使非晶硅層結(jié)晶，以形成一多晶層，由此形成一半導(dǎo)體層；以及形成經(jīng)接觸孔與半導(dǎo)體層相接觸的源電極和漏電極。
源電極和漏電極的形成包括除去該金屬層；沉積一種源電極/漏電極材料；以及對(duì)源電極/漏電極材料構(gòu)圖。
源電極和漏電極的形成依次包括在金屬層上沉積源電極/漏電極材料；以及對(duì)源電極/漏電極材料和金屬層構(gòu)圖，從而源電極和漏電極具有雙層結(jié)構(gòu)。


本發(fā)明的這些和其它的目的和優(yōu)點(diǎn)將因以下結(jié)合附圖對(duì)實(shí)施例進(jìn)行的描述而變得清晰并易于理解，圖中圖1A到1D為沿圖2D中的“II-II”線截取的剖視圖，示出了根據(jù)本發(fā)明一實(shí)施例利用MILC方法制造具有雙重柵極的CMOS薄膜晶體管的過程；圖2A到2D為平面圖，示出了根據(jù)本發(fā)明該實(shí)施例利用MILC方法制造具有雙重柵極的CMOS薄膜晶體管的過程；圖3是一曲線圖，示出了根據(jù)本發(fā)明一實(shí)施例的CMOS薄膜晶體管的漏電流特性；以及圖4A到4C為平面圖，示出了根據(jù)本發(fā)明另一實(shí)施例利用MILC方法制造具有一多重柵極的CMOS薄膜晶體管的方法。
具體實(shí)施例方式
下面將詳細(xì)參見本發(fā)明的實(shí)施例，附圖中示出了本發(fā)明的幾個(gè)示例，所有圖中相同的附圖標(biāo)記指代相同的元件。以下參照附圖對(duì)這些實(shí)施例進(jìn)行描述，以闡述本發(fā)明。
現(xiàn)在將詳細(xì)參照本發(fā)明的實(shí)施例，其一示例形式表示在附圖中。
以下，MILC表面是一個(gè)部分，在相對(duì)的方向上通過MILC方法生長的晶化多晶硅的兩個(gè)表面在該部分相遇。
圖2A到2D是平面圖，示出了根據(jù)本發(fā)明一實(shí)施例利用MILC方法制造具有一雙重柵極的CMOS薄膜晶體管的過程。圖1A到1D是沿圖2D中的“II-II”線截取的剖面圖。
參見圖1A和圖2A，在一絕緣襯底10上形成一緩沖層11，襯底10例如用玻璃制成。在緩沖層11上沉積一非晶硅層，并對(duì)其進(jìn)行構(gòu)圖以形成半導(dǎo)體層12a。半導(dǎo)體層12a優(yōu)選地具有矩形形狀，該矩形的一邊是敞開的，其該層包括第一和第二本體部分12L1和12L2、以及一個(gè)連接本體部分12L1和12L2的連接部分12B。半導(dǎo)體層12a的形狀并不限于此，其形狀可以是Z字形，從而布置多個(gè)本體部分，且多個(gè)本體部分連接到連接部分上。
第一本體部分12L1與一部分連接部分12B定義了一個(gè)PMOS晶體管區(qū)，第二本體部分12L2與連接部分12B的剩余部分定義了一個(gè)NMOS晶體管區(qū)。
參見圖1B和2B，在襯底10的整個(gè)表面上形成一柵極絕緣層14。在該柵極絕緣層14上沉積一金屬層，并對(duì)其進(jìn)行構(gòu)圖以形成具有至少一條縫16S的一柵電極16。
此處，柵電極16的縫16S橫過半導(dǎo)體層12a的本體部分12L1和12L2。柵電極16上與半導(dǎo)體層12a的第一本體部分12L1重疊的部分16-1和16-2分別作為PMOS晶體管的第一柵極和第二柵極。柵電極16上與半導(dǎo)體層12a的第二本體部分12L2重疊的部分16-3和16-4分別作為NMOS晶體管的第一柵極和第二柵極。這樣，就得到了一個(gè)雙重柵極。
在半導(dǎo)體層12a具有一開口的形狀、且柵極具有一條縫的情況下，CMOS薄膜晶體管的柵電極16具有雙重柵極結(jié)構(gòu)。在半導(dǎo)體層12a具有其中多個(gè)本體部分由多個(gè)連接部分進(jìn)行連接的Z字形形狀時(shí)，或柵電極16具有多個(gè)縫時(shí)，可獲得一個(gè)多重柵極。
盡管沒有示出，但在NMOS晶體管區(qū)上形成有一光致抗蝕劑膜，從而使PMOS晶體管區(qū)裸露。利用光致抗蝕劑膜和柵電極16作為掩模將p型雜質(zhì)離子摻雜(ion-dope)到PMOS晶體管區(qū)中，以形成用于源極區(qū)和漏極區(qū)的摻雜區(qū)12-11至12-13。半導(dǎo)體層12a的與第一柵極16-1對(duì)應(yīng)的部分，即半導(dǎo)體層12a在摻雜區(qū)12-11和12-12之間的部分，用作PMOS晶體管的第一溝道區(qū)12-21。半導(dǎo)體層12a的與第二柵極16-2對(duì)應(yīng)的部分，即半導(dǎo)體層12a的位于摻雜區(qū)12-12和12-13之間的部分，作為PMOS晶體管的第二溝道區(qū)12-22。
在除去NMOS晶體管上的光致抗蝕劑膜之后，在半導(dǎo)體層12a的與PMOS晶體管區(qū)相對(duì)應(yīng)的部分上形成一光致抗蝕劑膜(圖中未示出)，從而使半導(dǎo)體層12a的與NMOS晶體管區(qū)相對(duì)應(yīng)的部分外露。
利用此光致抗蝕劑膜和柵電極16作為掩模將n型雜質(zhì)離子摻雜到半導(dǎo)體層12a的裸露部分中，以形成用于源極區(qū)和漏極區(qū)的摻雜區(qū)12-14至12-16。之后，再將剩余的光致抗蝕劑膜除去。
半導(dǎo)體層12a的位于摻雜區(qū)12-14和12-15之間的部分作為NMOS晶體管的第一溝道區(qū)12-23，半導(dǎo)體層12a的位于摻雜區(qū)12-15和12-16之間的部分作為NMOS晶體管的第二溝道區(qū)12-24。
在本發(fā)明的一實(shí)施例中，NMOS晶體管的源極區(qū)和漏極區(qū)的形成是在PMOS晶體管的源極區(qū)和漏極區(qū)形成之后。但是，也可以先于PMOS晶體管的源極區(qū)和漏極區(qū)的形成而形成NMOS晶體管的源極區(qū)和漏極區(qū)。
參見圖1C和圖2C，在襯底10的整個(gè)表面上形成一層間絕緣層18。對(duì)柵極絕緣層14和層間絕緣層18進(jìn)行蝕刻，形成接觸孔19-1和19-2，這兩個(gè)孔分別外露了一部分摻雜區(qū)12-11和一部分摻雜區(qū)12-16，同時(shí)還形成了接觸孔19-3，其外露出部分摻雜區(qū)12-13和12-14。
隨后，在襯底10的整個(gè)表面上形成一厚度為幾十到幾百埃的金屬層20，以形成金屬硅化物，該金屬例如為Ni和Pd。金屬層20經(jīng)接觸孔19-1和19-2分別與摻雜區(qū)12-11和12-16直接接觸，且通過接觸孔19-3而與摻雜區(qū)12-13和12-14直接接觸。在MILC過程中，金屬層20作為催化劑層，且僅通過接觸孔19-1至19-3而與半導(dǎo)體層12a接觸，從而不需要用于構(gòu)圖金屬層20的單獨(dú)的掩模。
參見圖1D和圖2D，利用MILC方法使非晶硅層12a結(jié)晶而形成多晶硅層12。此處，MILC表面12-31和12-32并不位于PMOS晶體管的第一和第二溝道區(qū)12-21和12-22、以及NMOS晶體管的第一和第二溝道區(qū)12-23和12-24中，而是位于柵電極16的縫16S中。換言之，當(dāng)柵電極16具有多個(gè)縫時(shí)，MILC表面位于摻雜區(qū)12-12和12-15中。
然后，在金屬層20上沉積一金屬層21，并對(duì)其構(gòu)圖以形成PMOS晶體管的源電極22-1、NMOS晶體管的源電極22-2、以及PMOS和NMOS晶體管的漏電極22-3。
PMOS晶體管的源電極22-1用以接受電源電壓Vdd，NMOS晶體管的源電極22-2用以接受接地電壓GND，漏電極22-3作為公共連接至PMOS晶體管的漏極區(qū)12-13和NMOS晶體管的漏極區(qū)12-14的輸出端。盡管沒有示出，但具有雙重柵極結(jié)構(gòu)的柵電極16作為一輸入端。
此時(shí)，金屬層20沒有被除去，從而可用作源電極22-1和22-2、以及漏電極22-3。但是，也可以通過在MILC過程之后清除掉金屬層20，而由金屬層21形成源電極和漏電極22-1至22-3，而不是由金屬層20來形成。
通過利用MILC制造CMOS薄膜晶體管的方法，就不再需要形成用于MILC的金屬層的額外掩蔽工序、以及MILC之后除去金屬層的工序，這樣就能使制造過程簡化。另外，由于MILC表面不在溝道區(qū)中，所以可避免出現(xiàn)缺陷，由此減小了漏電流。
此外，由于在兩個(gè)方向上執(zhí)行MILC方法，所以縫的數(shù)目優(yōu)選地為奇數(shù)，使得MILC表面位于縫中，而不是位于溝道區(qū)中。也就是說，PMOS和NMOS晶體管的多重柵極的數(shù)目優(yōu)選地為偶數(shù)。這是因?yàn)?，?dāng)縫的數(shù)目為奇數(shù)時(shí)，MILC表面只位于縫中，而當(dāng)縫的數(shù)目為偶數(shù)時(shí)，MILC表面將位于溝道區(qū)中。
圖3是一曲線圖，示出了根據(jù)本發(fā)明一實(shí)施例的CMOS薄膜晶體管的漏電流特性。從圖3可看出，相比于單柵極，雙重柵極或四重柵極中漏電電流降低。
圖4A到4C為平面圖，示出了根據(jù)本發(fā)明另一實(shí)施例用MILC方法制造具有多重柵極的CMOS薄膜晶體管的方法。通過利用MILC方法使非晶硅層結(jié)晶以形成多晶硅層，然后對(duì)該多晶硅層構(gòu)圖，半導(dǎo)體層得以形成。
參見圖4A，在一絕緣襯底上沉積一非晶硅層42a。在非晶硅層42a的兩個(gè)邊上形成一金屬層43，以此作為MILC催化劑層。
參見圖4B，進(jìn)行非晶硅層42a的MILC，以形成多晶硅層42b。然后，再除去金屬層43。
參見圖4C，對(duì)多晶硅層42b(見圖4B)進(jìn)行構(gòu)圖，以形成一半導(dǎo)體層42，其形狀為一邊開口的矩形，或者為Z字形。
而后，執(zhí)行后序過程，從而與本發(fā)明的前述實(shí)施例相同，MILC表面可位于柵電極的縫中，以最終完成根據(jù)本發(fā)明另一實(shí)施例的CMOS薄膜晶體管。
通過利用MILC制造CMOS薄膜晶體管的方法，不再需要形成用于MILC的金屬層的額外掩蔽工序、和MILC之后除去金屬層的工序，這樣就使制造過程簡化。由于MILC表面并不位于溝道區(qū)中，所以能減小漏電流。
另外，由于無需額外的掩模就可以形成具有多重柵極的CMOS薄膜晶體管，所以可減小制造成本和處理時(shí)間。
此外，由于半導(dǎo)體層為Z字形，且柵電極具有至少一條橫過半導(dǎo)體層的縫，所以無需增加尺寸就能減小漏電流。因此，可提高可靠性，而不太影響孔徑比(aperture ratio)。
盡管已經(jīng)參照本發(fā)明的優(yōu)選實(shí)施例對(duì)本發(fā)明作了具體的表示和描述，但本領(lǐng)域普通技術(shù)人員可以理解在不悖離本發(fā)明精髓和范圍的情況下，可在形式和細(xì)節(jié)上作出前述和其它的改動(dòng)。
盡管已經(jīng)表示和描述了本發(fā)明的幾個(gè)實(shí)施例，但本領(lǐng)域技術(shù)人員可以理解在不背離本發(fā)明的原理和精髓的情況下，可對(duì)這些實(shí)施例作多種改動(dòng)，本發(fā)明的保護(hù)范圍由所附權(quán)利要求及其等效物限定。
權(quán)利要求
1.一種CMOS薄膜晶體管，其包括一半導(dǎo)體層，其在絕緣襯底上形成為一邊開口的矩形形狀、或形成為Z字形形狀，其具有一PMOS晶體管區(qū)和一NMOS晶體管區(qū)；以及一柵電極，該柵電極具有至少一條橫過半導(dǎo)體層的縫，其中，半導(dǎo)體層具有一MILC表面，其位于PMOS晶體管區(qū)以及NMOS晶體管區(qū)上，所述MILC表面是在相對(duì)方向上生長的晶化多晶硅的兩表面相遇的部分。
2.根據(jù)權(quán)利要求1所述的晶體管，其中，半導(dǎo)體層包括多個(gè)本體部分和多個(gè)連接部分，所述本體部分橫過柵電極的縫，連接部分連接相鄰的本體部分。
3.根據(jù)權(quán)利要求1所述的晶體管，其中，半導(dǎo)體層的一個(gè)部分作為PMOS晶體管的溝道區(qū)，PMOS晶體管區(qū)在該部分與柵電極重疊；且半導(dǎo)體層的一個(gè)部分作為NMOS晶體管的溝道區(qū)，NMOS晶體管區(qū)在該部分與柵電極重疊。
4.根據(jù)權(quán)利要求3所述的晶體管，其中，柵電極與PMOS晶體管區(qū)重疊的部分作為PMOS晶體管的一個(gè)多重柵極，柵電極與NMOS晶體管區(qū)相重疊的部分作為NMOS晶體管的一個(gè)多重柵極。
5.一種CMOS薄膜晶體管，其包括一半導(dǎo)體層，其被制成一邊開口的矩形形狀，或被形成為Z字形形狀；以及一柵電極，其具有至少一個(gè)橫過半導(dǎo)體層的柵極，其中，半導(dǎo)體層在PMOS晶體管區(qū)與柵電極的一相鄰柵極之間，以及在NMOS晶體管區(qū)與柵電極的一相鄰柵極之間具有MILC表面，所述MILC表面是在相對(duì)方向上生長的晶化多晶硅的兩表面相遇的部分。
6.根據(jù)權(quán)利要求5所述的晶體管，其中，半導(dǎo)體層包括多個(gè)本體部分和多個(gè)連接部分，所述本體部分橫過柵電極的柵極，連接部分連接相鄰的本體部分。
7.根據(jù)權(quán)利要求1所述的晶體管，其中，半導(dǎo)體層本體部分與PMOS晶體管區(qū)中柵電極的各柵極相重疊的部分作為PMOS晶體管的溝道區(qū)，半導(dǎo)體層本體部分與NMOS晶體管區(qū)中柵電極的各柵極相重疊的部分作為NMOS晶體管的溝道區(qū)。
8.一種制造CMOS薄膜晶體管的方法，其包括在一絕緣襯底上形成一Z字形的非晶硅層，該非晶硅層具有一PMOS晶體管區(qū)和一NMOS晶體管區(qū)；在襯底的整個(gè)表面上形成一柵極絕緣層；在柵極絕緣層上形成一柵電極，其具有至少一條橫過非晶硅層的縫；在襯底的整個(gè)表面上形成一層間絕緣層，其具有接觸孔，該接觸孔露出PMOS晶體管區(qū)和NMOS晶體管區(qū)的兩者的邊緣；形成一金屬層，其經(jīng)由接觸孔與非晶硅層的暴露部分相接觸；用MILC使非晶硅層結(jié)晶，以形成一多晶硅層，由此形成一半導(dǎo)體層；以及形成經(jīng)接觸孔與半導(dǎo)體層相接觸的源電極和漏電極。
9.根據(jù)權(quán)利要求8所述的方法，其中，源電極和漏電極的形成包括步驟除去金屬層；沉積源電極/漏電極材料；以及對(duì)源電極/漏電極材料進(jìn)行構(gòu)圖。
10.根據(jù)權(quán)利要求8所述的方法，其中，源電極和漏電極的形成依次包括在金屬層上沉積源電極/漏電極材料；以及對(duì)源電極/漏電極材料和金屬層進(jìn)行構(gòu)圖，其中，源電極和漏電極具有雙層結(jié)構(gòu)。
11.根據(jù)權(quán)利要求3所述的CMOS薄膜晶體管，其中，所述縫的數(shù)目為奇數(shù)，從而使MILC表面位于縫上，而不是位于溝道區(qū)中。
12.根據(jù)權(quán)利要求11所述的CMOS薄膜晶體管，其中，PMOS晶體管和NMOS晶體管的多重柵極的數(shù)目為偶數(shù)。
13.一種制造具有多重柵極的CMOS薄膜晶體管的方法，包括在一絕緣襯底上沉積一非晶硅層；在非晶硅層的兩個(gè)邊緣上形成作為MILC催化劑層的一金屬層；對(duì)非晶硅層執(zhí)行MILC以形成一多晶硅層；除去金屬層；以及對(duì)多晶硅層構(gòu)圖，以形成一半導(dǎo)體層，該半導(dǎo)體層具有一邊開口的矩形形狀，或具有Z字形形狀。
14.一種制造CMOS晶體管的方法，其包括步驟在一絕緣襯底上形成一緩沖層；在緩沖層上沉積一非晶硅層，并對(duì)非晶硅層構(gòu)圖以形成一半導(dǎo)體層，該半導(dǎo)體層具有一第一本體部分、一第二本體部分以及一連接第一和第二本體部分的連接部分，從而第一本體部分與連接部分的一部分定義了一個(gè)PMOS晶體管區(qū)，且第二本體部分與連接部分的剩余部分定義了一個(gè)NMOS晶體管區(qū)；在襯底上形成一柵極絕緣層；在柵極絕緣層上沉積一金屬層，以形成具有兩柵極和至少一條縫的數(shù)個(gè)柵電極，每個(gè)柵電極都橫過第一和第二本體部分；在NMOS晶體管區(qū)上形成一薄膜；對(duì)PMOS晶體管區(qū)進(jìn)行離子摻雜，從而使半導(dǎo)體層與第一柵極相對(duì)應(yīng)的部分作為PMOS晶體管區(qū)的第一溝道區(qū)，并使半導(dǎo)體層與第二柵極相對(duì)應(yīng)的部分作為PMOS晶體管區(qū)的第二溝道區(qū)，以形成用于源極區(qū)和漏極區(qū)的第一、第二和第三PMOS摻雜區(qū)；除去NMOS晶體管區(qū)上的薄膜；在PMOS晶體管區(qū)上形成一薄膜；對(duì)NMOS晶體管區(qū)進(jìn)行離子摻雜，從而使半導(dǎo)體層與第一柵極相對(duì)應(yīng)的部分作為NMOS晶體管區(qū)的第一溝道區(qū)，并使半導(dǎo)體層與第二柵極相對(duì)應(yīng)的部分作為NMOS晶體管區(qū)的第二溝道區(qū)，以形成用于源極區(qū)和漏極區(qū)的第一、第二和第三NMOS摻雜區(qū)；在襯底上形成一層間絕緣層；對(duì)柵極絕緣層和層間絕緣層進(jìn)行蝕刻，以形成第一和第二接觸孔，它們使第一PMOS摻雜區(qū)的一部分和第三NMOS摻雜區(qū)的一部分露出，同時(shí)還形成了使部分第三PMOS摻雜區(qū)和部分第一NMOS摻雜區(qū)外露的一接觸孔；在襯底上形成一金屬層，其經(jīng)第一接觸孔與第一PMOS摻雜區(qū)接觸；經(jīng)第二接觸孔與第三NMOS摻雜區(qū)接觸；并經(jīng)第三接觸孔與第三PMOS摻雜區(qū)和第一NMOS摻雜區(qū)接觸。
全文摘要
本發(fā)明公開了一種CMOS薄膜晶體管，其具有在一絕緣襯底上形成為Z形的半導(dǎo)體層，半導(dǎo)體層具有一PMOS晶體管區(qū)和一NMOS晶體管區(qū)；一柵電極，該柵電極具有至少一條橫過半導(dǎo)體層的縫，其中，半導(dǎo)體層具有一MILC表面，其位于PMOS晶體管區(qū)以及NMOS晶體管區(qū)上，本發(fā)明還公開了制造這種薄膜晶體管的方法，通過這種方法可使CMOS TFT的制造過程簡化，并能減小漏電流。
文檔編號(hào)H01L29/06GK1431711SQ02157810
公開日2003年7月23日 申請(qǐng)日期2002年12月19日 優(yōu)先權(quán)日2001年12月19日
發(fā)明者蘇宇永 申請(qǐng)人:三星Sdi株式會(huì)社