專利名稱：用于大存儲容量的3－d存儲設備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及存儲設備。更具體而言，本發(fā)明涉及到三維的大儲量隨機存取存儲設備。
背景技術(shù)：
在諸如計算機，通訊設備，消費電子等等設備中，對高密度、大容量存儲的需求持續(xù)增長。這就導致了在如硬盤驅(qū)動器，固態(tài)存儲器等數(shù)據(jù)存儲設備的容量和性能方面有很大改善。在硬盤驅(qū)動器中，小格式因數(shù)結(jié)合盤區(qū)密度的極大改進已讓高密度磁盤驅(qū)動器得到發(fā)展。
在集成電路方面，多芯片模塊(MCM)的發(fā)展和混合生產(chǎn)技術(shù)已使尺寸減少了許多，并且在一些實例中，還改善最終產(chǎn)品的性能。用于動態(tài)隨機存取存儲器(DRAM)最常用的MCM結(jié)構(gòu)是單列方式的存儲模塊(SIMM)。當前，許多存儲設備局限于單層。這歸結(jié)于兩個因素。其一，有源電路板需要硅作為基材料以支持如讀和寫的存儲器操作。為了讀寫，地址解碼器，讀/寫控制邏輯，感應放大器，輸出緩沖器，多路復用器，等等被包含在一個存儲芯片里。這些總體上被稱為額外開銷，它們一般占了該物理存儲的20-30％。最好的，這種額外開銷保持低位，故更多空間用于存儲器。把存儲器存儲設備局限為單個陣列層的第二個因素是由于功率耗散限制。
近來，裝在互補金屬氧化半導體(CMOS)之上的多陣列存儲器得以提出來。然而，這個方法需要有到每個存儲層的通道(VIA)以便每個存儲層能單獨連接到有源電路平面。此方法可以提供高密度和高效的多層存儲設計。但隨著層數(shù)增加，通道(VIA)數(shù)會增加到這樣一點，即，從存儲陣列把信號送到該CMOS層變得困難，確定的路線變長以致此設計變得更低效，更復雜，而且成本也增加了。通道可以做小可以解決一部分問題。但是，更小的通道相應地增加了次品風險和匹配難度。此外，陣列層間相互的連接變得更困難及更復雜。
此外，存儲設備的成品率相對來講很低。這樣的低成品率是由于每個單獨的存儲層不能從一疊層面被篩選和排除出這一事實。為了說明，若一個單個的存儲層有缺陷的概率為p(x)，則極為明顯，一個由多層制成的MCM存儲器有大于具有至少一個缺陷層的概率p(x)的概率。由于不能在每一個別的存儲層級別上篩選和排除缺陷，該存儲設備的總體質(zhì)量受損害，因此成品率低。
發(fā)明概述在一方面，存儲器陣列示例實施方案之一可包括非硅基基片。存儲陣列也可包括在非硅基基片之上形成的、向行方向延伸的一條行導線以及在非硅基基片之上形成的、向列方向延伸的一條列導線，使得在行導線與列導線相交處組成一個交叉點。在該交叉點中，形成一個存儲單元。該存儲陣列可進一步包括一個陣列使能電路連接用于使能/禁止至少一條行導線與列導線。
在另一方面，存儲平面的一個示例實施方案可包括一個非硅基基片和在非硅基基片之上形成的一個或多個存儲陣列。每一個存儲陣列可包括向行方向延伸的一條行導線和向列方向延伸的一條列導線，使得在該行導線與該列導線相交處組成一個交叉點。每個存儲陣列也可包括一個在交叉點形成的存儲單元，及一個陣列使能電路連接用以使能/禁止至少一條行導線與列導線。
進一步說，存儲設備的一個示例實施方案可包括一個有源電路平面，例如CMOS電路平面，和在有源電路平面之上形成的一個或多個存儲平面。每個存儲平面能包括一個非硅基基片在非硅基基片之上形成的一個或多個存儲陣列。每一存儲平面的每個存儲陣列可包括向行方向延伸的一條行導線和向列方向延伸的一條列導線，使得在行導線與列導線相交處組成一個交叉點。每一個存儲陣列也可包括一個在交叉點形成的存儲單元，和一個使能電路連接用于使能/禁止至少一條行導線與列導線。
更進一步講，存儲設備裝配方法的一個示例實施方案可包括形成一個有源電路平面和在有源電路平面之上形成的一個或多個存儲平面。該方法也可包括形成一個非硅基基片給每個存儲平面。對于每個存儲平面，可進一步包括在非硅基基片上形成一個或多個存儲陣列。此外，對于每個存儲陣列，該方法可包括形成向行方向延伸的一條行導線和組成向列方向延伸的一條列導線，使得在該行導線與該列導線相交處形成一個交叉點。該方法仍可進一步包括形成在此交叉點里的一個存儲單元和形成一個陣列使能電路連接用于使能/禁止至少一條行導線與列導線給每個存儲陣列。
本發(fā)明的上述公開的實施方案能夠?qū)崿F(xiàn)某些方面。例如，該存儲設備能通過堆疊存儲陣列的多個平面做成，且每個平面被單獨加工。這不需要安裝通道(Via)且因此該設備的相對復雜度減少了。還有，每個陣列可單獨地被使能和被禁止，比如通過一條陣列選擇線。因此有缺陷的陣列和/或平面在做完該設備之前能被篩選出，這樣就增加了成品率和質(zhì)量。進一步講，因為該存儲平面能獨立于有源電路制造，該存儲平面的基片可由硅以外的材料構(gòu)成。再進一步講，能制成不含像讀寫控制邏輯，感應放大器，輸出緩存和多路器等額外開銷的存儲平面，使更多空間僅用于存儲以增加了容量。還可進一步講，堆疊能獲得很高的容量。此外，該存儲器可以是易失的，非易失的，隨機存取和可編程一次性的。
附圖概述對本領(lǐng)域的那些技術(shù)人員來說，本發(fā)明的特點和優(yōu)勢將是很明顯的，該產(chǎn)品參照附圖描述如下

圖1A根據(jù)本發(fā)明的原理，示出了存儲陣列的一個示范性實施方案；圖1B根據(jù)本發(fā)明的原理，示出了存儲陣列的第二個示范性實施方案；圖2根據(jù)本發(fā)明的原理，示出了存儲平面的一個示范性實施方案；圖3根據(jù)本發(fā)明的原理，示出了存儲設備的一個示范性實施方案；圖4為一個流程圖，表示了根據(jù)本發(fā)明的一方面所用的一個示范性方法來裝配圖3的存儲設備。
詳細描述為了簡單化及圖解說明的目的，本發(fā)明的原理主要是對其參照示范性實施方案來描述。但是，用該產(chǎn)品的一般技巧之一就是便捷地識別出同種原理以平等地適用于多個類型固態(tài)存儲器以及對其安裝和使用的多種方法。
配合本發(fā)明的原理，往上一個個裝配多層存儲陣列可以增加存儲設備的容量。在本發(fā)明的一個方面，存儲陣列的平面能疊放組成某個三維(3D)存儲設備。每個平面可含有一個或多個存儲陣列。
圖1A根據(jù)本發(fā)明的原理，圖解說明了存儲陣列100的一個典型實施方案。正如圖1A所示，該存儲陣列100可能包括一個基片110。該基片110可以是硅基的或非硅基的。非硅基基片的例子包括塑料，玻璃，陶瓷，非金屬如電絕緣體等等材料。
在該基片110之上，一條或多條行導線120及一條或多條列導線130被組成了。行導線120和列導線130可分別地從行方向和列方向延伸，在每個交叉處構(gòu)成一個交叉點。在一個交叉點，存儲單元140形成，每個存儲單元140通過相應的行導線120和列導線130可被分別地、單獨地編址。該存儲單元140可為只讀的，隨機存取的，或可編程一次性的，這樣就讓該存儲陣列100相應成為只讀存儲器(ROM)，隨機存儲器(RAM)，或可編程一次性存儲器(OTP)。例如，該存儲單元140可是熔絲存儲單元，熔絲/二極管存儲單元，熔絲/反熔絲單元，磁存儲單元，二極管單元，磁/二極管存儲單元，相變存儲單元，電阻元素單元，等等。
該存儲陣列100也能包括一個陣列使能電路170。該陣列使能電路170能包括一個或多個陣列使能晶體管160。四組陣列使能晶體管160如圖1A所示。每條行導線120或列導線130可分別相連于一個或多個陣列使能晶體管160。如圖1A所示，每條行導線120或列導線130相應可連到在兩端上的兩個陣列使能晶體管。通過該行導線120或該列導線130的電導由控制陣列使能晶體管160來使能或中止。該陣列使能晶體管160可由微晶形硅晶體管，非晶形硅晶體管，或任何不需要硅基片的使能開關(guān)構(gòu)成。
該存儲陣列100能進一步包括連到該陣列使能晶體管160的一條陣列選擇線150。通過控制到陣列選擇線150上的信號，存儲陣列100可被選擇或禁用。一般而言，在一個多陣列設置里，每單條陣列線150僅用于一個陣列100，不被任何其它的陣列共享。
注意到行導線120或列導線130的兩端被連接到陣列使能晶體管160是沒有必要。圖1B根據(jù)本發(fā)明的原理圖示存儲陣列的第二個典型實施方案。如圖所示，行導線120和列導線130僅有一端相應被連接到陣列使能晶體管160。除圖1A和圖1B外，未脫離本發(fā)明的范圍的結(jié)構(gòu)是可能的。
不管該存儲陣列是硅基還是非硅基，值得注意的是該存儲陣列無需包含諸如感應放大器，輸出緩沖器，解碼器，多路器等等的額外開銷。每單個有源電路平面層可提供存儲位置選擇，感應放大器，以及讀寫控制。
盡管僅靠存儲陣列100就能重疊構(gòu)成一個3-D存儲設備，根據(jù)本發(fā)明的另一方面，存儲陣列的平面也能裝配上。該陣列的平面于是能夠被篩選和重疊以組成一個3-D存儲設備，它相對地增加了該設備的存儲容量。
圖2根據(jù)本發(fā)明的原理，圖釋說明了存儲平面200的一個典型實施方案。如圖2所示，該存儲平面200可包括一個或多個存儲陣列100，例如在基片110(未圖示)上構(gòu)成的，圖1A和1B中的存儲陣列100。重復強調(diào)，該基片110可以是硅基的也可是非硅基的。該存儲平面200也能包括一個或多個行總線210和一個或多個列總線220。該行總線210可電子連接該存儲陣列100的行導線120(未被標記)。類似地，該列總線220可電子連接到該存儲陣列100的列導線130(也未被標記)。通過行總線210和列總線220，單獨存儲陣列100地每個單獨的存儲單元140(未在圖2里說明)可被編址。
該存儲平面200可進一步包含一個平面使能電路250。該平面使能電路250可包含一個或多個平面使能晶體管240。例如，四組平面使能晶體管240在圖2中的顯示。到達和來自行總線210和列總線220的數(shù)據(jù)流以及隨之從該存儲陣列100的存儲單元140(未在圖2中圖示)通過控制該平面使能晶體管240可被使能或中止。該平面使能晶體管240可由晶形薄膜晶體管，非晶形薄膜晶體管，或任何不需要硅基片的使能開關(guān)組成。
一條平面選擇線270可含于該存儲平面200中，在該平面里該平面選擇線270被連接到該平面使能晶體管240。用此方式通過控制到該平面選擇線270的信號，該存儲平面200能被使能或中止。
該存儲平面200還可進一步包含一個或多個數(shù)據(jù)側(cè)接觸墊230，該數(shù)據(jù)側(cè)接觸墊230經(jīng)由該平面使能晶體管240，可電連接于行總線210和列總線220。該存儲平面200可被安裝使得當多個存儲平面200重疊時，該存儲平面200的數(shù)據(jù)側(cè)接觸墊230相匹配用于下一條導線處理步驟以組成數(shù)據(jù)總線310(見圖3)。用此方式，在平面間安裝相互連接通道的要求可消除了且該設備的相對復雜性可減少。
注意到單個存儲陣列100的陣列選擇線150能匯集起來以組成一個復雜的陣列選擇線260。該存儲平面200和該有源電路平面390可被安裝使得當多個存儲平面200重疊一起時，該數(shù)據(jù)側(cè)接觸墊230匹配對齊以方便多個存儲平面和該有源電路平面的相互連接。鍍層法，鍍膜或篩選導線的處理步驟可被用作相互連接和組成陣列選擇總線330(見圖3)。因物理上該陣列選擇總線330的導線有寬度，此處理過程極易實現(xiàn)。
圖3根據(jù)本發(fā)明的原理，圖示了存儲設備的一個典型實施方案。如圖所示，該存儲設備300可包含一個或多個重疊的存儲平面200以構(gòu)成一個3-D存儲器。該存儲設備300也可包含一個有源電路平面390。該有源電路平面390可在一個硅基片上做成以及包括電路，這些電路對含額外功耗元素如地址解碼器，讀寫控制邏輯，感應放大器，輸出緩沖器，多路器的存儲平面200的存儲陣列的編址是有必要的。存儲設備300可進一步包括一個或多個數(shù)據(jù)總線310。該數(shù)據(jù)總線310可通過一個連接該存儲平面200的匹配好的數(shù)據(jù)側(cè)接觸墊(見圖2)的導線處理步驟來構(gòu)成。注意到該有源電路平面390也可包括數(shù)據(jù)側(cè)接觸墊，這些墊被匹配并也被電連接到該存儲平面200的數(shù)據(jù)側(cè)接觸墊230。
該存儲設備300還可進一步包含陣列選擇總線330。該陣列選擇總線330可由一個導線處理過程組成，此過程通過在該存儲平面200上的陣列選擇側(cè)接觸墊265和通過在該有源平面390上的陣列選擇側(cè)接觸墊電連接多條陣列選擇線260。注意到該有源電路平面390也可包含陣列選擇線以及還與該存儲平面200的陣列選擇側(cè)接觸墊265匹配的陣列選擇側(cè)接觸墊。
該存儲設備300可包括一個平面選擇總線340。該平面選擇總線340由組合單個存儲平面的平面選擇線270和一個平面選擇側(cè)接觸墊275(見圖2)而構(gòu)成。一個導線處理步驟經(jīng)由該單個存儲平面200上的平面選擇側(cè)接觸墊275相互電連接該平面選擇線270到該有源電路平面390。每個平面200可有一條分開的平面選擇線270，但該陣列選擇總線330可在該平面200間共享。
圖4為一個流程圖，表示了根據(jù)現(xiàn)在這個發(fā)明的一方面所用的一個示范性方法來裝配圖3的存儲設備300。如圖4所示，該有源電路平面390可被安裝(第410步)。另外，一個或多個存儲平面210也可被安裝(第420步和第430步)。注意到安裝該有源電路平面390可發(fā)生在安裝該存儲平面200之前，之后或同時。
然后，該存儲平面200可按照一個預定義錯誤閾值被篩選(第440步)。例如，可設置一個閾值以排除任何有超過10％缺陷的該存儲陣列100的存儲平面200。這樣如果每個存儲平面200有十六個存儲陣列100，則帶有多于1個有缺陷陣列100的平面200將被丟棄。此項控制確保有結(jié)果的設備符合對缺陷的預置容忍度。為篩除一個壞的存儲平面，具備類似于該有源電路平面的讀寫和控制功能的測試儀或電子生產(chǎn)線可被使用。在晶片被切成單獨的平面200之前，該篩選步驟440在晶片檢測試驗階段被做完。一個晶片可含有幾個平面200。
的確，可用多個限度級別篩選該存儲平面200。例如，有可能某些應用可以容忍比其它更多缺陷。用此方法，在該存儲設備里確認可變的缺陷容忍級別。
然后，為了完成該過程，該有源電路平面390和該存儲平面200可用粘性材料來重疊和捆綁把它們夾在一起。該重疊過程也匹配了該存儲平面200和該有源電路平面390的側(cè)接觸墊(數(shù)據(jù)230，陣列選擇265，和平面選擇275)。該導線過程組成平面相連的導線310，330和340以使存儲平面和該有源電路平面電連接。該存儲堆棧通過一個包裝處理過程被送去組成該存儲設備300。
盡管本發(fā)明在其典型實施例方面進行了描述，本領(lǐng)域的那些技術(shù)人員將能對本發(fā)明所描述的實施方案做各種修改，而不偏離本發(fā)明實際的精神和范圍。例如，此名稱“行”和“列”僅僅是相對的，并不暗示任何固定的指向。此外，“行”和“列”是可相互改變的，因為本文件所稱的列在其它文件里可能稱作“行”，反之亦然。名稱“行”和“列”不一定暗示一種垂直的關(guān)系，雖然在本文里是被那樣圖釋說明的。本文用的名稱和描述以圖示的方式陳述并不意味限制于此。尤其是，雖然本發(fā)明的方法已通過例子得以描述，此方法的步驟可以以異于圖示的順序或同時被執(zhí)行。本領(lǐng)域的那些技術(shù)人員在以下權(quán)利要求及其相同部分中定義的本發(fā)明的精神和范圍內(nèi)將認識到這些和其它變動方法是可能的。
權(quán)利要求
1.一種存儲平面(200)包含一個基片(110)；由在所述基片(110)之上形成的多條陣列選擇線(150)；在所述基片(110)之上形成和用于構(gòu)成使能/禁止所述存儲平面(200)的一個平面使能電路(250)；電連接于所述平面使能電路(250)的一條平面選擇線(270)；以及在所述基片(110)之上形成的一個或多個存儲陣列(100)，其中至少一個存儲陣列(100)包括由在所述基片(110)之上形成的并向行方向延伸的一條或多條行導線(120)；由在所述基片(110)之上形成的一條或多條列導線(130)，并且向列方向延伸以使在所述行導線(120)和列導線(130)間的每個交叉處形成一個交叉點；由在一個或多個所述交叉點中形成的一個存儲單元(140)；以及用于構(gòu)成使能/禁止所述存儲陣列(100)和被電連接于所述多條陣列選擇線(150)中的至少一條的一個陣列使能電路(170)。
2.權(quán)利要求1的存儲平面(200)，進一步包含電連接到所述一個或多個存儲陣列的所述一條或多條行導線(120)的一個行總線(210)；以及電連接到所述一個或多個存儲陣列(100)的所述一條或多條列導線(130)的一個列總線(220)。
3.權(quán)利要求1的存儲平面(200)，其中所述基片(110)是硅基的以及其中所述一個或多個存儲陣列(100)的每個都不包含感應放大器，輸出緩沖器，解碼器，和多路器。
4.權(quán)利要求1的存儲平面(200)，其中所述基片(110)是非硅基的以及由塑料，玻璃，陶瓷和非金屬中的至少一種的基材料形成的。
5.權(quán)利要求1的存儲平面(200)，其中所述存儲單元(140)包括熔絲存儲單元，熔絲/二極管存儲單元，熔絲/反熔絲存儲單元，磁性存儲單元，二極管存儲單元，磁性/二極管存儲單元，相變存儲單元和電阻元件單元中的至少一種。
6.一種存儲設備，包含一個有源電路平面(390)；電連接于所述有源電路平面(390)的一個數(shù)據(jù)總線(310)；電連接于所述有源電路平面(390)的一個平面選擇總線(340)；電連接于所述有源電路平面(390)的一個陣列選擇總線(330)；以及堆疊在所述有源電路平面(390)之上的一個或多個平面(200)，其中至少一個存儲平面包括一個基片(110)；在所述基片(110)之上形成并電連接到所述陣列選擇總線(330)的多個陣列選擇線(150)；用于構(gòu)造使能/禁止所述存儲平面(200)的一個平面使能電路(250)；電連接于所述平面使能電路(250)和所述平面選擇總線(340)的一條平面選擇線(270)；以及在所述基片(110)之上形成的一個或多個存儲陣列(100)，其中至少一個存儲陣列(100)包括在所述基片(110)之上形成的并向行方向延伸的一條或多條行導線(120)；在所述基片(110)之上形成的一條或多條列導線(130)，并且向列方向延伸以使在所述行導線和列導線間的每個交叉處形成一個交叉點；在一個或多個所述交叉點中形成的一個存儲單元(140)；以及用于構(gòu)成使能/禁止所述存儲陣列(100)和用于電連接到所述多個陣列選擇線(150)中至少一條的一個陣列啟動電路(170)。
7.權(quán)利要求6的存儲設備(300)，其中所述至少一個存儲平面(200)進一步包含電連接到所述一個或多個存儲陣列中的所述一條或多條行導線(120)的一個行總線(210)；以及電連接到所述一個或多個存儲陣列中的所述一條或多條列導線(130)的一個列總線(220)。
8.權(quán)利要求7的存儲設備(300)，其中所述至少一個存儲平面(200)進一步包含至少一項電連接于所述行總線(210)和列總線(220)的多個數(shù)據(jù)側(cè)接觸墊(310)；電連接于所述陣列選擇線(150)的多個數(shù)據(jù)側(cè)接觸墊(310)；以及電連接于所述平面選擇線(270)的一個平面選擇側(cè)接觸墊(340)。
9.權(quán)利要求8的存儲設備(300)，其中至少一項所述多個數(shù)據(jù)側(cè)接觸總線(310)被對準并電連接到所述數(shù)據(jù)總線(310)；所述多個陣列選擇側(cè)接觸墊(330)被對準并電連接到所述陣列選擇總線(330)；以及所述平面選擇側(cè)接觸墊(340)與所述平面選擇總線(340)的一條線電連接。
10.權(quán)利要求9的存儲設備(300)，其中所述存儲平面(200)中的所述多條陣列選擇線(150)被電連接至從所述陣列選擇總線(330)。
全文摘要
隨機存取存儲設備包括存儲陣列的一個或多個相互重疊往上堆放的平面。每個平面都能單獨被生產(chǎn)，并且在該平面里的每個陣列都能分別被使能/禁止。用這種方式，在該平面里的每個存儲陣列都能被單獨測試，有缺陷的存儲陣列可被篩選掉，這樣就增加了最終成品率及質(zhì)量。一個存儲平面可被堆疊在每個其它存儲平面以及一個有源電路平面板之上以做成一個大容量存儲設備。通過使用適當?shù)拇鎯卧鳛榛鶈挝唬摯鎯ζ骺梢允且资У囊部蔀榉且资У?。另外，該存儲平面與該有源電路板分開安裝。該存儲平面不需硅基片，而例如可由玻璃基片組成。進一步講，每個存儲平面經(jīng)由平面存儲選擇晶體管組可被單獨選擇。該陣列經(jīng)由陣列選擇晶體管能單獨被選擇。
文檔編號H01L27/06GK1417861SQ02148159
公開日2003年5月14日 申請日期2002年10月31日 優(yōu)先權(quán)日2001年10月31日
發(fā)明者L·T·特蘭, T·C·安東尼 申請人:惠普公司