專利名稱：高介電系數(shù)介質與半導體構成的耐壓層的制作方法
技術領域：
本發(fā)明屬于半導體器件，特別是半導體功率器件的耐壓層。
本發(fā)明人的中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275解決了上述問題。其解決方法是在p+區(qū)和n+區(qū)間用一個復合緩沖層(Composite Buffer Layer，或簡稱CB層)來耐壓。在CB層中含有兩種導電類型相反的區(qū)域。這兩種區(qū)域從平行于CB層與n+層(或p+層)界面的任一剖面來講，都是相間排列的。而在此之前所用的耐壓層都是單一導電類型的半導體。在該發(fā)明中還公布了用這種耐壓層構成的MOST，單位面積的導通電阻Ron正比于擊穿電壓VB的1.3次方。這代表對通常耐壓層關系的一個突破，而MOST其它的電性能也很好。
在過去幾年中，半導體功率器件的工業(yè)界中發(fā)生了重大變化。利用超結(Super Junction)器件的結構(即CB層結構)的MOST已能提供高電壓及大電流。


圖1(a)和圖1(b)代表一個超結功率器件1的制造方法。其過程是先用一個襯底2的半導體片生長第一外延層3。在該圖中襯底2是一個重摻雜的n+層，第一外延層3是輕摻雜n層，在這個層中離子注入一層p型區(qū)4。一般而言，每50到100伏的耐壓需要一個外延層。因此，對一個600V的晶體管，要依次再做圖1(a)中5，7，9，11及13的n型外延層，每次外延之后要做圖1(a)中的6，8，10，12及14的p型離子注入層。
形成的p型離子注入層4，6，8，10，12與14經過擴散后形成了圖1(b)中的p區(qū)16，無離子注入影響的區(qū)域是n區(qū)15。這就形成了相間排列的p區(qū)與n區(qū)。然后再做器件層或稱器件特征層17。器件特征層17中含有離子注入形成的n+源區(qū)18，氧化層19及其上的金屬柵或多晶硅柵20。在兩個n+源區(qū)18之間還有一個p+區(qū)21，其下還有深結的p+區(qū)22，深p+區(qū)22與p+區(qū)21相聯(lián)接。
顯然，上述的制造方法用了多次外延，很昂貴。CB層結構利用了電荷補償原理，其中p區(qū)與n區(qū)的摻雜要精確控制，這也使得制造難度增加，器件的成本增高。
含有CB層結構的MOST另一個缺點是當導通電流很大時，載流子本身的電荷會影響電荷平衡，造成擊穿電壓隨電流增加而下降的二次擊穿現(xiàn)象，使安全工作區(qū)(SOA)不夠理想。
含有CB層結構的MOST的再一個缺點是由于p區(qū)與n區(qū)之間存在兩個電壓一個是內建電壓，另一個是當一區(qū)導通時在該區(qū)內由導通電阻產生的附加電壓。這兩個電壓使兩區(qū)之間存在耗盡區(qū)，從而使導通區(qū)的有效截面的面積減小。換言之，導通電阻隨電流的增加而增加。

發(fā)明內容
本發(fā)明的目的，是創(chuàng)造一種新結構的耐壓層，稱為半導體與高介電系數(shù)的介質構成的復合耐壓層，簡稱高介半耐壓層或高介半層(High K andSemiconductor Layer，或簡稱HKS-Layer)。它可以避免上述缺點，而同時使導通電阻Ron與擊穿電壓VB的關系得到改進，而且具有很高的開關速度。
圖4(c)CB-RMOST及其電場分布，表示電場的一個不變分量；圖4(d)CB-RMOST及其電場分布，表示電場的一個隨距離變化的分量；圖5(a)半導體與高介電系數(shù)材料構成的耐壓層(HKS耐壓層)的示意圖，表示高介電系數(shù)材料與n型半導體構成的耐壓層；圖5(b)半導體與高介電系數(shù)材料構成的耐壓層(HKS耐壓層)的示意圖，表示高介電系數(shù)材料與p型半導體構成的耐壓層；圖5(c)半導體與高介電系數(shù)材料構成的耐壓層(HKS耐壓層)的示意圖，表示高介電系數(shù)材料與n型半導體區(qū)及p型半導體區(qū)構成的耐壓層，高介電系數(shù)材料的周圍是p型半導體區(qū)；圖5(d)半導體與高介電系數(shù)材料構成的耐壓層(HKS耐壓層)的示意圖，表示高介電系數(shù)材料與n型半導體區(qū)及p型半導體區(qū)構成的耐壓層，高介電系數(shù)材料的周圍一邊是p型半導體區(qū)，一邊是n型半導體區(qū)；圖6(a)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示叉指條圖形；圖6(b)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示S區(qū)全連通的方塊形元胞圖形；圖6(c)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示HK區(qū)全連通的方塊形元胞圖形；圖6(d)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示S區(qū)全連通的矩形元胞圖形；圖6(e)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示HK區(qū)全連通的矩形元胞圖形；圖6(f)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示鑲嵌方塊圖形；
圖6(g)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示S區(qū)全連通的六角形密堆積圖形；圖6(h)沿圖5中II-II′剖面的HKS耐壓層的各種不同結構示意圖，表示HK區(qū)全連通的六角形密堆積圖形。
圖7(a)用叉指條HKS耐壓層的n-RMOS的示意圖，表示結構示意圖；圖7(b)用叉指條HKS耐壓層的n-RMOS的示意圖，表示開啟特性；圖7(c)用叉指條HKS耐壓層的n-RMOS的示意圖，表示關斷特性；圖8(a)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示叉指條圖形；圖8(b)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示n區(qū)全連通的方塊形元胞圖形；圖8(c)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示p區(qū)全連通的方塊形元胞圖形；圖8(d)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示n區(qū)全連通的矩形元胞圖形；圖8(e)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示p區(qū)全連通的矩形元胞圖形；圖8(f)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示鑲嵌方塊圖形之一；圖8(g)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示鑲嵌方塊圖形之二；圖8(h)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示n區(qū)全連通的六角形密堆積圖形；圖8(i)沿圖5(d)中III-III′剖面的含有p區(qū)及n區(qū)的HKS耐壓層的各種不同結構示意圖，表示p區(qū)全連通的六角形密堆積圖形；
圖9高介電系數(shù)材料與半導體材料之間有一個薄的低介電系數(shù)的SiO2層的HKS耐壓層示意圖；圖10(a)利用HKS耐壓層結構的VDMOST的制造過程，表示n+襯底上有n外延層的硅片上刻了深度接近于外延層厚度的槽；圖10(b)利用HKS耐壓層結構的VDMOST的制造過程，表示在槽中填滿了HK的介電材料；圖10(c)利用HKS耐壓層結構的VDMOST的制造過程，表示在n型區(qū)的表面做器件的有源區(qū)；圖11一個高介電系數(shù)材料經過一個輕摻雜n區(qū)再和n+漏區(qū)接觸構成的n-VDMOST的示意圖。
圖12一個利用圖5(d)的HKS耐壓層構成的n-VDMOST的示意圖。
圖13一個利用圖5(d)的HKS耐壓層但p區(qū)不與n+漏區(qū)直接接觸而構成的n-VDMOST的示意圖。
圖14一個利用圖5(d)的HKS耐壓層而構成IGBT的示意圖。
圖15一個利用圖5(d)的HKS耐壓層但具有緩沖層的IGBT的示意圖。
在上述的情形中，耐壓層的兩邊是p+區(qū)與n+(或n)區(qū)的半導體。實際上，器件特征層可以不是p+區(qū)，而是金屬，它和耐壓層的n區(qū)形成Schottky接觸。圖2(e)示出一個Schottky二極管的示意圖。其中用金屬層35代替了上述情形中的p+層。同樣的理由，耐壓層下面也可以不是和n+(或n)區(qū)相接觸，而是和金屬相接觸，形成Schottky接觸。因此，我們稱耐壓層下面的接觸的區(qū)為接觸層。圖2(f)示出一個接近穿通的IGBT的情形。耐壓層下面接觸的可以認為是p+層36。
為了說明本發(fā)明的原理，這里先簡述傳統(tǒng)功率MOS器件擊穿電壓VB與導通電阻Ron關系不理想的原因。圖3(a)是一個RMOST的示意圖。它是由n區(qū)27，n+源區(qū)30，p+源襯底區(qū)29和n+漏區(qū)28構成。這里G是柵電極，S是源電極，D是漏電極。其中耐壓層是圖中所示厚度為W的耗盡區(qū)域34。圖3(b)示出RMSOT中偏壓臨近擊穿電壓時的電場分布，E代表在坐標軸y方向上的電場。根據(jù)Poisson方程，電場的梯度是qND/∈S。當最大電場達到擊穿臨界電場Ecrit時，就發(fā)生雪崩擊穿。擊穿臨界電場Ecrit的數(shù)值約在3·105V/cm左右，E和y之間陰影區(qū)的面積代表電場對路徑的積分，即擊穿電壓VB。顯然，要擊穿電壓VB高，必須滿足以下兩個條件(1)電場的梯度小，即ND??；(2)耗盡區(qū)寬度W大。但是ND小，代表耐壓層在導通時載流子濃度小，電阻率高。耗盡層寬度W大，代表導通路徑長。由于導通電阻正比于電阻率及路徑長度，這會使得導通電阻大大增加。對于功率MOST，最佳的設計是在n區(qū)27與n+漏區(qū)28臨近處電場為Ecrit/3，則擊穿電壓為2Ecrit·W/3。
上述電場分布可以認為是兩個電場的疊加。一個是外加電壓VB在一個pin二極管上引起的電場，如圖3(c)所示。電場的值等于2Ecrit/3且不隨距離變化。另一個是從底部的電場值為-Ecrit/3到頂部的電場值為+Ecrit/3的線性變化的電場，如圖3(d)所示，它的梯度為qND/∈S，其峰值為-qNDW/2∈S及+qNDW/2∈S。后一個電場是造成導通電阻Ron隨擊穿電壓VB增大而增大的原因。
本發(fā)明人提出的CB耐壓層結構(中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275)解決了上述問題。以下簡要說明CB結構為何能改進導通電阻Ron與擊穿電壓VB的關系。圖4(a)是一個CB-RMOST的示意圖。它的耐壓層34是由n區(qū)27和p區(qū)37交替排列而成的，其厚度為W。CB-RMOST在加反偏壓而使n區(qū)27與p區(qū)37全耗盡時，n區(qū)27中電離施主的正電荷產生的電力線終止于其鄰近的p區(qū)37中電離受主的負電荷上。因此n區(qū)27中線I-I′的電場如圖4(b)的實線所示。它基本上是不變的，只是在靠近平面31及靠近n+漏區(qū)28處略有變化。這個電場也可以分解為如圖4(c)與圖4(d)所示的兩個電場。圖4(c)相當于一個pin二極管的情形，和圖3(c)一樣。圖4(d)則表示由n區(qū)27產生的縱向電場。這個電場比起同樣摻雜濃度下的圖3(d)的電場小得多。實際上，CB結構中ND可以很大，而產生的這個電場仍然小得多。因為這個由電離施主正電荷產生的縱向電場不是從耐壓層中間開始不斷積累而來的，而是由n區(qū)27頂部及底部附近的電離施主產生的電力線分別被位于上面的柵電極G的負電荷及位于下面的n+漏區(qū)28負電荷所終止，而離n區(qū)27頂部及底部較遠處的電離施主的電場均被周圍的p區(qū)37的電離受主所終止。
本發(fā)明所提出的耐壓層結構是將高介電系數(shù)的材料與半導體相間排列，構成如圖5所示的情形，圖中的HK代表高介電系數(shù)的材料。
本發(fā)明的原理如下。
在圖5(a)中，如果HK區(qū)38與n區(qū)27都很窄，從大體上說，相當于一種混合的材料，其介電系數(shù)不是半導體材料的介電系數(shù)∈s，而是比它的值大得多，但比高介電系數(shù)的材料的介電系數(shù)∈D小的一個值。粗略地講，如混合后當作有介電系數(shù)∈M，則當∈D＞＞∈s時，∈M＞＞∈s。這使得象圖3(d)那樣的斜率qND/∈s，在同樣摻雜濃度下會變得很小，成為qND/∈M。用另一句話來說，就是可以用更大值的ND來得到同樣的峰值電場Ecrit/3。
用本發(fā)明的HKS層作耐壓層，由于n型區(qū)27耗盡時，其中電離施主發(fā)出的電通量線，多數(shù)會橫向走到鄰近的高介電系數(shù)的介質38中去，最后通過高介電系數(shù)的介質38內部走到頂部被p+區(qū)24內感應出的負電荷吸收。因此，n型層27中電離施主產生的最大電場的值會比qND·W/2∈s小得多。而在高介電系數(shù)的介質38中，這些從n型區(qū)27進來的電通量線，類似于使其產生了許多電離施主。但由于∈D很大，它自身所產生的電場較小。
圖5(c)及圖5(d)是本發(fā)明者的中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275的CB結構中引入了高介電系數(shù)HK的材料。
在圖5(c)中，當p型區(qū)37及n型區(qū)27都耗盡時。在理想的情形，n區(qū)27的電離施主正電荷產生的電通量線恰好全部被p型區(qū)37電離施主所終止。在n區(qū)27摻雜過重的不理想情形，則多余的電通量線可進入高介電系數(shù)介質38內部，然后流到頂部p+區(qū)24，終止于p+區(qū)24的感應負電荷上。在n區(qū)27摻雜過輕的不理想情形，則從底部n+區(qū)25有發(fā)出的電通量線，經高介電系數(shù)的介質內部再流向p區(qū)37，終止于多余的電離受主負電荷上。
在圖5(d)中，當n型區(qū)27及p型區(qū)37全耗盡時。在理想的情形，n區(qū)27電離施主正電荷產生的電通量線經過高介電系數(shù)的介質再流向p區(qū)37，被那里的電離受主負電荷所終止。在n區(qū)27摻雜過重的不理想情形，其多余的電通量線可經過高介電系數(shù)的介質38再流向頂部p+區(qū)24，終止于p+區(qū)24的感應負電荷上。在n區(qū)27摻雜過輕的不理想情形，則從底部n+區(qū)25有發(fā)出的電通量線，經過高介電系數(shù)的介質38內部再流向p區(qū)37，終止于多余的電離受主電荷之上。
綜上所述，本發(fā)明的耐壓層中的半導體區(qū)可以是n型區(qū)也可以是p型區(qū)，也可以是兩種都有。因此在下面不需要特別指出時，將統(tǒng)一用半導體區(qū)S來表示。
在HKS層中，高介電系數(shù)的材料與半導體區(qū)的安排有許多結構圖形。圖6示出了一些沿如圖5(a)的II-II′剖面的許多高介電系數(shù)的材料與半導體區(qū)的安排方法。圖中由虛線劃分出許多元胞。這些圖形包括叉指條圖形(圖6(a))，半導體區(qū)全連通的方塊形元胞圖形(圖6(b))，HK區(qū)全連通的方塊形元胞圖形(圖6(c))，半導體區(qū)全連通的矩形元胞圖形(圖6(d))，HK區(qū)全連通的矩形元胞圖形(圖6(e))，鑲嵌方塊圖形(圖6(f))，半導體區(qū)全連通的六角形密堆積圖形(圖6(g))，HK區(qū)全連通的六角形密堆積圖形(圖6(h))。
圖7(a)是一個用HKS層做RMOST的結構示意圖。用一個典型數(shù)值計算例子可以說明它的優(yōu)越性。設采用的是叉指條圖形，每個元胞寬為13.04μm，n區(qū)27及HK區(qū)38各占一半寬度，HKS層的厚度為65μm。N區(qū)的施主濃度是2.07·1015cm-3，高介電系數(shù)材料的相對介電系數(shù)等于234(比硅的相對介電系數(shù)高二十倍)。用MEDICI軟件做模擬計算，采用了標準模型，得到的擊穿電壓是750伏，比導通電阻是30mΩ·cm2。而同樣擊穿電壓下的傳統(tǒng)的RMOST的比導通電阻是123mΩ·cm2。圖7(b)及圖7(c)分別示出在750伏電源串聯(lián)電阻5.75·107Ω·μm下的開啟及關閉的瞬態(tài)電流特性。所用的柵極電壓是從0伏變到20伏以及從20伏變到0伏，可以看到其上升及下降時間各為1ns，開啟時間不到2ns，關斷時間不到80ns。
顯然，這里不存在COOLMOST在大電流下?lián)舸╇妷合陆档膯栴}，即在導通時n區(qū)27的電子電荷破壞電荷平衡從而使擊穿電壓下降的問題。相反，當n區(qū)電子數(shù)增加時，n區(qū)的空間電荷密度會下降，從而使擊穿電壓增高。這使得這種器件有較大的安全工作區(qū)，電流達到100A/cm2而擊穿電壓維持不變。
另一個優(yōu)點是，這里不存在象CB結構做的MOST中那樣有p區(qū)與n區(qū)的內建電壓或電流通過時的附加電壓引起n區(qū)27的耗盡問題。因此導通電阻不會隨漏源電壓增加而增大。只是在電壓很大時，引起了n區(qū)27(也稱漂移區(qū))中電子速度的飽和，電阻有所增加。
圖8示出在圖5(d)沿III-III′剖面的高介電系數(shù)的材料與n型半導體區(qū)及p型半導體區(qū)的安排的許多結構示意圖。這些圖形包括叉指條圖形(圖8(a))，n區(qū)全連通方塊形元胞圖形(圖8(b))，p區(qū)全連通方塊形元胞圖形(圖8(c))，n區(qū)全連通的矩形元胞圖形(圖8(d))，p區(qū)全連通的矩形元胞圖形(圖8(e))，鑲嵌方塊圖形之一(圖8(f))，鑲嵌方塊圖形之二(圖8(g))，n區(qū)全連通的六角形密堆積圖形(圖8(h))，p區(qū)全連通的六角形密堆積圖形(圖8(i))。
上述的高介電系數(shù)材料，并不限于一種單一的材料。它甚至可以是一種復合的材料。例如，在圖6(a)中，如果半導體是Si，它與高介電系數(shù)材料之間可以有一個薄的SiO2層40隔開，如圖9所示。圖中的陰影區(qū)代表SiO2層40。盡管SiO2的介電系數(shù)很小，但只要SiO2層40足夠薄，并不妨礙半導體S的電通量線進入高介電系數(shù)的介質HK中去，或電通量線從高介電系數(shù)的介質HK進入半導體S中去。
圖10是利用本發(fā)明制造VDMOST的實施例子之一。一塊有n型外延層42的n+襯底41的硅片用各向異性的腐蝕方法刻槽，得到如圖10(a)所示的情形。此槽具有邊墻和槽底。再用高介電系數(shù)的材料填充槽，使其如圖10(b)所示那樣。然后在n區(qū)27內經過擴散或離子注入形成p+源襯底區(qū)29及n+源區(qū)30。再做金屬電極，得到如圖10(c)所示的VDMOST結構。
圖11示出利用本發(fā)明構成的另一種n-VDMOST。它的特點是高介電系數(shù)的材料并不與n+漏區(qū)28直接接觸，而是經過一個n區(qū)45來接觸。由于這個n區(qū)45的存在，VDMOST在導通時靠近n+漏區(qū)28的電阻會進一步減小。盡管在漏極D與源極S加反向電壓時，圖中44區(qū)及45區(qū)也有小部分電壓，但器件的耐壓主要靠43區(qū)，因此我們把n區(qū)45及n+漏區(qū)28作為接觸層。
圖12示出利用本發(fā)明的圖5(d)結構作耐壓層的n-VDMOST的一個元胞的示意圖。
圖13示出利用本發(fā)明構成的與圖12相仿的另一個n-VDMOST的一個元胞的示意圖。這里，與圖12的區(qū)別在于，p區(qū)37并不與下部n+漏區(qū)28直接相聯(lián)，而是通過一個薄的介質層HK38與下部n+漏區(qū)28間接相聯(lián)。當然，這個聯(lián)接p區(qū)37與n+漏區(qū)28的介質層也可以不是高介電系數(shù)的材料，而是薄的低介電系數(shù)的材料。
圖14示出利用本發(fā)明所構成的一種IGBT。它與圖12的VDMOST的主要區(qū)別是接觸層不是n+區(qū)而是一個p+區(qū)36。
圖15示出利用本發(fā)明構成的一種帶有緩沖層(46區(qū))的IGBT。它與圖14的主要區(qū)別是在接觸層內，除有p+的襯底36外，還有在p+襯底36上的一個n+緩沖層46。
上面對利用本發(fā)明作了許多實例說明。顯然對于本領域的普通技術人員而言，還可以在本發(fā)明的思想指導下，作出多種變化及多種器件。
權利要求
1.一種半導體功率器件，它包含一個在一個能導電的接觸層和一個能導電的器件特征層之間的耐壓層，其特征在于所述的耐壓層是由許多相同的元胞緊密排列所構成，每個元胞在其與器件特征層和接觸層所形成的兩個界面之間有一個半導體區(qū)和一個介電系數(shù)比半導體區(qū)的介電系數(shù)高得多的第一介質區(qū)，在半導體區(qū)和高介電系數(shù)的第一介質區(qū)之間還可以有一個極薄的低介電系數(shù)的第二介質區(qū)，使耐壓層成為高介半耐壓層(HKS layer)，高介半耐壓層中每個元胞中的半導體區(qū)均有與上述兩個界面直接相接觸的面，每個元胞中的高介電系數(shù)的第一介質區(qū)均與上述兩個界面直接接觸，或通過極薄的低介電系數(shù)的第二介質區(qū)與上述兩個界面間接接觸，每個高介電系數(shù)的第一介質區(qū)在與這兩接觸面相垂直的方向與半導體區(qū)直接接觸或通過低介電系數(shù)的第二介質區(qū)與半導體區(qū)間接接觸。
2.根據(jù)權利要求1所述的耐壓層，其中每個元胞中的高介電系數(shù)的第一介質區(qū)與半導體區(qū)直接接觸而不經過極薄的低介電系數(shù)的第二介質區(qū)，每個元胞中的高介電系數(shù)的第一介質區(qū)與器件特征層直接接觸而不經過極薄的低介電系數(shù)的第二介質區(qū)，每個元胞中的高介電系數(shù)的第一介質區(qū)與接觸層直接接觸而不經過極薄的低介電系數(shù)的第二介質區(qū)。
3.根據(jù)權利要求1所述的半導體功率器件，其中每個元胞中的半導體區(qū)是第一種導電類型的半導體構成，器件特征層是含有重摻雜的第二種導電類型的半導體區(qū)，而接觸層是重摻雜的第一種導電類型的半導體。
4.根據(jù)權利要求1所述的半導體功率器件，其中每個元胞中的半導體區(qū)是第一種導電類型的半導體構成，接觸層是在一個重摻雜的第一種導電類型的半導體之上有一個薄的第一種導電類型的半導體構成，所述薄的第一種導電類型的半導體與高介半耐壓層直接接觸。
5.根據(jù)權利要求1所述的半導體功率器件，其中每個元胞中的半導體區(qū)既含有第一種導電類型的半導體部分，也含有第二種導電類型的半導體部分，其中第一種導電類型的半導體及第二種導電類型的半導體均與器件特征層及接觸層直接接觸，而器件特征層是含有重摻雜的第二種導電類型的半導體區(qū)。
6.根據(jù)權利要求1所述的半導體功率器件，其中每個元胞中的半導體區(qū)既含有第一種導電類型的半導體部分，也含有第二種導電類型的半導體部分，其中第一種導電類型的半導體與器件特征層及接觸層均直接接觸，第二種導電類型的半導體與器件特征層直接接觸，且通過一個薄的高介電系數(shù)的介質層或一個薄的低介電系數(shù)的介質層與接觸層間接接觸，而器件特征層是含有重摻雜的第二種導電類型的半導體區(qū)。
7.根據(jù)權利要求5或權利要求6所述的半導體功率器件，其中每個元胞中的高介電系數(shù)的第一介質區(qū)位于兩種不同導電類型的半導體之間。
8.根據(jù)權利要求1所述的半導體功率器件，其中的接觸層是重摻雜的第二種導電類型的半導體。
9.根據(jù)權利要求1所述的半導體功率器件，其中的接觸層是在一個重摻雜的第二種導電類型的半導體層上有一個薄的第一種導電類型的半導體層，所述薄的第一種導電類型的半導體層與高介半耐壓層直接接觸。
10.根據(jù)權利要求1所述的耐壓層做成的半導體功率器件。
全文摘要
一種用于高壓功率器件的在器件特征層及接觸層之間的耐壓層，它是由一種(或兩種)導電類型的半導體(S)與一種高介電系數(shù)的介質(HK)的兩個(或三個)區(qū)構成，在平行于耐壓層和接觸層的剖面上，半導體和介質交替排列。
文檔編號H01L29/66GK1420569SQ0113995
公開日2003年5月28日 申請日期2001年11月21日 優(yōu)先權日2001年11月21日
發(fā)明者陳星弼 申請人:同濟大學