用于技術(shù)縮放的mram集成技術(shù)的制作方法
【專利摘要】一種與縮小設(shè)備技術(shù)兼容的磁阻性隨機(jī)存取存儲(chǔ)器(MRAM)集成，包括通過(guò)一個(gè)或多個(gè)邏輯元件在共用層間金屬電介質(zhì)(IMD)層中形成的磁性隧道結(jié)(MTJ)。該MTJ連接至底部IMD層中的底部金屬線和頂部通孔，該頂部通孔連接至頂部IMD層。該MTJ基本上在被配置成分隔該共用IMD層和底部IMD層的一個(gè)或多個(gè)底部蓋層與被配置成分隔該共用IMD層和頂部IMD層的一個(gè)或多個(gè)頂部蓋層之間延伸。MTJ可包括頂部電極，用以連接至頂部通孔或通過(guò)用于較小設(shè)備技術(shù)的硬掩模直接連接至頂部通孔。邏輯元件包括通孔、金屬線、和半導(dǎo)體器件。
【專利說(shuō)明】用于技術(shù)縮放的MRAM集成技術(shù)
[0001 ] 公開(kāi)領(lǐng)域
[0002]所公開(kāi)的實(shí)施例涉及磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)集成，更具體地，示例性實(shí)施例涉及用于與隨設(shè)備技術(shù)的進(jìn)步和縮小設(shè)備尺寸而可縮放的邏輯過(guò)程進(jìn)行MRAM集成的技術(shù)。
【背景技術(shù)】
[0003]磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)是使用磁性元件的非易失性存儲(chǔ)器技術(shù)。MRAM操作是公知的，并且可使用慣用的各種各樣的MRAM、自旋轉(zhuǎn)移力矩MRAM(STT-MRAM)的示例來(lái)簡(jiǎn)要說(shuō)明。STT-MRAM使用當(dāng)穿過(guò)薄膜(自旋過(guò)濾器)時(shí)變?yōu)樽孕龢O化的電子。
[0004]圖1解說(shuō)了常規(guī)的STT-MRAM位單元100 ATT-MRAM位單元100包括磁性隧道結(jié)(MTJ)存儲(chǔ)元件105(也稱為“MTJ棧”或“MTJ單元”)、晶體管101、位線102和字線103 JTJ單元105例如由被絕緣隧道阻擋層122分隔開(kāi)的釘扎層124和自由層120形成，釘扎層124和自由層120中的每一者可保持磁矩或極化。
[0005]在MTJ單元105的設(shè)計(jì)是面內(nèi)MTJ的設(shè)計(jì)的情況下，在MTJ單元105中使用反鐵磁(AFM)層和蓋層(未示出KAFM層被用于釘扎面內(nèi)MTJ的釘扎層的磁矩。蓋層被用作MTJ與金屬互連之間的緩沖層。在MTJ單元105被設(shè)計(jì)為垂直MTJ的情況下，存在釘扎層124但不包括AFMjlo
[0006]自由層的極化可通過(guò)在特定方向施加電流以使釘扎層和自由層的極性或基本對(duì)準(zhǔn)或相反來(lái)反轉(zhuǎn)。通過(guò)MTJ的電路徑的電阻取決于釘扎層和自由層的極化的對(duì)準(zhǔn)而變化。如所知的，電阻中的這種變化可被用于編程和讀取STT-MRAM位單元100 ATT-MRAM位單元100還包括電路元件、源線104、讀出放大器108、讀/寫(xiě)電路系統(tǒng)106和位線參考107。本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，STT-MRAM位單元100的操作和構(gòu)造是本領(lǐng)域已知的。
[0007]如從以上示例所見(jiàn)的，常規(guī)STT-MRAM位單元的形成涉及在電路板或半導(dǎo)體封裝上集成各種上述組件。更具體地，存儲(chǔ)器或存儲(chǔ)元件(例如，MTJ位單元105)必須與各種其他電路組件(本文一般稱為“邏輯元件”)集成，諸如無(wú)源組件、金屬導(dǎo)線、晶體管、邏輯門等。一般地，此種集成要求存儲(chǔ)器元件與邏輯元件之間的工藝兼容性。
[0008]然而，半導(dǎo)體技術(shù)縮放跨集成電路的各種組件不是統(tǒng)一的，這是公知的。例如，關(guān)于MRAM形成，垂直互連通路(通常稱為“通孔”)的金屬線寬度和高度被認(rèn)為從這一代到下一代縮放約70%。另一方面，諸如MTJ位單元的高度、蓋層厚度等的方面未能以相當(dāng)步調(diào)縮放。
[0009]
【申請(qǐng)人】共同擁有的Li等人的美國(guó)專利申請(qǐng)(美國(guó)專利公開(kāi)2012/0032287，題為uMRAM Device and Integrat1n Techniques Compatible with Logic Integrat1n，，(與邏輯集成兼容的MRAM器件和集成技術(shù))，其當(dāng)前待決并在下文中稱為“Li”)公開(kāi)了用于將邏輯過(guò)程(即，涉及邏輯元件的形成)與形成MRAM器件元件(諸如，MTJ位單元)的過(guò)程相集成的各種技術(shù)。
[0010]參照?qǐng)D2，解說(shuō)了類似于Li所公開(kāi)的實(shí)施例之一的存儲(chǔ)器器件。更具體地，圖2解說(shuō)了存儲(chǔ)器器件200的橫截面視圖，其反映了Li的實(shí)施例，其中附圖標(biāo)記出于本公開(kāi)的目的作了修改和/或添加。以下命名適用于圖2。在與金屬間電介質(zhì)(MD)層頂Dx-1 JMDx和頂Dx+1對(duì)應(yīng)的標(biāo)識(shí)為“χ-Γ、“χ”和“χ+Γ的三層中解說(shuō)了存儲(chǔ)器器件200的元件。標(biāo)識(shí)Μ)層的相同后綴也被添加至相應(yīng)IMD層中存在的金屬/通孔元件。所解說(shuō)的元件被示為劃分成與“ MTJ”元件并列的“邏輯”元件。
[0011]更詳細(xì)地，邏輯元件被代表性地解說(shuō)為遵循以上標(biāo)注的通孔和金屬線，其中通孔V’ χ+1和V’ X分別在層χ+1和X中，而金屬線Μ’ X和Μ’ χ-1分別在層X(jué)和χ-1中。
[0012]在MTJ側(cè)，位單元MTJ202被解說(shuō)為在層X(jué)中，其具有頂部電極(ΤΕ)204和底部電極(BE) 206。金屬線Mx可被親合至層X(jué)中的TE 204，金屬線Mx可通過(guò)對(duì)層χ中的頂部通孔top_Vx(頂_Vx)的可任選使用被進(jìn)一步耦合至層χ+1中的通孔Vx+1。層X(jué)中的蓋層Cap3x(蓋3x)是用于隔離和形成用于金屬線Mx的金屬島的可任選特征。BE 206可通過(guò)通孔Vx被親合至層χ-1中的金屬線Mx-1。
[0013]邏輯側(cè)和MTJ側(cè)元件兩者共有的是分別在層χ-1、χ和χ+1中的層頂Dx-1 JMDx和頂Dx+1。這些頂D層由所描繪的實(shí)施例中的一個(gè)或多個(gè)蓋層來(lái)分隔。絕緣蓋層是用于金屬線的擴(kuò)散阻擋層并且可從諸如SiC、SiN膜等的絕緣體形成。更具體地，一個(gè)或多個(gè)底部蓋層(底-蓋1-2)分隔頂D層頂Dx-1和頂Dx+Ι，而一個(gè)或多個(gè)頂部蓋層(頂-蓋1-2)分隔頂D層頂Dx
IMDx+1 ο
[0014]盡管圖2的存儲(chǔ)器器件200描繪了針對(duì)當(dāng)前技術(shù)的Li中的邏輯和MTJ側(cè)元件的穩(wěn)健和有效集成，但是技術(shù)進(jìn)步對(duì)層χ-1、χ和χ+1的每一者中的最大可用高度施加了甚至越來(lái)越多的約束。層的高度可被視為約束這些層的蓋層之間的分隔。例如，層χ的高度可根據(jù)底部蓋層(底-蓋I _2)和頂部蓋層(頂-蓋I _2)之間的距尚來(lái)觀察。隨著將來(lái)技術(shù)演進(jìn)到20nm、16nm、1nm和之后的領(lǐng)域，例如，層χ的高度可縮小為達(dá)到小至層χ的高度將幾乎不能足夠在邏輯側(cè)容適通孔V’x和金屬M(fèi)’x的尺寸。如上所提及的，這是因?yàn)榻饘倬€和通孔可隨著技術(shù)演進(jìn)來(lái)相對(duì)快速地縮放。然而，MRAM技術(shù)不可能以相同速率來(lái)演進(jìn)。換言之，隨著技術(shù)演進(jìn)，如果層χ的高度達(dá)到幾乎不能足夠容適通孔V ’ χ的尺寸，則針對(duì)層χ中的MTJ側(cè)容適當(dāng)前解說(shuō)的配置將是有高度挑戰(zhàn)性的。
[0015]因此，隨著技術(shù)演進(jìn)和設(shè)備大小縮小，MTJ202可被擠壓到金屬島Mx中。進(jìn)一步地，金屬島Mx可能需要變薄到其中該金屬島Mx可有效地變?yōu)椴淮嬖诘狞c(diǎn)。盡管Li公開(kāi)了其中在層χ中的MTJ側(cè)上的組件可被降低以使例如BE 206可被沉沒(méi)到底-蓋2中更深的實(shí)施例，但這可隨著技術(shù)演進(jìn)導(dǎo)致其余的底部蓋層(底-蓋I)上的應(yīng)力增加。另一方面，抬高M(jìn)TJ側(cè)上組件的位置可開(kāi)始侵入頂部x+1層。
[0016]因此，出于眾多原因，用于半導(dǎo)體設(shè)備中的MRAM和邏輯集成的當(dāng)前辦法可能對(duì)于將來(lái)技術(shù)是不可行的，因?yàn)樵O(shè)備尺寸持續(xù)縮小。
[0017]概述
[0018]示例性實(shí)施例涉及關(guān)于與縮小設(shè)備技術(shù)兼容的磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)集成的系統(tǒng)和方法。
[0019]因此，示例性MRAM器件包括通過(guò)一個(gè)或多個(gè)邏輯元件在共用層間金屬電介質(zhì)(MD)層中形成的磁性隧道結(jié)(MTJ) JTJ連接至底部頂D層中的底部金屬線和頂部通孔，該頂部通孔連接至頂部MD層。MT J基本上在被配置成分隔共用頂D層和底部頂D層的一個(gè)或多個(gè)底部蓋層與被配置成分隔共用MD層和頂部MD層的一個(gè)或多個(gè)頂部蓋層之間延伸。MTJ可包括頂部電極，用以連接至頂部通孔或通過(guò)用于較小設(shè)備技術(shù)的硬掩模直接連接至頂部通孔。邏輯元件包括通孔、金屬線、和半導(dǎo)體器件。
[0020]另一示例性實(shí)施例涉及一種用于通過(guò)一個(gè)或多個(gè)邏輯元件在共用層間金屬電介質(zhì)(MD)層中形成磁性隧道結(jié)(MTJ)的方法，該方法包括:在底部MD層中形成底部金屬線；形成分隔共用頂D層和底部MD層的一個(gè)或多個(gè)底部蓋層;形成耦合至底部金屬線的底部電極觸點(diǎn)；在底部電極觸點(diǎn)上形成MTJ;形成分隔共用MD層和頂部MD層的一個(gè)或多個(gè)頂部蓋層；以及在一個(gè)或多個(gè)頂部蓋層中形成頂部通孔，該頂部通孔連接至MTJ以使該MTJ基本上在一個(gè)或多個(gè)底部蓋層與一個(gè)或多個(gè)頂部蓋層之間延伸。
[0021]另一示例性實(shí)施例涉及一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)器件，包括:在共用絕緣裝置中通過(guò)用于執(zhí)行邏輯功能的一個(gè)或多個(gè)裝置形成的磁性存儲(chǔ)裝置，其中該磁性存儲(chǔ)裝置連接至底部絕緣裝置中的底部金屬裝置和連接至頂部絕緣裝置的頂部貫穿互連裝置，其中MTJ基本上在用于分隔共用絕緣裝置和底部絕緣裝置的底部裝置與用于分隔共用絕緣裝置和頂部絕緣裝置的頂部裝置之間延伸。
[0022]又一示例性實(shí)施例涉及一種形成磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)器件的方法，該方法包括:在底部MD層中圖案化底部金屬線;形成將底部頂D層與共用頂D層分隔開(kāi)的一個(gè)或多個(gè)底部蓋層；圖案化一個(gè)或多個(gè)底部蓋層中的底部電極開(kāi)口用于形成底部電極并針對(duì)該底部電極用金屬來(lái)填充底部電極開(kāi)口 ；在底部電極上沉積磁性隧道結(jié)(MTJ);圖案化該MTJ;
[0023]沉積電介質(zhì)材料以形成共用頂D層，以及在MTJ的頂部執(zhí)行平坦化;在共用頂D層中圖案化并沉積邏輯元件;沉積頂部蓋層以供將共用IMD層與頂部MD層分隔開(kāi)；以及在頂部蓋層中圖案化頂部通孔開(kāi)口并在該頂部通孔開(kāi)口中沉積頂部通孔以將MTJ連接至頂部MD層中的頂部金屬線。
[0024]附圖簡(jiǎn)述
[0025]給出附圖以助益各種實(shí)施例的描述，并且提供這些附圖僅僅是為了解說(shuō)實(shí)施例而非對(duì)其進(jìn)行限制。
[0026]圖1是具有MTJ存儲(chǔ)元件的常規(guī)MRAM電路的解說(shuō)。
[0027]圖2是包括根據(jù)Li的共同待決申請(qǐng)的邏輯元件和MRAM單元的存儲(chǔ)器器件的橫截面視圖。
[0028]圖3解說(shuō)了隨設(shè)備技術(shù)進(jìn)步的設(shè)備尺寸中的趨勢(shì)。
[0029]圖4A-L解說(shuō)了針對(duì)與根據(jù)示例性實(shí)施例的邏輯工藝兼容的MRAM集成的示例性存儲(chǔ)器器件400的變型。
[0030]圖4M解說(shuō)了存儲(chǔ)器器件400的MTJ側(cè)的布局的俯視圖，其基本上對(duì)應(yīng)于跨圖4A-L看到的存儲(chǔ)器器件400的大多數(shù)變型。
[0031 ]圖5解說(shuō)了詳述形成圖4A-L的存儲(chǔ)器器件400的示例性過(guò)程的流程圖。
[0032]圖6A-H解說(shuō)了針對(duì)與根據(jù)示例性實(shí)施例的邏輯過(guò)程兼容的MRAM集成的示例性存儲(chǔ)器器件600的變型。
[0033]圖61解說(shuō)了存儲(chǔ)器器件600的MTJ側(cè)的布局的俯視圖，其基本上對(duì)應(yīng)于跨圖6A-H看到的存儲(chǔ)器器件600的大多數(shù)變型。
[0034]圖7解說(shuō)了詳述形成圖6A-H的存儲(chǔ)器器件600的示例性過(guò)程的流程圖。
[0035]詳細(xì)描述
[0036]在以下針對(duì)具體實(shí)施例的描述和相關(guān)附圖中公開(kāi)了各種實(shí)施例的各方面。可以設(shè)計(jì)替換實(shí)施例而不會(huì)脫離本發(fā)明的范圍。另外，各種實(shí)施例的眾所周知的元素將不被詳細(xì)描述或?qū)⒈皇∪ヒ悦鉄煕](méi)各種實(shí)施例的相關(guān)細(xì)節(jié)。
[0037]措辭“示例性”在本文中用于表示“用作示例、實(shí)例或解說(shuō)”。本文中描述為“示例性”的任何實(shí)施例不必被解釋為優(yōu)于或勝過(guò)其他實(shí)施例。同樣，術(shù)語(yǔ)“實(shí)施例”并不要求所有實(shí)施例都包括所討論的特征、優(yōu)點(diǎn)、或工作模式。
[0038]本文所使用的術(shù)語(yǔ)僅出于描述特定實(shí)施例的目的，而并不旨在限定各實(shí)施例。如本文所使用的，單數(shù)形式的“一”、“某”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有明確指示。還將理解，術(shù)語(yǔ)“包括”、“具有”、“包含”和/或“含有”在本文中使用時(shí)指明所陳述的特征、整數(shù)、步驟、操作、元素、和/或組件的存在，但并不排除一個(gè)或多個(gè)其他特征、整數(shù)、步驟、操作、元素、組件和/或其群組的存在或添加。
[0039]示例性實(shí)施例涉及MRAM的設(shè)計(jì)和制造，并且在一些方面，尤其涉及MRAM或MT J元件與如示例性地應(yīng)用于高級(jí)設(shè)備技術(shù)的邏輯元件的改進(jìn)集成。換言之，各實(shí)施例包括MTJ元件的設(shè)計(jì)和布局，該設(shè)計(jì)和布局與具有極小和日益縮小尺寸(例如，20nm、16nm、1nm等等)的將來(lái)設(shè)備技術(shù)兼容。然而，將理解，示例性實(shí)施例不被解釋為限定于任何特定設(shè)備技術(shù)、電路、或?qū)?lái)，但另一方面，各實(shí)施例表示針對(duì)集成電路或包括MRAM集成的半導(dǎo)體器件中的空間和面積的改進(jìn)型利用的高效解決方案。
[0040]參照?qǐng)D3，解說(shuō)了隨設(shè)備技術(shù)進(jìn)步的設(shè)備尺寸中的趨勢(shì)。圖3的各方面可再次參照?qǐng)D2來(lái)解釋。MRAM集成中的各種上述組件的高度被解說(shuō)為設(shè)備技術(shù)尺寸的函數(shù)。更具體地，例如，在共用層χ中，邏輯元件由通孔和金屬高度來(lái)表示，如圖2中所述。代表性地，例如，共用MD層的高度(例如，頂Dx的高度并且另外，底-蓋1-2的厚度)被認(rèn)為對(duì)應(yīng)于層χ的高度。從圖3中可發(fā)現(xiàn)，通孔和金屬高度可被快速縮放。在當(dāng)前技術(shù)(諸如40/45nm和28nm)中，MD高度分別約為2800nm和1700nm，這允許足夠空間以供容適MRAM集成結(jié)構(gòu)，諸如圖2中解說(shuō)的那些結(jié)構(gòu)。然而，隨著技術(shù)進(jìn)步，通孔和金屬線的高度急劇地減少，并且相應(yīng)地JMD層的高度也需要減少。例如，對(duì)于20/16nm技術(shù)而言，通孔高度為650A，而對(duì)于1nm技術(shù)，通孔高度為400A是可能的。相應(yīng)地，對(duì)于20/16nm技術(shù)，針對(duì)圖2的IMDx的IMD高度(加上底-蓋1-2的厚度)將被限定于約1350A，這留下非常小的空間以供容適MTJ位單元連同其接觸金屬線Mx，諸如用于MTJ 202的配置，如圖2中所解說(shuō)的。進(jìn)一步地，蓋層厚度縮放得比IMDx層中的邏輯慢。與設(shè)備尺寸的縮減相關(guān)聯(lián)的這些問(wèn)題被認(rèn)為在IMDx層的高度將被限制在800A的技術(shù)(諸如1nm)中是非常嚴(yán)重的。
[0041]因此，示例性實(shí)施例包括MTJ側(cè)元件的設(shè)計(jì)的改進(jìn)以匹配邏輯側(cè)中的通孔和金屬線高度的縮放。在一些情形中，與頂部和底部蓋層的數(shù)量、蓋層的定位和厚度、底部電極BE、MTJ底部電極TE和/或硬掩模(HM)的定位和厚度等的參數(shù)可被恰適地設(shè)計(jì)成適合技術(shù)進(jìn)步的需求，如將在以下進(jìn)一步描述的。在一些實(shí)施例中，形成共用IMD層中的一個(gè)或多個(gè)邏輯元件，從而在共用MD層中形成的通孔和金屬線的組合高度匹配示例性MTJ和底部電極觸點(diǎn)的組合高度。
[0042]現(xiàn)在參照?qǐng)D4A-L，描繪了用于具有對(duì)于縮小設(shè)備尺寸穩(wěn)健的邏輯過(guò)程的MRAM的示例性集成的第一實(shí)施例連同其各種變型。更具體地，在這些圖中解說(shuō)了存儲(chǔ)器器件400的各種方面。為了一致性和易于說(shuō)明區(qū)分示例性實(shí)施例的各方面，圖4A-L采用了與關(guān)于Li的實(shí)施例的圖2的上述存儲(chǔ)器器件200的那些特性和命名類似的解說(shuō)性特性和命名。更具體地，遵循類似的附圖標(biāo)記來(lái)針對(duì)類似特征，而區(qū)別方面被不同地標(biāo)出。
[0043]關(guān)于圖2與圖4A-L之間的共性，在圖4A-L中，存儲(chǔ)器器件400被解說(shuō)為具有在“邏輯”側(cè)下示出的一個(gè)組件集，以及在“ MTJ”側(cè)下示出的另一組件集以解說(shuō)與邏輯元件或邏輯工藝兼容的MRAM元件、或磁性存儲(chǔ)裝置、或MTJ元件的集成。如先前，解說(shuō)了三個(gè)層χ-1、χ和χ+ 1，其具有被示為MD層(M)X-1、Hffix和頂Dx+Ι)的電介質(zhì)或絕緣裝置。一般地，屬于這些層的組件用標(biāo)識(shí)該組件所屬的層的恰適后綴來(lái)標(biāo)記。例如，在邏輯側(cè)上解說(shuō)了貫穿互連裝置或通孔V’x+1和V’x以及金屬線M’x和Μ’χ-l。邏輯側(cè)還可包括其他半導(dǎo)體器件，但為了清楚并未解說(shuō)這些設(shè)備。而在MTJ側(cè)上解說(shuō)了通孔Vx+1和金屬線Mx-1。用于分隔頂Dx-1和頂Dx層的兩個(gè)裝置在圖4A-L中被示為用于分隔頂Dx-1和頂Dx層的底部蓋層“底-蓋I”和“底-蓋2”。MD層對(duì)于邏輯側(cè)和MTJ側(cè)是共用的。一般來(lái)說(shuō)，對(duì)“共用頂D層”的引用涉及MTJ形成的MDx層。
[0044]與圖2比較，僅一個(gè)用于分隔頂Dx和頂Dx+1層的裝置被示為頂部蓋層“頂-蓋”，其在圖4A-L中被解說(shuō)為分隔MDx和MDx+1層，由此可避免被第二頂部蓋層占據(jù)的空間。在圖4A-L中描繪的實(shí)施例中仍可采用兩個(gè)底部蓋層以提供形成MTJ元件的穩(wěn)定性，這將在以下進(jìn)一步討論。如先前所提及的，圖4A-L例如適用于其中具有共用MDx層的層χ或者頂-蓋和底-蓋1-2之間的分隔的高度被減少以跟上縮小設(shè)備大小(例如，20nm、16nm、I Onm技術(shù))的情形。因此，與圖2比較，可以假設(shè):為了解釋示例性方面(但并非作為限定)，x層或頂部蓋層與底部蓋層之間的分隔的高度被顯著減少(例如，與關(guān)于縮小設(shè)備大小的高級(jí)設(shè)備技術(shù)成比例，其中示例性實(shí)施例可被有利地應(yīng)用)。
[0045]現(xiàn)在討論一些區(qū)別特征，圖4A-L解說(shuō)了MTJ位單元結(jié)構(gòu)的變型，其中MTJ 402連同TE 404和BE 406基本上在底部蓋層與頂部蓋層之間擴(kuò)展。換言之，與Li的存儲(chǔ)器器件200形成對(duì)比，存儲(chǔ)器器件400犧牲了連接至MTJ 402的金屬線(例如，圖2中的Mx)。相反，TE 404直接連接至通孔Vx+1以形成層χ+1中的連接，因此創(chuàng)建了更多空間以供以關(guān)于頂Dx層中可用的減少高度形成MTJ 402。
[0046]另外，與Li的存儲(chǔ)器器件200形成對(duì)比，圖4A-L的存儲(chǔ)器器件400還可通過(guò)將M406和TE 404與MTJ 402的主體對(duì)準(zhǔn)來(lái)減少BE 406和TE 404的水平或表面面積。該對(duì)準(zhǔn)可通過(guò)參照?qǐng)D4M來(lái)理解，圖4M解說(shuō)了存儲(chǔ)器器件400的MTJ側(cè)的布局的俯視圖，其基本上對(duì)應(yīng)于跨圖4A-L看到的存儲(chǔ)器器件400的大多數(shù)變型。MTJ 402的MTJ棧(其可具有圓形水平表面面積)與耦合至通孔Vx+1的TE 404對(duì)準(zhǔn)并以其為中心。在另一側(cè)，MTJ 402耦合至BE 406,BE406通過(guò)BE觸點(diǎn)(在該視圖中未示出)耦合至Mx-1。如從圖4M的俯視圖中看出，BE 406的水平表面面積可跨圖4A-L變化，如將在以下進(jìn)一步說(shuō)明的。
[0047]有了對(duì)附圖的進(jìn)一步詳細(xì)參照，圖4A提供了跨圖4B-L的其余附圖可見(jiàn)其變型的基本結(jié)構(gòu)細(xì)節(jié)。例如，圖4A解說(shuō)了包括MTJ棧的MTJ 402，其包括自由層402f、阻擋層402b和釘扎層402c，其中MTJ棧以TE 404和BE 406為中心。與頂Dx-1層中的金屬Μχ-l的底部觸點(diǎn)可通過(guò)BE觸點(diǎn)412來(lái)形成，如所示(替換地，BE 412可由通孔來(lái)形成)。盡管BE觸點(diǎn)412可具有比BE406更小的水平表面面積(如所描繪的)，因此節(jié)省了要被沉積以形成BE觸點(diǎn)412的金屬量，但這不是必要，并且BE觸點(diǎn)412可形成為任何恰適大小。MTJ 402的主體可被保護(hù)性覆蓋側(cè)蓋408覆蓋。進(jìn)一步地，也可存在硬掩模HM 410(例如，由導(dǎo)電材料制成以保護(hù)MTJ棧并將MTJ402電耦合至TE 404)。圖4B和4C表示圖4A的替換，其在一些方面包括可參與抵達(dá)上述圖4A的結(jié)構(gòu)的中間結(jié)構(gòu)。更具體地，在圖4B中，可形成保護(hù)性側(cè)蓋414Ab，其保護(hù)并形成圍繞整個(gè)MTJ結(jié)構(gòu)(包括TE 404.BE 406以及擴(kuò)展釘扎層402pAb)的側(cè)壁。在圖4C中，保護(hù)性側(cè)蓋414Ac另外覆蓋在擴(kuò)展釘扎層402pAc上形成的擴(kuò)展阻擋層402bAc。保護(hù)性側(cè)蓋414Ab和414Ac可在兩步驟圖案化工藝期間保護(hù)圖4A-C中解說(shuō)的MTJ 402的變型，以下參照?qǐng)D5進(jìn)一步討論。以此方式，MTJ側(cè)中的元件可被設(shè)計(jì)成使得它們能容適在共用MDx層的減少高度內(nèi)并保持與邏輯側(cè)的集成兼容。
[0048]現(xiàn)在參照?qǐng)D4D-F，現(xiàn)在將討論圖4A的存儲(chǔ)器器件400的變型。在圖4D中，BE 406B的水平表面面積可被減少，并且側(cè)蓋408B可被恰適定制。在圖4E中，MTJ 402的釘扎層可被加寬，并且側(cè)蓋408C可輪廓相符以覆蓋更寬的釘扎層;BE 406C的水平表面面積也可被恰適地增加或加寬。側(cè)蓋408C的水平分段在圖4F的側(cè)蓋408D中被移除。
[0049]現(xiàn)在來(lái)到圖4G-L，形成底部金屬線Μ’χ-1和Mx-1以伸出底-蓋I。以此方式，在MTJ偵LBE觸點(diǎn)412E的寬度可被縮小，且較低層χ-1中的金屬線Mx-1可與MTJ 402更靠近。再次，與圖4A類似，圖4G表不基本結(jié)構(gòu)，而圖4H和41表不圖4G的替換，其在一些方面包括可參與抵達(dá)圖4G的結(jié)構(gòu)的中間結(jié)構(gòu)。在圖4G中更具體地，BE 406E通過(guò)BE觸點(diǎn)412E連接至金屬線Mx-1，其中BE觸點(diǎn)412E充當(dāng)貫穿底-蓋2的通孔。因?yàn)樵摬季挚汕宄謱又械哪承┛臻g，或創(chuàng)建底部蓋層與頂部蓋層之間的附加分隔，所以HM 410E可被延長(zhǎng)或由附加高度形成以將MTJ 402耦合至TE 404。相應(yīng)地，側(cè)蓋408E可被延長(zhǎng)以保護(hù)MTJ 402連同HM 410E的附加高度。參照?qǐng)D4H，可形成保護(hù)性側(cè)蓋414Eb，其保護(hù)并形成在圖4G的整個(gè)MTJ結(jié)構(gòu)(包括TE 404,BE 406E以及擴(kuò)展釘扎層402pEb)上的側(cè)壁。在圖41中，保護(hù)性側(cè)蓋414Ec另外覆蓋在擴(kuò)展釘扎層402pEc上形成的擴(kuò)展阻擋層402bEc。保護(hù)性側(cè)蓋414Eb和414Ec可在兩步驟圖案化工藝期間保護(hù)圖4G-1中解說(shuō)的MTJ 402的變型，以下參照?qǐng)D5進(jìn)一步討論。
[0050]在圖4J中，BE406F的水平表面面積被減少且側(cè)蓋408F被相應(yīng)地修改以移除其在圖4G的BE 406E上形成的水平分段。在圖4K中，MTJ 402的釘扎層被加寬，BE 406G的水平表面面積被增加，且側(cè)蓋408G大致輪廓相符。與圖4K相比，BE 406H的水平表面面積被減小且側(cè)蓋408H在圖4L中被相應(yīng)地定制。
[0051]再次參照?qǐng)D4M，如前向所提及的，解說(shuō)了存儲(chǔ)器器件400的MTJ側(cè)的布局的俯視圖，其基本上對(duì)應(yīng)于跨圖4A-L看到的存儲(chǔ)器器件400的大多數(shù)變型。更具體地，如所描繪的，示出IMDx-1層中的金屬M(fèi)x-1是大矩形面積，其要被當(dāng)作該俯視圖中的最底層。在該金屬M(fèi)x-1層的頂部，形成在俯視圖中具有矩形尺寸的BE 406。被描繪為MT 402的MTJ棧在俯視圖的常規(guī)圓柱或圓形/橢圓形中被示為在BE 406的頂部形成。TE 404在MTJ 402頂部形成，且通孔Vx+1連接至TE 404以便將MTJ 402連接至頂部頂Dx+Ι層，頂部頂Dx+Ι層可包括金屬線(諸如Mx+1(未示出))。將理解，圖4M中示出的各元素的相對(duì)尺寸僅是出于示例性實(shí)施例的解說(shuō)目的，且這些相對(duì)尺寸和形狀不被解釋為限定。
[0052]現(xiàn)在參照?qǐng)D5，解說(shuō)了詳述形成存儲(chǔ)器器件400的示例性過(guò)程的流程圖。該流程圖包括以下過(guò)程:層χ-1的IMDx-1中的金屬線Mx-1 (以及針對(duì)邏輯側(cè)的金屬線M’ χ-1)被圖案化一框502;接下來(lái)可沉積層χ中的絕緣底部蓋層底-蓋I和2—框504;底部蓋層被圖案化以為BE觸點(diǎn)(例如，BE觸點(diǎn)412E)騰出空間，金屬被沉積以形成BE觸點(diǎn)，且在沉積MTJ層之前執(zhí)行化學(xué)機(jī)械拋光(CMP)—框506;在一些方面，薄BE層(未顯式示出)隨后被沉積且執(zhí)行短CMP，之后在薄BE層上沉積BE (例如，BE 404)和MTJ層或MTJ棧(例如，MTJ 402，例如包括釘扎層、阻擋層、自由層和HM 410)—框508;MTJ層(或在一些方面中，自由層(諸如MTJ 402的402f))被圖案化且側(cè)蓋層(例如，側(cè)蓋408)被沉積，之后使用掩?；蚍指艏蛲ㄟ^(guò)TE掩模將釘扎層(例如，釘扎層402p)和BE圖案化一框510;在層χ的MTJ側(cè)與邏輯側(cè)之間的區(qū)域中沉積共用頂Dx，且在MTJ頂部執(zhí)行平坦化一框512;在MTJ棧上沉積TE (例如，TE 404)且圖案化該TE，其中可任選地該MTJ?；蜥斣鷮覤E層根據(jù)涉及保護(hù)性側(cè)蓋(例如，根據(jù)圖4A-C;4G-1)的兩步驟MTJ蝕刻被圖案化一框514;再次沉積電介質(zhì)頂Dx以便填充層χ的開(kāi)放區(qū)域，之后可將IMD CMP工藝用于頂Dx層的平坦化一框516;底-蓋I和2被圖案化且通過(guò)底-蓋I和2創(chuàng)建邏輯側(cè)的通孔V’x，且層χ的邏輯側(cè)的金屬線M’x/通孔V’x可被沉積，同時(shí)注意不要在MTJ側(cè)圖案化一框518;頂-蓋I可被沉積在MTJ側(cè)上的TE上，且金屬線Μ’ χ被沉積在邏輯側(cè)上一框520;以及頂-蓋被圖案化以在MTJ側(cè)上形成通孔Vx+Ι以連接至TE且形成通孔V’x+1以連接至邏輯側(cè)上的金屬線M’x—框522。
[0053]在圖5的上述過(guò)程中，在根據(jù)圖4A-L制造的存儲(chǔ)器器件的情形中可能需要三個(gè)掩模，其中第一掩模用于在框506-508中討論的BE接觸信息，第二掩模用于形成在框508-510中討論的MT J棧，并且第三掩模用于如框514中討論地在MTJ頂部形成TE連接?？梢钥吹酱鎯?chǔ)器器件400完全與邏輯過(guò)程(例如，框502-504和518-522)兼容。
[0054]現(xiàn)在參照?qǐng)D6A-H，描繪了用于MRAM與對(duì)于縮小設(shè)備尺寸穩(wěn)健的邏輯過(guò)程的示例性集成的第二實(shí)施例連同其各種變型。更具體地，在這些圖中解說(shuō)了存儲(chǔ)器器件600的各種方面。為了一致性和易于說(shuō)明示例性實(shí)施例的各區(qū)別方面，圖6A-L采用了與圖2的上述存儲(chǔ)器器件200和圖4A-L的設(shè)備400的那些特性和命名類似的解說(shuō)性特性和命名。更具體地，類似的附圖標(biāo)記以下針對(duì)類似特征，而區(qū)別方面被不同地標(biāo)出。為了簡(jiǎn)明起見(jiàn)，本文將不重復(fù)共同方面的詳細(xì)說(shuō)明。
[0055]簡(jiǎn)要地，與圖2和圖4A-L中一樣，在圖6A-H中，存儲(chǔ)器器件600被解說(shuō)為具有在“邏輯”側(cè)下示出的一個(gè)組件集以及在“MTJ”側(cè)下示出的另一組件集，以解說(shuō)MRAM或MTJ元件與邏輯過(guò)程的集成。如先前所述，解說(shuō)了三個(gè)層χ-1、χ和x+1，其具有共用頂D層頂Dx-1、頂Dx和頂Dx+1且屬于這些層的組件用表示該組件所屬層的恰適后綴來(lái)標(biāo)記。例如，在邏輯側(cè)上解說(shuō)了通孔V’x+1和V’χ以及金屬線M’x和Μ’χ-1。而在MTJ側(cè)上解說(shuō)了通孔Vx+Ι和金屬線Μχ-l。兩個(gè)底部蓋層(底-蓋I和2)被解說(shuō)為用于分隔頂Dx-1和頂Dx層，且一個(gè)頂部蓋層(頂-蓋)被解說(shuō)為分隔頂Dx和頂Dx+Ι層。與圖4A-L的情形中一樣，圖6A-H還描繪了其中具有共用MDx層的層χ的高度或者頂-蓋和底-蓋1-2之間的分隔被(例如與圖2相比)減少以跟上縮小設(shè)備大小(例如，2Onm、16nm、1nm技術(shù))的各方面。
[0056]另一方面，關(guān)于存儲(chǔ)器器件600和400的差異，圖6A-H—般涉及在MTJ位單元結(jié)構(gòu)上犧牲頂部電極(TE)形成、由此創(chuàng)建更多空間以供MTJ側(cè)元件集成的實(shí)施例。取代形成單獨(dú)的IE，存儲(chǔ)器器件600利用在示例性MTJ棧中已經(jīng)存在的導(dǎo)電硬掩模(HM)來(lái)連接至通孔Vx+Ι，通孔Vx+1連接至層x+1中的頂Dx+1層。因此，在一些非限制性方面，存儲(chǔ)器器件600可被認(rèn)為適用于比存儲(chǔ)器器件400有進(jìn)一步進(jìn)步(S卩，針對(duì)MTJ側(cè)集成提供甚至更小的高度)的設(shè)備技術(shù);盡管這不是必須的，且出于設(shè)計(jì)選擇存儲(chǔ)器器件600可被選擇，即使存儲(chǔ)器器件400還可適用于特定MRAM集成嘗試。
[0057]更具體地，圖6A-H解說(shuō)存儲(chǔ)器器件600的變型，其中MTJ 602包括無(wú)需中間TE而直接在層X(jué)中耦合至MTJ側(cè)上的通孔Vx+1的HM 610。圖6A-H的其余方面基本上與圖4A-L相同，且將在以下章節(jié)中更詳細(xì)地討論。類似于圖4A-L的存儲(chǔ)器器件400，圖6A-H的存儲(chǔ)器器件600還可通過(guò)將BE 606與MTJ 602的主體對(duì)準(zhǔn)來(lái)減小BE 606的水平或表面面積。該對(duì)準(zhǔn)可通過(guò)參照?qǐng)D61來(lái)理解，圖61解說(shuō)了存儲(chǔ)器器件600的MTJ側(cè)的布局的俯視圖，其基本上對(duì)應(yīng)于跨圖6A-H看到的存儲(chǔ)器器件600的大多數(shù)變型。MTJ 602的MTJ棧(其可具有圓形水平表面面積)與通孔Vx+Ι對(duì)準(zhǔn)或以其為中心，并通過(guò)HM 610 (在該視圖中未示出)耦合至通孔Vx+Ι。在另一側(cè)，MTJ 602如先前地耦合至BE 606,BE 606通過(guò)BE觸點(diǎn)(在該視圖中也未示出)耦合至Mx-1。如從圖61的俯視圖中看出，BE 606的水平表面面積可跨圖6A-H變化，如將在以下進(jìn)一步說(shuō)明的。
[0058]進(jìn)一步詳細(xì)參照?qǐng)D6A，例如，MTJ 602包括形成MTJ棧并以BE 606為中心或與其對(duì)準(zhǔn)的自由層、阻擋層和釘扎層。與IMDx-1層中的金屬M(fèi)x-1的底部觸點(diǎn)可通過(guò)BE觸點(diǎn)612來(lái)形成，如所示(替換地，BE觸點(diǎn)612可由通孔來(lái)形成)。盡管BE觸點(diǎn)612可具有比BE 606更小的水平表面面積(如所描繪的)，因此節(jié)省了要被沉積以形成BE觸點(diǎn)612的金屬量，但這不是必需，并且BE觸點(diǎn)612可形成為任何恰適大小。MTJ 602的主體可被保護(hù)性覆蓋(諸如，側(cè)蓋408)覆蓋。如已經(jīng)提及的，HM 610 (例如，由導(dǎo)電材料制成以保護(hù)MT J棧)電耦合至通孔Vx+1以供將層χ中的MTJ 602連接至諸如層x+1中的金屬線Mx+1(未示出)之類的元件。如所見(jiàn)，存儲(chǔ)器器件600還滿足與邏輯過(guò)程的兼容MRAM集成的要求，其中MTJ側(cè)元件被設(shè)計(jì)成使得它們能被容適在共用頂Dx層的減小高度內(nèi)。
[0059]現(xiàn)在參照?qǐng)D6B-D，現(xiàn)在將討論圖6A的存儲(chǔ)器器件600的變型。在圖6B中，BE 606B的水平表面面積可被減小，并且側(cè)蓋608B可被恰適定制。在圖6C中，MTJ 602的釘扎層可被加寬，并且側(cè)蓋608C可輪廓相符以覆蓋更寬的釘扎層;BE 606C的水平表面面積也可被恰適地增加或加寬。側(cè)蓋608C的水平分段在圖6D的側(cè)蓋608D中被移除。
[0060]現(xiàn)在來(lái)到圖6E-H，與圖4G-L中描繪的實(shí)施例類似，形成底部金屬線Μ’χ-l和Mx-1以伸出底-蓋I。以此方式，在MTJ側(cè)，BE觸點(diǎn)612E的寬度可被縮小，且較低層χ-1中的金屬線Mx-1可與MTJ 602更靠近。在圖6E中更具體地，BE 606E通過(guò)BE觸點(diǎn)612E連接至金屬線Μχ-l，其中BE觸點(diǎn)612E充當(dāng)貫穿底-蓋2的通孔。因?yàn)樵摬季挚汕宄靓謱又械哪承┛臻g，或創(chuàng)建底部蓋層與頂部蓋層之間的附加分隔，所以HM 610E可被延長(zhǎng)或由附加高度形成以將MTJ 602耦合至通孔Vx+Ι。相應(yīng)地，側(cè)蓋608E可被加大以保護(hù)MTJ 602連同HM 610E的附加高度。在圖6F中，BE 606F的水平表面面積被減小且側(cè)蓋608F被相應(yīng)地修改以移除其在圖6E的BE 606E上形成的水平分段。在圖6G中，MTJ 602的釘扎層被加寬，BE 606G的水平表面面積被增加，且側(cè)蓋608G大致輪廓相符。與圖6G相比，BE 606H的水平表面面積被減小且側(cè)蓋608H被相應(yīng)地定制。
[0061]現(xiàn)在參照?qǐng)D7，解說(shuō)了詳述形成存儲(chǔ)器器件600的示例性過(guò)程的流程圖。該流程圖包括以下過(guò)程:層χ-1的IMDx-1中的金屬線Mx-1 (以及針對(duì)邏輯側(cè)的金屬線M’ χ-1)被圖案化一框702;接下來(lái)可沉積層χ中的絕緣底部蓋層(底-蓋I和2)—框704;底部蓋層被圖案化以為BE觸點(diǎn)(例如，BE觸點(diǎn)612)騰出空間，用于BE觸點(diǎn)的金屬隨后被填充，并執(zhí)行化學(xué)機(jī)械拋光(CMP) —框706;薄BE層或膜隨后被沉積且執(zhí)行短CMP，之后在薄BE層上沉積BE (例如，BE604)和MTJ層或MTJ棧(例如，MTJ 602，例如包括釘扎層、阻擋層、自由層和HM 610)—框708;MTJ層被圖案化且側(cè)蓋層(例如，側(cè)蓋608)被沉積，且M使用掩?；蜷g隔物被圖案化一框710;在層χ的MTJ側(cè)與邏輯側(cè)之間的區(qū)域中沉積共用IMDx，且在MT J頂部執(zhí)行平坦化一框712;底-蓋I和2被圖案化且通過(guò)底-蓋I和2創(chuàng)建邏輯側(cè)的通孔V’x，且層χ中邏輯側(cè)的金屬線M’x可被沉積，同時(shí)注意不要在MTJ側(cè)圖案化一框714;頂-蓋I可被沉積在MTJ側(cè)上的硬掩模(例如，HM 610)上，且金屬線M ’ χ被沉積在邏輯側(cè)上一框716;以及頂-蓋I被圖案化以在MT J側(cè)上形成通孔Vx+Ι以連接至HM且形成通孔V’x+1以連接至邏輯側(cè)上的金屬線Μ’χ—框718。
[0062]與圖5中描述的用于形成根據(jù)圖4A-L的存儲(chǔ)器器件400的過(guò)程形成對(duì)比，可以看到在上述圖7形成根據(jù)圖6A-H的存儲(chǔ)器器件600的過(guò)程中涉及更少步驟。這是因?yàn)樵趫D7的過(guò)程中不要求與形成TE有關(guān)的步驟。相應(yīng)地，圖7的過(guò)程中使用的掩模數(shù)量也低于關(guān)于圖5所討論的那些掩模數(shù)量。更具體地，對(duì)于圖7的過(guò)程，在制造根據(jù)圖6A-H的存儲(chǔ)器器件600的情形中可能僅需要兩個(gè)掩模，其中第一掩模用于框706-708中討論的BE觸點(diǎn)制造而第二掩模用于形成框708-710中討論的MTJ棧。可以看到存儲(chǔ)器器件600也完全與邏輯過(guò)程(例如，框702-704和 714-718)兼容。
[0063]本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，信息和信號(hào)可使用各種不同技術(shù)和技藝中的任何一種來(lái)表示。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號(hào)、位(比特)、碼元、和碼片可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子、或其任何組合來(lái)表示。
[0064]此外，本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，結(jié)合本文中所公開(kāi)的實(shí)施例描述的各種解說(shuō)性邏輯塊、模塊、電路、和算法步驟可被實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件、或兩者的組合。為清楚地解說(shuō)硬件與軟件的這一可互換性，各種解說(shuō)性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員對(duì)于每種特定應(yīng)用可用不同的方式來(lái)實(shí)現(xiàn)所描述的功能性，但這樣的實(shí)現(xiàn)決策不應(yīng)被解讀成導(dǎo)致脫離了本發(fā)明的范圍。
[0065]結(jié)合本文中所公開(kāi)的實(shí)施例描述的方法、序列和/或算法可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或者在這兩者的組合中體現(xiàn)。軟件模塊可駐留在RAM存儲(chǔ)器、閃存、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤、可移動(dòng)盤、CD-ROM或者本領(lǐng)域中所知的任何其他形式的存儲(chǔ)介質(zhì)中。示例性存儲(chǔ)介質(zhì)耦合到處理器從而該處理器能從/向該存儲(chǔ)介質(zhì)讀寫(xiě)信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。
[0066]因此，本發(fā)明的實(shí)施例可包括實(shí)施用于隨縮小設(shè)備大小和將來(lái)設(shè)備技術(shù)兼容且穩(wěn)健的邏輯過(guò)程的MRAM集成的方法的計(jì)算機(jī)可讀介質(zhì)。相應(yīng)地，本發(fā)明并不限于所解說(shuō)的示例且任何用于執(zhí)行文本所描述的功能性的手段均被包括在本發(fā)明的實(shí)施例中。
[0067]盡管上述公開(kāi)示出了本發(fā)明的解說(shuō)性實(shí)施例，但是應(yīng)當(dāng)注意到，在其中可作出各種更換和改動(dòng)而不會(huì)脫離如所附權(quán)利要求定義的本發(fā)明的范圍。根據(jù)本文中所描述的本發(fā)明實(shí)施例的方法權(quán)利要求的功能、步驟和/或動(dòng)作不必按任何特定次序來(lái)執(zhí)行。此外，盡管本發(fā)明的要素可能是以單數(shù)來(lái)描述或主張權(quán)利的，但是復(fù)數(shù)也是已料想了的，除非顯式地聲明了限定于單數(shù)。
【主權(quán)項(xiàng)】
1.一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)，包括: 通過(guò)一個(gè)或多個(gè)邏輯元件在共用層間金屬電介質(zhì)(MD)層中形成的磁性隧道結(jié)(MTJ)， 其中所述MTJ連接至底部頂D層中的底部金屬線和頂部通孔，所述頂部通孔連接至頂部M)層， 其中所述MTJ基本上在被配置成分隔所述共用頂D層和所述底部頂D層的一個(gè)或多個(gè)底部蓋層與被配置成分隔所述共用MD層和所述頂部頂D層的一個(gè)或多個(gè)頂部蓋層之間延伸。2.如權(quán)利要求1所述的MRAM，其特征在于，所述MTJ包括自由層、阻擋層、和釘扎層。3.如權(quán)利要求1所述的MRAM，其特征在于，所述MTJ包括連接至頂部電極的硬掩模，以使所述MT J通過(guò)所述頂部電極連接至所述頂部通孔。4.如權(quán)利要求3所述的MRAM，其特征在于，包括被配置成分隔所述共用IMD層和所述底部MD層的兩個(gè)底部蓋層，并且其中所述MTJ的底部電極通過(guò)底部電極觸點(diǎn)連接至所述底部金屬線，其中所述底部電極觸點(diǎn)延伸通過(guò)所述兩個(gè)底部蓋層兩者。5.如權(quán)利要求4所述的MRAM，其特征在于，所述MRAM用三個(gè)掩模制造，其中第一掩模被用于形成所述底部電極觸點(diǎn)，第二掩模被用于形成所述MTJ，且第三掩模被用于形成所述頂部電極。6.如權(quán)利要求3所述的MRAM，其特征在于，包括被配置成分隔所述共用IMD層和所述底部MD層的兩個(gè)底部蓋層，并且其中所述MTJ的底部電極通過(guò)底部電極觸點(diǎn)連接至所述底部金屬線，其中所述底部電極觸點(diǎn)延伸通過(guò)所述兩個(gè)底部蓋層中的僅一者。7.如權(quán)利要求1所述的MRAM，其特征在于，所述MTJ包括硬掩模以使所述MT J通過(guò)所述硬掩模連接至所述頂部通孔。8.如權(quán)利要求7所述的MRAM，其特征在于，包括被配置成分隔所述共用IMD層和所述底部MD層的兩個(gè)底部蓋層，并且其中所述MTJ的底部電極通過(guò)底部電極觸點(diǎn)連接至所述底部金屬線，其中所述底部電極觸點(diǎn)延伸通過(guò)所述兩個(gè)底部蓋層兩者。9.如權(quán)利要求8所述的MRAM，其特征在于，所述MRAM用兩個(gè)掩模制造，其中第一掩模被用于形成所述底部電極觸點(diǎn)，且第二掩模被用于形成所述MTJ。10.如權(quán)利要求7所述的MRAM，其特征在于，包括被配置成分隔所述共用MD層和所述底部MD層的兩個(gè)底部蓋層，并且其中所述MTJ的底部電極通過(guò)底部電極觸點(diǎn)連接至所述底部金屬線，其中所述底部電極觸點(diǎn)延伸通過(guò)所述兩個(gè)底部蓋層中的僅一者。11.如權(quán)利要求1所述的MRAM，其特征在于，所述邏輯元件包括在所述共用IMD層中形成的通孔和金屬線中的一者或多者。12.如權(quán)利要求1所述的MRAM，其特征在于，進(jìn)一步包括被配置成圍繞所述MTJ的保護(hù)性側(cè)蓋。13.—種通過(guò)一個(gè)或多個(gè)邏輯元件在共用層間金屬電介質(zhì)(IMD)層中形成磁性隧道結(jié)(MTJ)的方法，所述方法包括: 在底部ηω層中形成底部金屬線； 形成分隔所述共用MD層和所述底部ηω層的一個(gè)或多個(gè)底部蓋層； 形成耦合至所述底部金屬線的底部電極觸點(diǎn)； 在所述底部電極觸點(diǎn)上形成所述MT j; 形成分隔所述共用MD層和頂部頂D層的一個(gè)或多個(gè)頂部蓋層；以及 在所述一個(gè)或多個(gè)頂部蓋層中形成頂部通孔，所述頂部通孔連接至所述MTJ以使所述MTJ基本上在所述一個(gè)或多個(gè)底部蓋層與所述一個(gè)或多個(gè)頂部蓋層之間延伸。14.如權(quán)利要求13所述的方法，其特征在于，形成所述MTJ包括在所述底部電極觸點(diǎn)上形成底部電極，在所述底部電極的頂部形成釘扎層、阻擋層和自由層，以及形成硬掩模。15.如權(quán)利要求14所述的方法，其特征在于，包括將所述硬掩模連接至所述頂部通孔。16.如權(quán)利要求15所述的方法，其特征在于，包括用第一掩模形成所述底部電極觸點(diǎn)以及用第二掩模形成所述MTJ。17.如權(quán)利要求14所述的方法，其特征在于，包括在所述硬掩模的頂部形成頂部電極并將所述頂部電極連接至所述頂部通孔。18.如權(quán)利要求17所述的方法，其特征在于，包括用第一掩模形成所述底部電極觸點(diǎn)并且用第二掩模形成所述MTJ，以及用第三掩模形成所述頂部電極。19.如權(quán)利要求13所述的方法，其特征在于，包括在所述底部蓋層之一中蝕刻的圖案中形成所述底部電極觸點(diǎn)。20.如權(quán)利要求13所述的方法，其特征在于，在所述共用IMD層中形成所述一個(gè)或多個(gè)邏輯元件包括在所述共用MD層中形成通孔和金屬線，以使所述通孔和所述金屬線的組合高度匹配所述MTJ和所述底部電極觸點(diǎn)的組合高度。21.如權(quán)利要求13所述的方法，其特征在于，進(jìn)一步包括形成圍繞所述MTJ的保護(hù)性側(cè)至ΠΠ ο22.一種磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)設(shè)備，包括: 通過(guò)用于執(zhí)行邏輯功能的一個(gè)或多個(gè)裝置在共用絕緣裝置中形成的磁性存儲(chǔ)裝置， 其中所述磁性存儲(chǔ)裝置連接至底部絕緣裝置中的底部金屬裝置和頂部貫穿互連裝置，所述頂部貫穿互連裝置連接至頂部絕緣裝置， 其中所述MTJ基本上在用于分隔所述共用絕緣裝置和所述底部絕緣裝置的底部裝置與用于分隔所述共用絕緣裝置和所述頂部絕緣裝置的一個(gè)或多個(gè)頂部裝置之間延伸。23.—種形成磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)器件的方法，所述方法包括: 在底部Hffi層中圖案化底部金屬線； 形成將底部頂D層與共用頂D層分隔開(kāi)的一個(gè)或多個(gè)底部蓋層； 圖案化所述一個(gè)或多個(gè)底部蓋層中的底部電極開(kāi)口用于形成底部電極并針對(duì)所述底部電極用金屬來(lái)填充所述底部電極開(kāi)口 ； 在所述底部電極上沉積磁性隧道結(jié)(MTJ); 圖案化所述MTJ; 沉積電介質(zhì)材料以形成所述共用MD層，以及在所述MTJ的頂部執(zhí)行平坦化； 在所述共用IMD層中圖案化并沉積邏輯元件； 沉積頂部蓋層以供將所述共用MD層與頂部頂D層分隔開(kāi)；以及 在所述頂部蓋層中圖案化頂部通孔開(kāi)口并在所述頂部通孔開(kāi)口中沉積頂部通孔以將所述MTJ連接至所述頂部IMD層中的頂部金屬線。24.如權(quán)利要求23所述的方法，其特征在于，進(jìn)一步包括在在所述底部電極上沉積所述MTJ之前在所述底部電極上執(zhí)行化學(xué)機(jī)械拋光(CMP)。25.如權(quán)利要求23所述的方法，其特征在于，進(jìn)一步包括在沉積所述頂部蓋層之前通過(guò)掩模在所述MT J上沉積側(cè)蓋層并圖案化所述底部電極。26.如權(quán)利要求23所述的方法，其特征在于，所述邏輯元件包括通孔和共用層金屬線。
【文檔編號(hào)】H01L43/12GK105830161SQ201480068613
【公開(kāi)日】2016年8月3日
【申請(qǐng)日】2014年12月12日
【發(fā)明人】X·李, Y·陸, S·H·康
【申請(qǐng)人】高通股份有限公司