移位暫存器及其輸出信號下拉方法
【技術(shù)領域】
[0001]本發(fā)明是有關(guān)于一種移位暫存器，尤其是有關(guān)于一種移位暫存器及其輸出信號下拉方法。
【背景技術(shù)】
[0002]在面板產(chǎn)業(yè)的競爭日益激烈下，各家面板廠商所追求的目標不外乎就是輕薄短小，而如果想要使面板達到窄邊框的效果，將柵極驅(qū)動電路(gate driver IC)整合到玻璃基板上是一個較佳的技術(shù)方案，因此基于窄邊框和低成本的考量之下，GOA (gate driver onarray)逐漸成為各家面板廠商所研究的一個技術(shù)。一般來說，現(xiàn)今的移位暫存器依據(jù)輸入信號以及高頻的操作時脈信號而產(chǎn)生輸出信號，然而，當下一級移位暫存器產(chǎn)生并輸出所述的輸出信號之后，上一級的移位暫存器所產(chǎn)生的輸出信號理想上應該處于邏輯低準位，但由于受到高頻操作時脈信號或是其它信號之間在預期外的耦合作用的影響，可能會使得輸出信號無法穩(wěn)定地維持在邏輯低準位的狀態(tài)，因此為了降低高頻的操作時脈信號或是其它信號之間在預期外的耦合作用而產(chǎn)生的噪聲而影響輸出信號的穩(wěn)定性，一般都會在移位暫存器當中配置多個下拉電路來將所述的輸出信號穩(wěn)定地維持在邏輯低準位的狀態(tài)。
[0003]傳統(tǒng)的移位暫存器配置了兩組下拉電路，并各自通過接收兩組在工作期間互補的低頻信號當作其下拉控制信號，然而在此種設計之下的下拉控制信號的電壓準位將會被限制在整個電路所接收的最高電壓準位，在這種情況下，如果要使下拉電路具有更良好的驅(qū)動能力，一般的做法是增加下拉電路中用來將所述的輸出信號做下拉操作的晶體管的尺寸，然而此種做法除了需要更大的布線面積之外，同時也可能會使移位暫存器在操作的時候產(chǎn)生更多的漏電流。據(jù)此，如何在不增加下拉電路內(nèi)部的晶體管的尺寸的前提之下，仍舊能夠提升下拉電路的驅(qū)動能力以使移位暫存器的輸出信號更加穩(wěn)定，便成為各家廠商致力研究的目標。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種移位暫存器，其具有更佳的輸出信號下拉能力，且不需要增加下拉電路中的晶體管尺寸。
[0005]本發(fā)明另提供一種移位暫存器的輸出信號下拉方法，此方法適用于上述的移位暫存器。
[0006]本發(fā)明提出的一種移位暫存器，其用以接收輸入信號以及第一操作時脈信號而產(chǎn)生輸出信號，所述的移位暫存器包括主下拉控制電路、第一輔助下拉控制電路、第二輔助下拉控制電路以及下拉電路。主下拉控制電路用以接收輸入信號、下拉時脈信號以及參考電位，并輸出下拉控制信號。第一輔助下拉控制電路電連接于主下拉控制電路并接收參考電位。第一輔助下拉控制電路用以控制下拉控制信號為浮接。第二輔助下拉控制電路用以接收下拉時脈信號以及第一操作時脈信號。第二輔助下拉控制電路用以拉升浮接的下拉控制信號的電位。下拉電路用以接收并依據(jù)拉升電位后的下拉控制信號而將輸入信號以及輸出信號的電位下拉至參考電位。
[0007]在本發(fā)明的一實施例中，上述的移位暫存器中的第二輔助下拉電路包括耦合控制晶體管以及耦合電容。耦合控制晶體管的控制端接收下拉時脈信號，耦合控制晶體管的第一端接收第一操作時脈信號，耦合電容的第一端電連接于耦合控制晶體管的第二端，耦合電容的第二端接收下拉控制信號。當下拉時脈信號以及第一操作時脈信號被使能時，耦合控制晶體管控制耦合電容以便通過耦合電容的耦合作用而將第一操作時脈信號的電位耦合至耦合電容的第二端以拉升浮接的下拉控制信號的電位。
[0008]在本發(fā)明的一實施例中，上述的移位暫存器中的主下拉控制電路包括第一晶體管、第二晶體管、第三晶體管以及第四晶體管。第一晶體管的控制端以及第一晶體管的第一端接收下拉時脈信號。第二晶體管的控制端接收輸入信號，第二晶體管的第一端電連接于第一晶體管的第二端，第二晶體管的第二端接收參考電位。第三晶體管的控制端電連接于第一晶體管的第二端，第三晶體管的第一端接收下拉時脈信號。第四晶體管的控制端接收輸入信號，第四晶體管的第一端電連接于第三晶體管的第二端，第四晶體管的第二端接收參考電位。當下拉時脈信號被使能時，第三晶體管的第二端輸出下拉控制信號。
[0009]在本發(fā)明的一實施例中，上述的第一輔助下拉控制電路包括第五晶體管。第五晶體管的控制端接收第一操作時脈信號，第五晶體管的第一端電連接于第三晶體管的控制端，第五晶體管的第二端接收參考電位，第五晶體管依據(jù)第一操作時脈信號而截止第三晶體管以使下拉控制信號為浮接。
[0010]在本發(fā)明另一實施例中，上述的第一輔助下拉控制電路更包括第六晶體管。第六晶體管的控制端接收第二操作時脈信號，第六晶體管的第一端電連接于第五晶體管的第一端，第六晶體管的第二端接收參考電位，第二操作時脈信號早于第一操作時脈信號被使能，第六晶體管依據(jù)第二操作時脈信號而在第五晶體管之前先截止第三晶體管以使下拉控制信號為浮接。
[0011]在本發(fā)明的又一實施例中，上述的第一輔助下拉控制電路包括第五晶體管、第六晶體管、第七晶體管以及第八晶體管。第五晶體管的第一端電連接于第三晶體管的控制端，第五晶體管的第二端接收參考電位，第六晶體管的控制端以及第六晶體管的第一端接收第一操作時脈信號，第六晶體管的第二端電連接于第五晶體管的控制端，第七晶體管的控制端以及第七晶體管的第一端接收第二操作時脈信號，第七晶體管的第二端電連接第五晶體管的控制端，第八晶體管的控制端接收第三操作時脈信號，第八晶體管的第一端電連接第五晶體管的控制端，第八晶體管的第二端接收參考電位，第二操作時脈信號早于所述第一操作時脈信號被使能，第三操作時脈信號晚于第一操作時脈信號被使能，第六晶體管以及第七晶體管分別依據(jù)第一操作時脈信號以及第二操作時脈信號而導通第五晶體管，藉此截止第三晶體管以使下拉控制信號為浮接。
[0012]本發(fā)明提出的一種移位暫存器的輸出信號下拉方法，適用于包括主下拉控制電路、第一輔助下拉控制電路、第二輔助下拉控制電路以及下拉電路的移位暫存器，第二輔助下拉控制電路包括耦合控制晶體管、耦合電容，下拉電路用以接收移位暫存器的輸出信號以及參考電位，所述的輸出信號下拉方法包括下列步驟:提供下拉時脈信號至主下拉控制電路以使主下拉控制電路輸出下拉控制信號；提供第一操作時脈信號至第一輔助下拉控制電路以控制下拉控制信號為浮接，并將下拉時脈信號以及第一操作時脈信號提供至耦合控制晶體管來控制耦合電容，以便通過耦合電容的耦合作用而將浮接的下拉控制信號的電位拉升；以及，下拉電路依據(jù)拉升電位后的下拉控制信號而將移位暫存器的輸出信號下拉至參考電位。
[0013]本發(fā)明因采用上述的電路架構(gòu)以輸出信號下拉方法，通過第一輔助下拉控制電路將主下拉控制電路所輸出的下拉控制信號控制為浮接，再通過第二輔助下拉控制電路當中的耦合電容將浮接的下拉控制信號的電位拉升至超過整個電路所接收的最高電壓準位，因此拉升電位后的下拉控制信號能夠更有效地驅(qū)動下拉電路，且不需要增加下拉電路當中的晶體管的尺寸。
【附圖說明】
[0014]圖1為本發(fā)明一實施例的移位暫存器的方塊圖；
[0015]圖2為本發(fā)明一實施例的移位暫存器的時序圖。
[0016]圖3為本發(fā)明一實施例的移位暫存器的電路圖；
[0017]圖