具有嵌入式rom的spam的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體裝置，更具體地說(shuō)，涉及具有嵌入式只讀存儲(chǔ)器(ROM)的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。
【背景技術(shù)】
[0002]處理系統(tǒng)可以包括一種或多種類(lèi)型的存儲(chǔ)模塊，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和只讀存儲(chǔ)器(ROM)以及處理器、外圍電路和總線(xiàn)。這些組件可以在同一集成電路芯片上或在兩個(gè)或更多個(gè)不同的芯片上被實(shí)現(xiàn)。如果存儲(chǔ)模塊和處理組件在相同的IC芯片上，那么存儲(chǔ)模塊和處理組件通常通過(guò)使用在IC芯片上需要專(zhuān)用區(qū)域的每個(gè)裝置的獨(dú)立電路被實(shí)現(xiàn)。如果組件在兩個(gè)或更多個(gè)不同的芯片上被實(shí)現(xiàn)，那么每個(gè)芯片需要在使用組件的裝置上的空間。隨著不斷降低裝置尺寸的需求，需要有效地使用可用空間。
【附圖說(shuō)明】
[0003]本發(fā)明通過(guò)舉例的方式說(shuō)明并不被附圖限制，在附圖中，類(lèi)似的參考符號(hào)表示相同的元素。附圖中的元素說(shuō)明是為了簡(jiǎn)便以及清晰，不一定按比例繪制。
[0004]圖1是處理系統(tǒng)的一個(gè)實(shí)施例的框圖。
[0005]圖2圖示了可以在圖1的處理系統(tǒng)中使用的存儲(chǔ)模塊的一個(gè)實(shí)施例。
[0006]圖3是具有可以在圖2的存儲(chǔ)陣列中使用的嵌入式只讀存儲(chǔ)器(ROM)存儲(chǔ)單元的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)存儲(chǔ)單元的一個(gè)實(shí)施例的框圖。
[0007]圖4是圖示了當(dāng)在ROM模式下操作存儲(chǔ)單元時(shí)的各種信號(hào)的值的時(shí)間關(guān)系圖，該ROM模式是在圖3的組合SRAM/R0M存儲(chǔ)陣列中被編程為值“ I ”。
[0008]圖5是圖示了當(dāng)在ROM模式下操作存儲(chǔ)單元時(shí)的各種信號(hào)的值的時(shí)間關(guān)系圖，該ROM模式是在圖3的組合SRAM/R0M存儲(chǔ)陣列中被編程為值“O”。
[0009]圖6是具有可以在圖2的存儲(chǔ)陣列中使用的嵌入式只讀存儲(chǔ)器(ROM)單元的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元的另一個(gè)實(shí)施例的方框圖。
【具體實(shí)施方式】
[0010]具有嵌入式只讀存儲(chǔ)器(ROM)的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的方法和裝置的實(shí)施例被公開(kāi)，其允許存儲(chǔ)單元被用作ROM單元或SRAM單元，這取決于晶體管的井是否被偏置。當(dāng)SRAM單元的陣列在ROM模式被通電時(shí)，單元的N井被偏置并且存儲(chǔ)在嵌入式ROM內(nèi)的數(shù)據(jù)可以使用SRAM外圍電路被讀取。當(dāng)ROM模式被禁用時(shí)，存儲(chǔ)單元起常規(guī)SRAM陣列的作用。SRAM和ROM共享相同的外圍電路，從而與SRAM和ROM專(zhuān)用電路相比，減少了實(shí)現(xiàn)SRAM/R0M電路所需的區(qū)域數(shù)量。另外，存儲(chǔ)單元中不需要附加路由金屬來(lái)實(shí)現(xiàn)所需的功能。通過(guò)參考下面的說(shuō)明書(shū)和附圖可以更好的理解。
[0011]圖1圖示了根據(jù)本公開(kāi)的處理系統(tǒng)100的一個(gè)實(shí)施例的框圖，其中處理系統(tǒng)100包括一個(gè)或多個(gè)被耦合以通過(guò)互連或總線(xiàn)106彼此互通的處理器102和存儲(chǔ)模塊104。存儲(chǔ)模塊104包括組合靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和只讀存儲(chǔ)器(ROM)存儲(chǔ)單元陣列108和存儲(chǔ)控制器110。靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元可以在需要高速的應(yīng)用中被使用，例如在數(shù)據(jù)處理系統(tǒng)中的高速緩沖存儲(chǔ)器中。每個(gè)SRAM單元存儲(chǔ)數(shù)據(jù)位并且作為一對(duì)交叉耦合的逆變器被實(shí)現(xiàn)。SRAM單元在兩種可能的電壓電平中的一個(gè)中是唯一穩(wěn)定的。該單元的邏輯狀態(tài)由兩個(gè)逆變器輸出為邏輯高的任何一個(gè)所決定，并且可以通過(guò)將足夠量級(jí)的電壓和持續(xù)時(shí)間應(yīng)用于適當(dāng)?shù)膯卧斎攵淖儬顟B(tài)。SRAM單元在處理期間可以多次被動(dòng)態(tài)地寫(xiě)入和讀取。與此相反，ROM單元被用于存儲(chǔ)非易失性數(shù)據(jù)和/或指令，例如，當(dāng)處理系統(tǒng)100被通電或以其它方式開(kāi)始執(zhí)行時(shí)(被稱(chēng)為“使能”的程序)運(yùn)行的初始程序。
[0012]處理系統(tǒng)100是可以被設(shè)計(jì)成向一個(gè)或多個(gè)用戶(hù)提供獨(dú)立計(jì)算能力的信息處理系統(tǒng)。處理系統(tǒng)100可以被用于很多裝置，包括但不限于大型主機(jī)、小型計(jì)算機(jī)、服務(wù)器、工作站、個(gè)人電腦、筆記本、電子閱讀器、個(gè)人數(shù)字助理、電子游戲機(jī)、汽車(chē)、飛機(jī)、機(jī)械、嵌入式系統(tǒng)以及移動(dòng)電話(huà)和各種其它無(wú)線(xiàn)裝置。處理系統(tǒng)100根據(jù)一個(gè)或多個(gè)程序處理信息并且通過(guò)I/o裝置產(chǎn)生合成的輸出信息。程序是一系列指令，例如特定應(yīng)用程序和/或操作系統(tǒng)。計(jì)算機(jī)程序通常被內(nèi)部存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上或通過(guò)計(jì)算機(jī)可讀傳輸介質(zhì)傳送到計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)程序通常包括執(zhí)行(運(yùn)行)程序或程序的部分、現(xiàn)行程序值和狀態(tài)信息以及被操作系統(tǒng)使用以管理程序執(zhí)行的資源。父進(jìn)程可能會(huì)產(chǎn)生其它子進(jìn)程或線(xiàn)程以幫助執(zhí)行父進(jìn)程的整體功能。
[0013]處理系統(tǒng)100可以包括任何數(shù)量的單獨(dú)集成電路或彼此互連的單獨(dú)裝置。例如，存儲(chǔ)模塊104可以位于與處理器102相同的集成電路。輔助存儲(chǔ)器可以位于單獨(dú)集成電路或位于另一個(gè)外圍或從處理系統(tǒng)100的其它元件離散地分開(kāi)的從屬裝置。
[0014]圖2圖示了可以被用于圖1的處理系統(tǒng)100中的存儲(chǔ)模塊104的一個(gè)實(shí)施例。存儲(chǔ)模塊104包括存儲(chǔ)陣列108、包括被耦合以向存儲(chǔ)陣列212提供R0M_ENABLE信號(hào)的 SRAM/ROM模式邏輯202的存儲(chǔ)控制器110、耦合于陣列108的行譯碼器210、耦合于陣列108的列譯碼器204、耦合于陣列108的預(yù)充電電路212、耦合于列譯碼器204的讀取放大器208和耦合于列譯碼器204的寫(xiě)入驅(qū)動(dòng)器206。圖1所示的存儲(chǔ)陣列108是存儲(chǔ)單元214、216、218和220、字線(xiàn)222和224 ；以及位線(xiàn)226和228。存儲(chǔ)單元214和216被連接到字線(xiàn)222。存儲(chǔ)單元220和218被連接到字線(xiàn)224。存儲(chǔ)單元214和220被連接到位線(xiàn)226。存儲(chǔ)單元216和218被連接到位線(xiàn)228。位線(xiàn)226和228是被連接到沿著列的存儲(chǔ)單元的位線(xiàn)的互補(bǔ)對(duì)。存儲(chǔ)陣列108具有多個(gè)位于比所示的位線(xiàn)和字線(xiàn)更多的交叉點(diǎn)的存儲(chǔ)單元。存儲(chǔ)陣列有數(shù)以百萬(wàn)計(jì)的存儲(chǔ)單元很平常。
[0015]SRAM/R0M模式邏輯202設(shè)置R0M_ENABLE信號(hào)以在存儲(chǔ)陣列212中作為ROM或SRAM存儲(chǔ)單元操作存儲(chǔ)單元214-220。例如，在制造期間，ROM單元可以使用在系統(tǒng)100的通電模式期間所需的引導(dǎo)數(shù)據(jù)來(lái)編程。當(dāng)系統(tǒng)100處于通電模式時(shí)，R0M_ENABLE可以被設(shè)置為將存儲(chǔ)單元214-220用作ROM單元來(lái)訪(fǎng)問(wèn)引導(dǎo)數(shù)據(jù)。存儲(chǔ)單元214-220可以使用除了或代替引導(dǎo)數(shù)據(jù)的其它數(shù)據(jù)來(lái)編程，并且在系統(tǒng)100的其它操作模式期間的ROM模式下操作?；蛘?，R0M_ENABLE可以被設(shè)置為作為高速緩沖存儲(chǔ)器、寄存器、狀態(tài)機(jī)的SRAM單元以及其它合適的用途來(lái)操作存儲(chǔ)單元214-220。
[0016]列地址C0L_addr被提供給列譯碼器204，并且行地址R0W_addr被提供給行譯碼器210。被行地址選擇的字線(xiàn)能夠使單元沿著一行并且使單元在其所連接的位線(xiàn)
[0017]上發(fā)展信號(hào)。列譯碼器204將發(fā)展的信號(hào)耦合于感測(cè)所選位線(xiàn)上的發(fā)展的信號(hào)的讀取放大器226，并且提供對(duì)應(yīng)于發(fā)展的信號(hào)的讀取放大器的208的輸出數(shù)據(jù)。
[0018]讀/寫(xiě)信號(hào)由存儲(chǔ)控制器110或其它合適的邏輯或輸入提供給行譯碼器102。讀/寫(xiě)信號(hào)指示是否正在執(zhí)行寫(xiě)或讀操作。被寫(xiě)入到存儲(chǔ)陣列212的數(shù)據(jù)由寫(xiě)入驅(qū)動(dòng)器206提供給列譯碼器204。列譯碼器204選擇哪個(gè)存儲(chǔ)單元接收或提供數(shù)據(jù)。注意，在寫(xiě)訪(fǎng)問(wèn)存儲(chǔ)模塊104期間，所有耦合于所選字線(xiàn)的存儲(chǔ)單元能夠接收來(lái)自位線(xiàn)的數(shù)據(jù)信號(hào)。這是因?yàn)樵谒f(shuō)明的實(shí)施例中斷言字線(xiàn)干擾耦合于字線(xiàn)的所有存儲(chǔ)單元的存儲(chǔ)狀態(tài)。字線(xiàn)根據(jù)哪行被寫(xiě)入而被設(shè)置。
[0019]圖3是具有可以在圖1的存儲(chǔ)陣列108中使用的嵌入式只讀存儲(chǔ)器(ROM)存儲(chǔ)單元的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元302、304的一個(gè)實(shí)施例的框圖。存儲(chǔ)單元302、304可以使用CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)晶體管在集成電路中被實(shí)現(xiàn)。
[0020]存儲(chǔ)單元302包括一對(duì)交叉耦合的逆變器306，一個(gè)逆變器具有P溝道上拉晶體管312和N溝道下拉晶體管316以及另一個(gè)逆變器具有P溝道上拉晶體管314和N溝道下拉晶體管328。數(shù)據(jù)將被保留在存儲(chǔ)節(jié)點(diǎn)334、336。存儲(chǔ)單元302還包括由字線(xiàn)(WL)控制的一對(duì)相應(yīng)的傳輸晶體管310/320以在存儲(chǔ)節(jié)點(diǎn)334、336讀取或?qū)懭霐?shù)據(jù)。P溝道傳輸晶體管312具有連接到電源“VDD”的源極、連接到存儲(chǔ)結(jié)點(diǎn)334的漏極、連接到電源VDD_nwell_2的體結(jié)和連接到存儲(chǔ)節(jié)點(diǎn)336的柵極。N溝道下拉晶體管316具有連接到P溝道上拉晶體管312的漏極、連接到第一接地電源VSSA的源極、連接到第二接地電源VSUB的體結(jié)和連接到存儲(chǔ)節(jié)點(diǎn)336的柵極。在正常操作模式下，VSUB和VSSA可以具有相同的值。在省電模式下，VSUB和VSSA可以具有不同的值。
[0021]P溝道上拉晶體管314具有連接到VDD的源極、連接到存儲(chǔ)結(jié)點(diǎn)336的漏極、連接至Ij電源VDD_nwell_l的體結(jié)和連接到存儲(chǔ)節(jié)點(diǎn)3