與用于存儲器裝置中的多電平信令的反饋有關(guān)。

背景技術(shù)：

1、存儲器裝置廣泛用于將信息存儲在例如計算機、無線通信裝置、相機、數(shù)字顯示器等各種電子裝置中。通過將存儲器裝置內(nèi)的存儲器單元編程到各種狀態(tài)來存儲信息。例如，二進(jìn)制存儲器單元可編程到兩種支持狀態(tài)中的一種，常常由邏輯1或邏輯0來表示。在一些實例中，單個存儲器單元可支持多于兩個狀態(tài)，所述狀態(tài)中的任一個可被存儲。為了存取所存儲的信息，組件可讀取或感測存儲器裝置中的至少一個所存儲狀態(tài)。為了存儲信息，組件可寫入或編程存儲器裝置中的狀態(tài)。

2、存在各種類型的存儲器裝置和存儲器單元，包含磁性硬盤、隨機存取存儲器(ram)、只讀存儲器(rom)、動態(tài)ram(dram)、同步動態(tài)ram(sdram)、鐵電ram(feram)、磁性ram(mram)、電阻式ram(rram)、快閃存儲器、相變存儲器(pcm)、自選存儲器、硫?qū)倩锎鎯ζ骷夹g(shù)等。存儲器單元可為易失性或非易失性的。例如feram的非易失性存儲器即使在無外部電源存在下仍可維持所存儲的邏輯狀態(tài)很長一段時間。例如dram的易失性存儲器裝置在與外部電源斷開連接時可能會丟失它們所存儲的狀態(tài)。

技術(shù)實現(xiàn)思路

1、描述一種設(shè)備。所述設(shè)備可包含接收器，其與信道耦合且配置成接收使用包含三個或更多個電壓電平的調(diào)制方案調(diào)制的信號，所述接收器包括：第一電路，其配置成確定使用所述調(diào)制方案調(diào)制的所述信號的第一時鐘相位的電壓電平；第一反饋電路，其與第二電路的輸入和所述第一電路的輸出耦合，所述第一反饋電路配置成從所述第一電路接收指示關(guān)于所述第一時鐘相位的所述電壓電平的信息的第一反饋信號，并且至少部分地基于所述第一反饋信號修改輸入到所述第二電路中的所述信號；所述第二電路，其配置成至少部分地基于所述第一反饋電路修改所述信號而確定所述信號的第二時鐘相位的電壓電平；第二反饋電路，其與第三電路的輸入和所述第二電路的輸出耦合，所述第二反饋電路配置成從所述第二電路接收指示關(guān)于所述第二時鐘相位的所述電壓電平的信息的第二反饋信號，并且至少部分地基于所述第二反饋信號修改輸入到所述第三電路中的所述信號；以及所述第三電路，其配置成至少部分地基于所述第二反饋電路修改所述信號而確定所述信號的第三時鐘相位的電壓電平。

2、描述一種方法。所述方法可包含：接收使用包含三個或更多個電壓電平的調(diào)制方案調(diào)制的信號；使用放大器減小所述信號的第一時鐘相位和所述信號的第二時鐘相位之間的符號間干擾；至少部分地基于減小所述符號間干擾，通過第一電路確定在所述第一時鐘相位出現(xiàn)的所述信號的電壓電平；至少部分地基于確定在所述第一時鐘相位出現(xiàn)的所述電壓電平，通過第一反饋電路修改發(fā)送到第二電路的所述信號；以及至少部分地基于修改輸入到所述第二電路中的所述信號，通過所述第二電路確定在所述第二時鐘相位出現(xiàn)的所述信號的電壓電平。

3、描述另一設(shè)備。所述設(shè)備可包含存儲器裝置和控制器，所述控制器與所述存儲器裝置耦合且配置成使所述設(shè)備：接收使用包含三個或更多個電壓電平的調(diào)制方案調(diào)制的信號；使用放大器減少所述信號的第一時鐘相位和所述信號的第二時鐘相位之間的符號間干擾；至少部分地基于減小所述符號間干擾，通過第一電路確定在所述第一時鐘相位出現(xiàn)的所述信號的電壓電平；至少部分地基于確定在所述第一時鐘相位出現(xiàn)的所述電壓電平，通過第一反饋電路修改發(fā)送到第二電路的所述信號；以及至少部分地基于修改輸入到所述第二電路中的所述信號，通過所述第二電路確定在所述第二時鐘相位出現(xiàn)的所述信號的電壓電平。

技術(shù)特征：

1.一種動態(tài)隨機存取存儲器dram裝置，其包括：

2.根據(jù)權(quán)利要求1所述的dram裝置，其中所述接收器進(jìn)一步包括：

3.根據(jù)權(quán)利要求2所述的dram裝置，其中所述接收器進(jìn)一步包括：

4.根據(jù)權(quán)利要求3所述的dram裝置，其中所述接收器進(jìn)一步包括：

5.根據(jù)權(quán)利要求1所述的dram裝置，其中：

6.根據(jù)權(quán)利要求1所述的dram裝置，其中所述接收器進(jìn)一步包括：

7.根據(jù)權(quán)利要求6所述的dram裝置，其中所述第一放大器經(jīng)配置成通過所述dq信道接收單端信號，并且至少部分地基于接收到所述單端信號而向所述第一切分器電路輸出第一差分信號。

8.根據(jù)權(quán)利要求6所述的dram裝置，其中所述峰化電路包括呈主動電感器配置的晶體管。

9.根據(jù)權(quán)利要求6所述的dram裝置，其中所述接收器進(jìn)一步包括：

10.根據(jù)權(quán)利要求1所述的dram裝置，其中：

11.根據(jù)權(quán)利要求10所述的dram裝置，其中所述第一切分器電路包括解碼器，其配置成從所述多個鎖存電路接收多個不同反饋信號，并且至少部分地基于所述多個不同反饋信號而確定與所述信號相關(guān)聯(lián)的在所述第一時鐘相位的符號。

12.根據(jù)權(quán)利要求1所述的dram裝置，其中：

13.一種方法，其包括：

14.根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包括：

15.根據(jù)權(quán)利要求14所述的方法，其進(jìn)一步包括：

16.根據(jù)權(quán)利要求13所述的方法，其中減少所述符號間干擾進(jìn)一步包括：

17.根據(jù)權(quán)利要求13所述的方法，其中確定在所述第一時鐘相位出現(xiàn)的所述信號的所述電壓電平進(jìn)一步包括：

18.根據(jù)權(quán)利要求13所述的方法，其中所述信號是以第一頻率傳送的并且其中所述第一切分器電路、所述第二切分器電路和第三切分器電路各自以小于與通過所述dq信道傳送的所述信號相關(guān)聯(lián)的所述第一頻率的第二頻率操作，所述dq信道與主機裝置和所述dram裝置耦合。

19.一種設(shè)備，其包括：

20.根據(jù)權(quán)利要求19所述的設(shè)備，其中所述處理電路系統(tǒng)進(jìn)一步配置成致使所述設(shè)備：

技術(shù)總結(jié)
本申請針對用于存儲器裝置中的多電平信令的反饋。接收器可使用一種調(diào)制方案與主機裝置傳送信息。所述接收器可包含第一電路、第二電路、第三電路和第四電路。所述第一電路、所述第二電路、所述第三電路和所述第四電路中的每一個可針對相應(yīng)時鐘相位確定使用所述調(diào)制方案調(diào)制的信號的電壓電平。所述接收器可包含第一反饋電路、第二反饋電路、第三反饋電路和第四反饋電路。所述第一反饋電路可在所述第一時鐘相位使用從所述第一電路接收的信息，并針對所述第二時鐘相位修改輸入到所述第二電路中的所述信號。

技術(shù)研發(fā)人員：M·A·卡里姆
受保護(hù)的技術(shù)使用者：美光科技公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21