本發(fā)明涉及一種包含nor型或nand型的存儲(chǔ)單元陣列的半導(dǎo)體裝置，特別涉及一種能夠用作神經(jīng)形態(tài)設(shè)備的半導(dǎo)體裝置及其運(yùn)算方法。

背景技術(shù)：

1、作為在結(jié)構(gòu)上模擬突觸及神經(jīng)元的人工智能(artificial?intelligence，ai)硬件，使用可變電阻元件的交叉陣列正在實(shí)用化(例如，日本專利第6818116號(hào)公報(bào))。交叉陣列在行線與列線的交叉部包含可變電阻元件，可變電阻元件通過(guò)施加電壓或電流來(lái)存儲(chǔ)不同的電阻值(電導(dǎo))。通過(guò)對(duì)可變電阻元件寫(xiě)入期望的電阻值，例如，通過(guò)可變電阻元件的電阻值對(duì)施加至行線的輸入信號(hào)進(jìn)行加權(quán)，并從列線輸出。

2、圖1是表示現(xiàn)有的具備學(xué)習(xí)功能的突觸陣列裝置的結(jié)構(gòu)的框圖。突觸陣列裝置10包含保存學(xué)習(xí)用數(shù)據(jù)的閃速存儲(chǔ)器20、交叉陣列30及控制器40?？刂破?0從閃速存儲(chǔ)器20讀出學(xué)習(xí)用數(shù)據(jù)，將讀出的學(xué)習(xí)用數(shù)據(jù)寫(xiě)入至交叉陣列30中，對(duì)可變電阻元件的電阻進(jìn)行調(diào)制，進(jìn)行數(shù)據(jù)的學(xué)習(xí)。另外，控制器40讀出在交叉陣列30中學(xué)習(xí)到的數(shù)據(jù)，并將讀出的數(shù)據(jù)寫(xiě)入至閃速存儲(chǔ)器20中。

3、在現(xiàn)有的突觸陣列裝置10中，閃速存儲(chǔ)器20未搭載數(shù)據(jù)運(yùn)算功能，因此無(wú)法進(jìn)行ai學(xué)習(xí)等所需的矩陣的運(yùn)算。因此，存在數(shù)據(jù)傳輸效率低，結(jié)果在ai的學(xué)習(xí)處理上耗費(fèi)時(shí)間的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于解決此種現(xiàn)有的問(wèn)題，提供一種可提高ai學(xué)習(xí)等的運(yùn)算能力或處理效率的半導(dǎo)體裝置。

2、本發(fā)明的半導(dǎo)體裝置的運(yùn)算方法為包含或非(nor)型或與非(nand)型的存儲(chǔ)單元陣列的半導(dǎo)體裝置的運(yùn)算方法，其中，在所述存儲(chǔ)單元陣列的多行的讀出中，算出在讀出各行時(shí)位線中流動(dòng)的列方向上的電流的總和。

3、在一實(shí)施例中，算出方法進(jìn)而算出多條位線的列方向上的電流總和的行方向上的總和。在一實(shí)施例中，運(yùn)算方法算出與存儲(chǔ)于多行×多列的存儲(chǔ)單元中的數(shù)據(jù)對(duì)應(yīng)的矩陣方向上的電流的總和。在一實(shí)施例中，運(yùn)算方法包含對(duì)列方向上的電流的總和或矩陣方向上的電流的總和進(jìn)行模擬/數(shù)字轉(zhuǎn)換(analog/digital，a/d)而生成多個(gè)位的數(shù)據(jù)。在一實(shí)施例中，運(yùn)算方法還包含將所述多個(gè)位的數(shù)據(jù)寫(xiě)入至所述存儲(chǔ)單元陣列的存儲(chǔ)單元中。在一實(shí)施例中，所述存儲(chǔ)單元陣列包含第一存儲(chǔ)平面及第二存儲(chǔ)平面，在第一存儲(chǔ)平面的讀出中算出位線中流動(dòng)的矩陣方向上的電流的總和，并將所述多個(gè)位的數(shù)據(jù)寫(xiě)入至第二存儲(chǔ)平面中。在一實(shí)施例中，運(yùn)算方法算出在第一組位線中流動(dòng)的列方向上的第一電流的總和、及第二組位線中流動(dòng)的列方向上的第二電流的總和，并算出第一電流的總和與第二電流的總和的差值。在一實(shí)施例中，第一電流的總和表示正系數(shù)，第二電流的總和表示負(fù)系數(shù)。

4、本發(fā)明的半導(dǎo)體裝置包含：nor型或nand型的存儲(chǔ)單元陣列，包含多條行線、多條位線及多個(gè)存儲(chǔ)單元；讀出部件，進(jìn)行所述存儲(chǔ)單元陣列的讀出；寫(xiě)入部件，進(jìn)行所述存儲(chǔ)單元陣列的寫(xiě)入；以及運(yùn)算部件，在通過(guò)所述讀出部件進(jìn)行多行的讀出時(shí)，算出在讀出各行時(shí)位線中流動(dòng)的列方向上的電流的總和。

5、在一實(shí)施例中，所述運(yùn)算部件進(jìn)而算出多條位線的列方向上的電流總和的行方向上的電流總和。在一實(shí)施例中，所述運(yùn)算部件算出與存儲(chǔ)于多行×多列的存儲(chǔ)單元中的數(shù)據(jù)對(duì)應(yīng)的矩陣方向上的電流的總和。在一實(shí)施例中，所述運(yùn)算部件包含a/d轉(zhuǎn)換部件，所述a/d轉(zhuǎn)換部件對(duì)列方向上的電流的總和或矩陣方向上的電流的總和進(jìn)行a/d轉(zhuǎn)換而生成多個(gè)位的數(shù)據(jù)。在一實(shí)施例中，所述寫(xiě)入部件將所述多個(gè)位的數(shù)據(jù)寫(xiě)入至所述存儲(chǔ)單元陣列的存儲(chǔ)單元中。在一實(shí)施例中，所述存儲(chǔ)單元陣列包含第一存儲(chǔ)平面及第二存儲(chǔ)平面，所述運(yùn)算部件在第一存儲(chǔ)平面的讀出中算出位線中流動(dòng)的矩陣方向上的電流的總和，所述寫(xiě)入部件將所述多個(gè)位的數(shù)據(jù)寫(xiě)入至第二存儲(chǔ)平面中。在一實(shí)施例中，所述運(yùn)算部算出在第一組位線中流動(dòng)的列方向上的第一電流的總和、及第二組位線中流動(dòng)的列方向上的第二電流的總和，并算出第一電流的總和與第二電流的總和的差值。

6、根據(jù)本發(fā)明，在具有nor型或nand型的存儲(chǔ)單元陣列的半導(dǎo)體裝置中，通過(guò)設(shè)置算出位線中流動(dòng)的電流的總和的運(yùn)算功能，可提高ai學(xué)習(xí)等的運(yùn)算能力或處理效率。由此，可提供一種適于神經(jīng)形態(tài)設(shè)備的半導(dǎo)體裝置。

技術(shù)特征：

1.一種運(yùn)算方法，為包含或非型或與非型的存儲(chǔ)單元陣列的半導(dǎo)體裝置中的運(yùn)算方法，所述運(yùn)算方法中，

2.根據(jù)權(quán)利要求1所述的運(yùn)算方法，其中，所述運(yùn)算方法進(jìn)而算出多條所述位線的所述列方向上的電流總和的行方向上的電流總和。

3.根據(jù)權(quán)利要求2所述的運(yùn)算方法，其中，所述運(yùn)算方法算出與存儲(chǔ)于多行×多列的存儲(chǔ)單元中的數(shù)據(jù)對(duì)應(yīng)的矩陣方向上的電流的總和。

4.根據(jù)權(quán)利要求1所述的運(yùn)算方法，其中，所述運(yùn)算方法包含對(duì)所述列方向上的電流的總和或矩陣方向上的電流的總和進(jìn)行模擬/數(shù)字轉(zhuǎn)換而生成多個(gè)位的數(shù)據(jù)。

5.根據(jù)權(quán)利要求4所述的運(yùn)算方法，其中，所述運(yùn)算方法還包含將所述多個(gè)位的數(shù)據(jù)寫(xiě)入至所述存儲(chǔ)單元陣列的存儲(chǔ)單元中。

6.根據(jù)權(quán)利要求5所述的運(yùn)算方法，其中，所述存儲(chǔ)單元陣列包含第一存儲(chǔ)平面及第二存儲(chǔ)平面，

7.根據(jù)權(quán)利要求1所述的運(yùn)算方法，其中，所述運(yùn)算方法算出在第一組位線中流動(dòng)的所述列方向上的第一電流的總和及第二組位線中流動(dòng)的所述列方向上的第二電流的總和，并算出所述第一電流的總和與所述第二電流的總和的差值。

8.根據(jù)權(quán)利要求7所述的運(yùn)算方法，其中，所述第一電流的總和表示正系數(shù)，所述第二電流的總和表示負(fù)系數(shù)。

9.一種半導(dǎo)體裝置，包含：

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，所述運(yùn)算部件進(jìn)而算出所述多條位線的所述列方向上的電流總和的行方向上的電流總和。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述運(yùn)算部件算出與存儲(chǔ)于多行×多列的所述存儲(chǔ)單元中的數(shù)據(jù)對(duì)應(yīng)的矩陣方向上的電流的總和。

12.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，所述運(yùn)算部件包含模擬/數(shù)字轉(zhuǎn)換部件，所述模擬/數(shù)字轉(zhuǎn)換部件對(duì)所述列方向上的電流的總和或矩陣方向上的電流的總和進(jìn)行模擬/數(shù)字轉(zhuǎn)換而生成多個(gè)位的數(shù)據(jù)。

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中，所述寫(xiě)入部件將所述多個(gè)位的數(shù)據(jù)寫(xiě)入至所述存儲(chǔ)單元陣列的所述存儲(chǔ)單元中。

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中，所述存儲(chǔ)單元陣列包含第一存儲(chǔ)平面及第二存儲(chǔ)平面，

15.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述運(yùn)算部件算出在第一組位線中流動(dòng)的所述列方向上的第一電流的總和及第二組位線中流動(dòng)的所述列方向上的第二電流的總和，并算出所述第一電流的總和與所述第二電流的總和的差值。

技術(shù)總結(jié)
本發(fā)明提供一種半導(dǎo)體裝置及其運(yùn)算方法，可提高AI學(xué)習(xí)等的運(yùn)算能力或處理效率。本發(fā)明的閃速存儲(chǔ)器(100)包含NAND型或NOR型的存儲(chǔ)單元陣列(110)及運(yùn)算處理部(190)。運(yùn)算處理部(190)包含位線電流檢測(cè)部(200)、保持與檢測(cè)出的電流對(duì)應(yīng)的電壓的電壓保持部(210)、將利用電壓保持部(210)保持的電壓相加的加法部(220)及對(duì)加法部(220)的相加結(jié)果進(jìn)行A/D轉(zhuǎn)換的A/D轉(zhuǎn)換部(230)。運(yùn)算處理部(190)能夠在存儲(chǔ)單元陣列的讀出時(shí)算出在位線中流動(dòng)的電流的行方向和/或列方向上的總和。

技術(shù)研發(fā)人員：矢野勝
受保護(hù)的技術(shù)使用者：華邦電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21