一種可編程的sram靈敏放大器的跟蹤電路的制作方法
【專利摘要】本發(fā)明公開了一種可編程的SRAM靈敏放大器的跟蹤電路，包括字線驅(qū)動(dòng)電路WLDRIVER，可編程時(shí)序控制電路Programmable?Timing?Control和靈敏放大器驅(qū)動(dòng)電路SADriver，所述字線驅(qū)動(dòng)電路WLDRIVER用于驅(qū)動(dòng)字線信號(hào)WL和DWL,所述可編程時(shí)序控制電路Programmable?Timing?Control由DWL控制，所述可編程時(shí)序控制電路Programmable?Timing?Control主要由NMOS組成的可編程陣列的DBL放電電路，所述靈敏放大器驅(qū)動(dòng)電路SADriver用于控制靈敏放大器的通斷。本發(fā)明解決了工藝偏差、電壓、溫度對(duì)靈敏放大器SA通斷時(shí)間的影響。
【專利說明】—種可編程的SRAM靈敏放大器的跟蹤電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及到集成電路，具體涉及一種可編程的SRAM靈敏放大器的跟蹤電路。
【背景技術(shù)】
[0002]隨著集成電路工藝的不斷進(jìn)步及系統(tǒng)高性能的要求，如今的SOC產(chǎn)品對(duì)于存儲(chǔ)器的需求越來越大，嵌入式存儲(chǔ)器在SOC中所占的面積和功耗比例也在逐年增加。在未來的幾年，大于90%的芯片面積將會(huì)被各種存儲(chǔ)器電路做占據(jù)。其中，SRAM因其快速存取，高可靠性及其與邏輯電路的兼容性在SOC設(shè)備中扮演了十分重要的角色。
[0003]集成電路工藝尺寸的持續(xù)減小提高了 SRAM存儲(chǔ)器的成本和集成度的同時(shí)，也給SRAM發(fā)展帶來了挑戰(zhàn)。隨著器件尺寸的減小，摻雜的隨機(jī)波動(dòng)性帶來的工藝偏差對(duì)集成電路性能的影響越來越顯著，并且增加了電路模擬的難度。當(dāng)工藝達(dá)到IOOnm以下，工藝偏差對(duì)電路的影響變得不可忽視。出于對(duì)工藝偏差影響的考慮，一般設(shè)計(jì)的時(shí)候會(huì)保留相對(duì)較大的設(shè)計(jì)余量，雖然這會(huì)增加設(shè)計(jì)的復(fù)雜性，增大設(shè)計(jì)成本，但是如果無視這些，將可能會(huì)導(dǎo)致電路性能的降低，甚至?xí)闺娐饭δ軣o法實(shí)現(xiàn)。
[0004]除此之外，因?yàn)闇囟群凸ぷ麟妷旱牟煌琒RAM存儲(chǔ)器產(chǎn)生的漏電流不同等因素，對(duì)SRAM的穩(wěn)定性也產(chǎn)生很大的影響。
[0005]SRAM—般都會(huì)包含一個(gè)控制靈敏放大器SA的追蹤電路。該電路用于在讀操作時(shí)，產(chǎn)生靈敏放大器SA的使能信號(hào)SAEN控制靈敏放大器SA的通斷，讀出數(shù)據(jù)。然而，若靈敏放大器打開的過早，位線BL與BLB電壓差不夠大，將可能引起讀操作的錯(cuò)誤；若靈敏放大器打開的過晚，BL與BLB電壓差過大，將會(huì)導(dǎo)致功耗損耗的過大。因?yàn)楣に嚻?、電壓、溫?PVT)的影響，不同存儲(chǔ)單元的數(shù)據(jù)讀取速度不同。因此，為了保證讀取結(jié)果的正確性，減少功耗的損失，靈敏放大器SA的跟蹤電路，應(yīng)該適應(yīng)不同PVT，適時(shí)的打開靈敏放大器SA
傳統(tǒng)的存儲(chǔ)器追蹤方法往往只采用單一字線或者單一位線追蹤電路，產(chǎn)生追蹤信號(hào)從而控制存儲(chǔ)器數(shù)據(jù)讀取操作。這樣對(duì)工藝偏差的影響并不起什么作用。為了解決這個(gè)問題，本發(fā)明公開了一種可以適應(yīng)不同工藝偏差、電壓、溫度的靈敏放大器跟蹤電路。

【發(fā)明內(nèi)容】

[0006]為克服現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種可編程的SRAM靈敏放大器的跟蹤電路。
[0007]為實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn):
一種可編程的SRAM靈敏放大器的跟蹤電路，包括字線驅(qū)動(dòng)電路WL DRIVER，可編程時(shí)
序控制電路ProgrammabIe Timing Control和靈敏放大器驅(qū)動(dòng)電路SA Driver,所述字線驅(qū)動(dòng)電路WL DRIVER用于驅(qū)動(dòng)字線信號(hào)WL和DWL，所述可編程時(shí)序控制電路ProgrammableTiming Control由DWL控制，所述可編程時(shí)序控制電路Programmable Timing Control主要由NMOS組成的可編程陣列的DBL放電電路，所述靈敏放大器驅(qū)動(dòng)電路SA Driver用于控制靈敏放大器的通斷。[0008]進(jìn)一步的,所述可編程時(shí)序控制電路Programmable Timing Control由控制NMOS柵極的電壓高低來控制NMOS的通斷，從而實(shí)現(xiàn)控制放電通路中的NMOS個(gè)數(shù)和連接方式，實(shí)現(xiàn)時(shí)間延遲的可編程性，DBL上連接有若干個(gè)NM0S，用于模擬關(guān)閉的存儲(chǔ)單元。
[0009]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:
采用本發(fā)明技術(shù)方案，解決了工藝偏差、電壓、溫度對(duì)靈敏放大器SA通斷時(shí)間的影響。
[0010]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。本發(fā)明的【具體實(shí)施方式】由以下實(shí)施例及其附圖詳細(xì)給出。
【專利附圖】

【附圖說明】
[0011]此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
圖1是本發(fā)明實(shí)施例的靈敏放大器跟蹤電路不意圖；
圖2是圖1中Programmable Timing Control模塊的實(shí)施例；
圖3是圖2中Programmable Timing Control模塊的實(shí)施例的應(yīng)用I ;
圖4是圖2中Programmable Timing Control模塊的實(shí)施例的應(yīng)用2。
【具體實(shí)施方式】
[0012]下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)說明本發(fā)明。
[0013]參照?qǐng)D1所示，一種可編程的SRAM靈敏放大器的跟蹤電路，包括字線驅(qū)動(dòng)電路WLDRIVER,可編程時(shí)序控制電路Programmable Timing Control和靈敏放大器驅(qū)動(dòng)電路SADriver,所述字線驅(qū)動(dòng)電路WL DRIVER用于驅(qū)動(dòng)字線信號(hào)WL和DWL，所述可編程時(shí)序控制電路Programmable Timing Control由DWL控制,所述可編程時(shí)序控制電路ProgrammableTiming Control主要由NMOS組成的可編程陣列的DBL放電電路，所述靈敏放大器驅(qū)動(dòng)電路SA Driver用于控制靈敏放大器的通斷。
[0014]進(jìn)一步的,所述可編程時(shí)序控制電路Programmable Timing Control由控制NMOS柵極的電壓高低來控制NMOS的通斷，從而實(shí)現(xiàn)控制放電通路中的NMOS個(gè)數(shù)和連接方式，實(shí)現(xiàn)時(shí)間延遲的可編程性，DBL上連接有若干個(gè)NM0S，用于模擬關(guān)閉的存儲(chǔ)單元。
[0015]實(shí)施例:
圖2是圖1中Programmable Timing Control模塊的實(shí)施例。本實(shí)施例是由5行4列的NMOS晶體管組成的NMOS陣列。其中，第I行的NMOS晶體管，源極接在DBL上，柵極接在DffL上。第2行到第5行的NMOS晶體管的柵極是由外部輸入來控制的。
[0016]圖3是圖2中Programmable Timing Control模塊實(shí)施例中的應(yīng)用I。將圖2中的 optOl, opt02, opt03, optll, optl2, optl3, opt21, opt22, opt23, opt31, opt32, opt33 置為0，則其對(duì)應(yīng)的NMOS斷開，在圖3中不示出；將圖2中的opt00，optl0，opt20，opt30置為1，其對(duì)應(yīng)的NMOS導(dǎo)通，在圖3中示出。
[0017]圖4是圖2中Programmable Timing Control模塊實(shí)施例中的應(yīng)用2。將圖2中的 optOl, opt02, opt03, optll, optl2, optl3, opt21, opt22, opt23 置為 0,則其對(duì)應(yīng)的 NMOS斷開，在圖 3 中不示出；將圖 2 中的 optOO, optlO, opt20, opt30, opt31, opt32, opt33 置為1，其對(duì)應(yīng)的NMOS導(dǎo)通，在圖3中示出。
[0018]本發(fā)明的原理:
一個(gè)可編程的時(shí)序控制電路，它是由NMOS組成的陣列電路，由控制陣列中NMOS的柵極電壓的高低來控制NMOS的通斷，從而控制時(shí)序控制電路中導(dǎo)通NMOS的數(shù)目以及導(dǎo)通NMOS的連接方式，從而實(shí)現(xiàn)時(shí)序的控制；時(shí)序控制電路控制靈敏放大器驅(qū)動(dòng)電路，發(fā)出靈敏放大器驅(qū)動(dòng)信號(hào)SAEN來控制靈敏放大器SA的通斷，來保證讀操作的的準(zhǔn)確性并降低功耗。
[0019]下面結(jié)合圖2，圖3，圖4來描述圖1中示出的跟蹤方案的功能。模擬字線DBL被預(yù)充至高電平；連在DBL上的NMOS的源極和柵極接地，此時(shí)NMOS閉合，用來模擬未被選中的產(chǎn)生漏電流的存儲(chǔ)單元。字線驅(qū)動(dòng)電路激活字線WL和DWL，與WL連接的存儲(chǔ)單元被選中，讀操作開始，與此同時(shí)，DWL使能Programmable Timing Control電路,假設(shè)ProgrammableTiming Control 電路如圖 3 所不，DBL 開始通過圖 3 中 Programmable Timing Control 模塊的導(dǎo)電通路開始放電，當(dāng)DBL放電到一定程度將使能靈敏放大器驅(qū)動(dòng)電路SA Driver電路，然后，SA Driver電路發(fā)出SA驅(qū)動(dòng)信號(hào)SAEN打開SA，讀出存儲(chǔ)數(shù)據(jù)。然而，若圖1中的Programmable Timing Control模塊圖如4所不，因?yàn)閳D4中最后并聯(lián)的4和NMOS將會(huì)加快放電速度，所以圖4的實(shí)施例讀出數(shù)據(jù)的速度比圖3中的實(shí)施例要快。針對(duì)圖2實(shí)施例Programmable Timing Control的應(yīng)用并不局限于圖3和圖4所示的形式?？梢葬槍?duì)不同工藝偏差、電壓、溫度的影響，通過對(duì)opti j (i=0, 1,2, 3; j=0, 1，2，3)進(jìn)行配置，來選擇合適的Programmable Timing Control的導(dǎo)通形式,從而控制靈敏放大器的通斷,實(shí)現(xiàn)了可編程化。
[0020]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種可編程的SRAM靈敏放大器的跟蹤電路，包括字線驅(qū)動(dòng)電路WL DRIVER，可編程時(shí)序控制電路Programmable Timing Control和靈敏放大器驅(qū)動(dòng)電路SA Driver,其特征在于，所述字線驅(qū)動(dòng)電路WL DRIVER用于驅(qū)動(dòng)字線信號(hào)WL和DWL，所述可編程時(shí)序控制電路Programmable Timing Control由DWL控制，所述可編程時(shí)序控制電路ProgrammableTiming Control主要由NMOS組成的可編程陣列的DBL放電電路，所述靈敏放大器驅(qū)動(dòng)電路SA Driver用于控制靈敏放大器的通斷。
2.根據(jù)權(quán)利要求1所述的可編程的SRAM靈敏放大器的跟蹤電路，其特征在于，所述可編程時(shí)序控制電路Programmable Timing Control由控制NMOS柵極的電壓高低來控制NMOS的通斷，從而實(shí)現(xiàn)控制放電通路中的NMOS個(gè)數(shù)和連接方式，實(shí)現(xiàn)時(shí)間延遲的可編程性，DBL上連接有若干個(gè)NM0S，用于模擬關(guān)閉的存儲(chǔ)單元。
【文檔編號(hào)】G11C11/413GK103745745SQ201310723128
【公開日】2014年4月23日 申請(qǐng)日期:2013年12月25日 優(yōu)先權(quán)日:2013年12月25日
【發(fā)明者】翁宇飛, 李力南, 李二亮, 胡玉青 申請(qǐng)人:蘇州寬溫電子科技有限公司