專利名稱：一種sram型fpga配置區(qū)仿真故障注入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子設(shè)備可靠性設(shè)計(jì)技術(shù)，具體涉及一種SRAM型FPGA配置區(qū)仿真故障注入方法。
背景技術(shù)：
Xilinx公司生成的SRAM型FPGA器件的配置區(qū)存儲(chǔ)該器件的配置數(shù)據(jù)，而配置區(qū)采用SRAM型工藝，它在實(shí)際工作過程中可能因外部工作環(huán)境的干擾(如電壓突變、電磁脈沖干擾、高能粒子撞擊等)而使其存儲(chǔ)的數(shù)據(jù)內(nèi)容發(fā)生改變，從而影響FPGA內(nèi)部邏輯的正常運(yùn)行。正因?yàn)榕渲脜^(qū)受外界干擾的脆弱性，在使用SRAM型FPGA的電路中，必需采用各種設(shè)計(jì)措施保證FPGA工作的可靠性，如三模冗余、定時(shí)擦洗等，而為了驗(yàn)證上述措施的有效性，需要構(gòu)建具有故障數(shù)據(jù)的FPGA配置區(qū)，而故障數(shù)據(jù)的構(gòu)建方式往往又需要進(jìn)行各種 EMC實(shí)驗(yàn)、環(huán)境實(shí)驗(yàn)甚至是輻照實(shí)驗(yàn)來獲得，但是采用實(shí)驗(yàn)方式來配置故障數(shù)據(jù)需要耗費(fèi)大量實(shí)驗(yàn)費(fèi)用，成本高，而且故障數(shù)據(jù)的配置可控性差，覆蓋性也不佳。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種SRAM型FPGA配置區(qū)仿真故障注入方法，能夠通過故障數(shù)據(jù)注入的方式實(shí)現(xiàn)故障數(shù)據(jù)配置，不需要進(jìn)行大量實(shí)驗(yàn)，降低了成本，而且由于是注入故障數(shù)據(jù)，因此故障數(shù)據(jù)的配置可控性好，覆蓋性也可以得到控制。該方案是這樣實(shí)現(xiàn)的一種SRAM型FPGA配置區(qū)仿真故障注入方法，包括步驟1、采用Xilinx下載線連接計(jì)算機(jī)并口和SRAM型FPGA的JTAG 口 ；步驟2、計(jì)算機(jī)根據(jù)SRAM型FPGA的數(shù)據(jù)手冊(cè)，解析FPGA配置區(qū)結(jié)構(gòu)和配置文件結(jié)構(gòu)，計(jì)算出待注入故障位置A處于哪個(gè)配置幀記為配置幀F(xiàn)，以及計(jì)算出配置幀F(xiàn)在FPGA 配置區(qū)的地址和配置幀F(xiàn)的數(shù)據(jù)部分在FPGA配置文件中的位置；然后從FPGA配置文件中提取配置幀F(xiàn)的數(shù)據(jù)部分；步驟3、將提取的配置幀數(shù)據(jù)部分中故障注入位置A的數(shù)據(jù)修改為故障數(shù)據(jù)；步驟4、根據(jù)FPGA的配置幀格式以及步驟2確定的配置幀地址，將修改后的配置幀數(shù)據(jù)形成配置幀；計(jì)算機(jī)采用并口模擬JTAG時(shí)序，通過JTAG 口將形成的配置幀寫入FPGA 配置區(qū)。較佳地，步驟4所述采用并口模擬JTAG時(shí)序，通過JTAG 口將形成的配置幀寫入 FPGA配置區(qū)的具體步驟包括第1步通過并口模擬時(shí)序控制，控制JTAG 口進(jìn)入SHIFT4R狀態(tài)；第2步在SHIFT-IR狀態(tài)下向JTAG 口寫入CFG_IN指令；第3步控制JTAG 口進(jìn)入SHIFT-DR狀態(tài)；第4步在SHIFT-DR狀態(tài)下向FPGA配置區(qū)寫入配置幀地址和配置幀數(shù)據(jù)，在寫入配置幀全部數(shù)據(jù)后，執(zhí)行第5步；第5步控制JTAG狀態(tài)機(jī)進(jìn)入邏輯復(fù)位狀態(tài)。有益效果(1)本發(fā)明采用計(jì)算機(jī)向FPGA的配置區(qū)任意位置寫入故障數(shù)據(jù)實(shí)現(xiàn)故障注入，不需要通過實(shí)驗(yàn)方式來配置故障數(shù)據(jù)，不需要進(jìn)行大量實(shí)驗(yàn)，降低了成本，而且由于是注入故障數(shù)據(jù)，因此故障數(shù)據(jù)的配置可控性好，覆蓋性也可以得到控制。(2)在向配置區(qū)寫入故障數(shù)據(jù)時(shí)，只需要寫入故障位置所處的配置幀的單幀數(shù)據(jù)即可，不必像Xilinx全部重配置流程那樣向JTAG 口寫入關(guān)斷指令、再寫入數(shù)據(jù)、隨后再寫入啟動(dòng)指令，因此不會(huì)令FPGA中斷正常工作，可以保持FPGA工作的連續(xù)性。(3)故障寫入所需單獨(dú)硬件平臺(tái)只需一根Xilinx并口下載電纜和一臺(tái)帶并口的計(jì)算機(jī)機(jī)。


圖1為本發(fā)明SRAM型FPGA配置區(qū)仿真故障注入方法流程圖。圖2為本發(fā)明故障注入硬件的連接框圖。圖3為本發(fā)明Xilinx并口下載電纜的連接示意圖。圖4為SRAM型FPGA配置區(qū)結(jié)構(gòu)示意圖。圖5為SRAM型FPGA配置區(qū)幀地址組成示意圖。圖6為JTAG接口狀態(tài)轉(zhuǎn)移圖。圖7為本發(fā)明故障注入處理流程圖。
具體實(shí)施例方式SRAM型FPGA器件都具備有JTAG接口，通過JTAG接口可以對(duì)FPGA進(jìn)行配置，配置過程既可以寫入正確的數(shù)據(jù)，也可以有意地向配置區(qū)任意位置寫入故障數(shù)據(jù)，而且配置過程也可以不必中斷FPGA的正常工作。當(dāng)通過JTAG 口向SRAM型FPGA的配置區(qū)寫入故障數(shù)據(jù)時(shí)，與外界干擾造成配置區(qū)故障的結(jié)果是一致的，因此可以采用JTAG 口注入配置區(qū)故障數(shù)據(jù)的方法模擬實(shí)際干擾可能導(dǎo)致的故障，評(píng)價(jià)SRAM型FPGA電路的可靠性。采用JTAG注入故障，只需按JTAG接口的電平、時(shí)序要求向接口輸入故障數(shù)據(jù)，這一部分工作可由計(jì)算機(jī)軟件配合Xilinx下載電纜的方式完成，與前述EMC實(shí)驗(yàn)、環(huán)境實(shí)驗(yàn)等方式相比，注入方式實(shí)現(xiàn)簡單、成本低廉，而且注入?yún)^(qū)域的覆蓋性完備，在FPGA電路可靠性驗(yàn)證方面具備良好的應(yīng)用前景。下面結(jié)合附圖并舉實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)描述。圖1為本發(fā)明SRAM型FPGA配置區(qū)仿真故障注入方法的流程圖。步驟101 如圖2所示，采用Xilinx下載電纜連接計(jì)算機(jī)并口以及FPGA的JTAG□。圖3為Xilinx并口下載電纜連接的原理圖，下載電纜的JTAG端直接通過標(biāo)準(zhǔn)的 JTAG插接件連接FPGA的JTAG 口 JTAG信號(hào)主要包括TD0、TDI、TCK和TMS。在下載電纜的另一端JTAG 口的TDO信號(hào)連接并口的13腳，TDO的選通信號(hào)PROG連接并口的6腳，TDI 信號(hào)連接并口的2腳，TDI信號(hào)的選通信號(hào)CTRL連接并口的5腳，同時(shí)CTRL也作為TCK和TMS的選通信號(hào)，TCK信號(hào)連接并口的3腳，TMS信號(hào)連接并口的4腳?？梢允褂糜?jì)算機(jī)控制在并口管腳上產(chǎn)生高、低電平，借以產(chǎn)生符合JTAG接口要求的時(shí)序。步驟102 計(jì)算機(jī)根據(jù)FPGA的數(shù)據(jù)手冊(cè)，解析SRAM型FPGA配置區(qū)結(jié)構(gòu)以及FPGA 配置文件結(jié)構(gòu)，計(jì)算出待注入故障位置A處于哪個(gè)配置幀，記為配置幀F(xiàn)，以及計(jì)算出配置幀F(xiàn)在FPGA配置區(qū)的地址和配置幀F(xiàn)的數(shù)據(jù)部分在FPGA配置文件中的位置；然后從FPGA 配置文件中提取配置幀F(xiàn)的數(shù)據(jù)部分。SRAM型FPGA的配置區(qū)由圖4所示的若干單大列結(jié)構(gòu)組成，每列又有若干個(gè)小列組成，每個(gè)小列承載一個(gè)配置幀的數(shù)據(jù)。以)(C2V3000為例，列劃分為GCLK列、IOB列、IO互聯(lián)列、CLB列、RAM列、RAM互聯(lián)列等共6種類型，其中每一種列又包括數(shù)目不等的配置幀，詳見表1。
權(quán)利要求
1.一種SRAM型FPGA配置區(qū)仿真故障注入方法，其特征在于，包括 步驟1、采用Xilinx下載線連接計(jì)算機(jī)并口和SRAM型FPGA的JTAG 口 ；步驟2、計(jì)算機(jī)根據(jù)SRAM型FPGA的數(shù)據(jù)手冊(cè)，解析FPGA配置區(qū)結(jié)構(gòu)和配置文件結(jié)構(gòu)， 計(jì)算出待注入故障位置A處于哪個(gè)配置幀記為配置幀F(xiàn)，以及計(jì)算出配置幀F(xiàn)在FPGA配置區(qū)的地址和配置幀F(xiàn)的數(shù)據(jù)部分在FPGA配置文件中的位置；然后從FPGA配置文件中提取配置幀F(xiàn)的數(shù)據(jù)部分；步驟3、將提取的配置幀數(shù)據(jù)部分中故障注入位置A的數(shù)據(jù)修改為故障數(shù)據(jù)； 步驟4、根據(jù)FPGA的配置幀格式以及步驟2確定的配置幀地址，將修改后的配置幀數(shù)據(jù)形成配置幀；計(jì)算機(jī)采用并口模擬JTAG時(shí)序，通過JTAG 口將形成的配置幀寫入FPGA配置區(qū)。
2.如權(quán)利要求1所述的方法，其特征在于，步驟4所述采用并口模擬JTAG時(shí)序，通過 JTAG 口將形成的配置幀寫入FPGA配置區(qū)的具體步驟包括第1步通過并口模擬時(shí)序控制，控制JTAG 口進(jìn)入SHIFT4R狀態(tài)； 第2步在SHIFT4R狀態(tài)下向JTAG 口寫入CFG_IN指令； 第3步控制JTAG 口進(jìn)入SHIFT-DR狀態(tài)；第4步在SHIFT-DR狀態(tài)下向FPGA配置區(qū)寫入配置幀地址和配置幀數(shù)據(jù)，在寫入配置幀全部數(shù)據(jù)后，執(zhí)行第5步；第5步控制JTAG狀態(tài)機(jī)進(jìn)入邏輯復(fù)位狀態(tài)。
全文摘要
本發(fā)明公開了一種SRAM型FPGA配置區(qū)仿真故障注入方法，采用Xilinx下載線連接計(jì)算機(jī)并口和FPGA的JTAG口；計(jì)算機(jī)計(jì)算出待注入故障位置A處于哪個(gè)配置幀記為配置幀F(xiàn)，以及計(jì)算出配置幀F(xiàn)在FPGA配置區(qū)的地址和配置幀F(xiàn)的數(shù)據(jù)部分在FPGA配置文件中的位置；從FPGA配置文件中提取配置幀F(xiàn)的數(shù)據(jù)部分并進(jìn)行故障數(shù)據(jù)的修改；根據(jù)FPGA的配置幀格式以及步驟2確定的配置幀地址，將修改后的配置幀數(shù)據(jù)形成配置幀，計(jì)算機(jī)采用并口模擬JTAG時(shí)序，通過JTAG口將配置幀寫入FPGA配置區(qū)。使用本發(fā)明不需要進(jìn)行大量實(shí)驗(yàn)，降低了成本，故障數(shù)據(jù)的配置可控性好，覆蓋性也可以得到控制。
文檔編號(hào)G11C29/08GK102509561SQ201110301018
公開日2012年6月20日 申請(qǐng)日期2011年9月29日 優(yōu)先權(quán)日2011年9月29日
發(fā)明者張新奎, 楊志群, 童亞欽 申請(qǐng)人:中國航天科技集團(tuán)公司第五研究院第五一三研究所