專利名稱：移位寄存器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器電路，尤其涉及一種具有波形削角功能的移位寄存器 電路。
背景技術(shù)：
液晶顯示裝置(Liquid Crystal Display ；LCD)是目前廣泛使用的一種平面顯示 器，其具有外型輕薄、省電以及無輻射等優(yōu)點(diǎn)。液晶顯示裝置的工作原理是利用改變液晶層 兩端的電壓差來改變液晶層內(nèi)的液晶分子的排列狀態(tài)，用以改變液晶層的透光性，再配合 背光模塊所提供的光源以顯示圖像。一般而言，液晶顯示裝置包含多個(gè)像素單元、源極驅(qū)動(dòng) 器以及移位寄存器電路。源極驅(qū)動(dòng)器用來提供多個(gè)數(shù)據(jù)信號至多個(gè)像素單元。移位寄存器 電路包含多級移位寄存器以產(chǎn)生多個(gè)柵極信號饋入多個(gè)像素單元，據(jù)以控制多個(gè)數(shù)據(jù)信號 的寫入操作。因此，移位寄存器電路即為控制數(shù)據(jù)信號寫入操作的關(guān)鍵性元件。圖1為公知移位寄存器電路的示意圖。如圖1所示，移位寄存器電路100包含多級 移位寄存器，其中只顯示第(N-I)級移位寄存器111、第N級移位寄存器112以及第(N+1) 級移位寄存器113。每一級移位寄存器用來根據(jù)第一時(shí)鐘脈沖CKl與反相于第一時(shí)鐘脈沖 CKl的第二時(shí)鐘脈沖CK2以產(chǎn)生對應(yīng)柵極信號饋入至對應(yīng)柵極線，譬如第(N-I)級移位寄存 器111用來產(chǎn)生柵極信號SGn-I饋入至柵極線GLn-Ι，第N級移位寄存器112用來產(chǎn)生柵極 信號SGn饋入至柵極線GLn，第(N+1)級移位寄存器113用來產(chǎn)生柵極信號SGn+Ι饋入至柵 極線GLn+Ι。第N級移位寄存器112包含上拉單元120、輸入單元130、儲(chǔ)能單元125、放電 單元140、下拉單元150以及控制單元160。上拉單元120用來根據(jù)驅(qū)動(dòng)控制電壓VQn以上 拉柵極信號SGn。放電單元140與下拉單元150用來根據(jù)控制單元160所產(chǎn)生的下拉控制 信號以分別下拉驅(qū)動(dòng)控制電壓VQn與柵極信號SGn。在移位寄存器電路100的操作中，多級移位寄存器提供具有周期性脈波的多個(gè)柵 極信號至多個(gè)像素單元，用來將多個(gè)數(shù)據(jù)信號寫入為多個(gè)像素電壓。然而，多個(gè)柵極信號 的每一脈波實(shí)質(zhì)上為理想方波，所以每一脈波的降緣可經(jīng)由像素單元的寄生電容的耦合操 作而下拉所寫入的像素電壓，此即饋通效應(yīng)(Feed-through effect)，其易導(dǎo)致圖像閃爍 (Image Flicker)的現(xiàn)象，因而降低顯示品質(zhì)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，依據(jù)本發(fā)明的實(shí)施例，其揭示一種用來提供多個(gè)柵極 信號至多個(gè)柵極線的具有波形削角功能的移位寄存器電路。這種移位寄存器電路包含多級 移位寄存器，其中第N級移位寄存器包含第一輸入單元、上拉單元、下拉電路、第二輸入單 元、控制單元、波形削角單元以及下拉單元。第一輸入單元電連接于第(N-I)級移位寄存器 以接收第(N-I)柵極信號，用來根據(jù)第(N-I)柵極信號輸出第一驅(qū)動(dòng)控制電壓。上拉單元 電連接于第一輸入單元與第N柵極線，用來根據(jù)第一驅(qū)動(dòng)控制電壓與系統(tǒng)時(shí)鐘脈沖以上拉 第N柵極信號，其中第N柵極線用以傳輸?shù)贜柵極信號。下拉電路電連接于第一輸入單元與上拉單元，用來下拉第一驅(qū)動(dòng)控制電壓與第N柵極信號。第二輸入單元電連接于第(N-I) 級移位寄存器以接收第(N-I)柵極信號，用來根據(jù)第(N-I)柵極信號輸出第二驅(qū)動(dòng)控制電 壓?？刂茊卧娺B接于第二輸入單元，用來根據(jù)第二驅(qū)動(dòng)控制電壓與輔助信號以產(chǎn)生控制 信號。波形削角單元電連接于控制單元與第N柵極線，用來根據(jù)控制信號對第N柵極信號 執(zhí)行波形削角操作。下拉單元電連接于第(N+1)級移位寄存器以接收第(N+1)柵極信號， 用來根據(jù)第(N+1)柵極信號以下拉第二驅(qū)動(dòng)控制電壓。依據(jù)本發(fā)明的實(shí)施例，其另揭示一種用來提供多個(gè)柵極信號至多個(gè)柵極線的具有 波形削角功能的移位寄存器電路。這種移位寄存器電路包含多級移位寄存器，其中第N級 移位寄存器包含輸入單元、上拉單元、下拉電路、控制單元以及波形削角單元。輸入單元電 連接于第(N-I)級移位寄存器以接收第(N-I)柵極信號，用來根據(jù)第(N-I)柵極信號輸出 驅(qū)動(dòng)控制電壓。上拉單元電連接于輸入單元與第N柵極線，用來根據(jù)驅(qū)動(dòng)控制電壓與系統(tǒng) 時(shí)鐘脈沖以上拉第N柵極信號，其中第N柵極線用以傳輸?shù)贜柵極信號。下拉電路電連接 于輸入單元與上拉單元，用來下拉驅(qū)動(dòng)控制電壓與第N柵極信號。控制單元電連接于輸入 單元，用來根據(jù)驅(qū)動(dòng)控制電壓與輔助信號以產(chǎn)生控制信號。波形削角單元電連接于控制單 元與第N柵極線，用來根據(jù)控制信號對第N柵極信號執(zhí)行波形削角操作。依據(jù)本發(fā)明的實(shí)施例，其另揭示一種用來提供多個(gè)柵極信號至多個(gè)柵極線的具有 波形削角功能的移位寄存器電路。這種移位寄存器電路包含多級移位寄存器，其中第N級 移位寄存器包含輸入單元、上拉單元、下拉電路、控制單元以及波形削角單元。輸入單元電 連接于第(N-I)級移位寄存器以接收第(N-I)柵極信號，用來根據(jù)第(N-I)柵極信號輸出 驅(qū)動(dòng)控制電壓。上拉單元電連接于輸入單元與第N柵極線，用來根據(jù)驅(qū)動(dòng)控制電壓與系統(tǒng) 時(shí)鐘脈沖以上拉第N柵極信號，其中第N柵極線用以傳輸?shù)贜柵極信號。下拉電路電連接 于輸入單元與上拉單元，用來下拉驅(qū)動(dòng)控制電壓與第N柵極信號。波形削角單元電連接于 該輸入單元與該第N柵極線，用來根據(jù)一輔助信號與該驅(qū)動(dòng)控制電壓對該第N柵極信號執(zhí) 行波形削角操作。本發(fā)明可減輕畫面閃爍現(xiàn)象以提高圖像顯示品質(zhì)。


圖1為公知移位寄存器電路的示意圖。圖2為本發(fā)明第一實(shí)施例的移位寄存器電路的示意圖。圖3為圖2的移位寄存器電路的工作相關(guān)信號波形示意圖，其中橫軸為時(shí)間軸。圖4為本發(fā)明第二實(shí)施例的移位寄存器電路的示意圖。圖5為本發(fā)明第三實(shí)施例的移位寄存器電路的示意圖。圖6為圖5的移位寄存器電路的工作相關(guān)信號波形示意圖，其中橫軸為時(shí)間軸。圖7為本發(fā)明第四實(shí)施例的移位寄存器電路的示意圖。圖8為本發(fā)明第五實(shí)施例的移位寄存器電路的示意圖。圖9為圖8的移位寄存器電路的工作相關(guān)信號波形示意圖，其中橫軸為時(shí)間軸。圖10為本發(fā)明第六實(shí)施例的移位寄存器電路的示意圖。其中，附圖標(biāo)記說明如下100、200、400、500、700、移位寄存器電路 800、1000

111、211、411、511、711、第(N-I)級移位寄存器811、1011
112、212、412、512、712、第N 級移位寄存器 812,1012
113、213、413、513、713、第(N+1)級移位寄存器813、1013
120、220、520、820 125、225、525、825 130、530、830、230、280 140
150、250、450、255、455、 290、460、550、555、750、
755、760、850、855、1050、 1055、1060
160、245、445、545、745、 285、585、845、1045 221、521、231、531、246、 446、748、247、447、749、 251、451、547、747、256、 456、546、746、448、281、 586、286、596、291、556、
756、296、551、751、449、 461、821、831、896、846、 847、851、856、1046、1047、 1048、1049、1051、1056、1061 226、526、826 240、440、540、740、1040 295、595、895
上拉單元 儲(chǔ)能單元 輸入單元
放電單元 下拉單元
控制單元 晶體管GLn-I、GLn、GLn+1CK1、CK2SauxScl、Sc2SGn-2、SGn-1、SGn、SGn+USGn+2T1、T2、T3、T4Vhl Vh5VQn、VQnl、VQn2Vss
電容 下拉電路 波形削角單元 柵極線 時(shí)鐘脈沖 輔助信號 控制信號 柵極信號
時(shí)段
高電壓 驅(qū)動(dòng)控制電壓 低電源電壓
具體實(shí)施例方式
下文依本發(fā)明移位寄存器電路，特舉實(shí)施例配合所附附圖作詳細(xì)說明，但所提供 的實(shí)施例并非用以限制本發(fā)明所涵蓋的范圍。
11
圖2為本發(fā)明第一實(shí)施例的移位寄存器電路的示意圖。如圖2所示，移位寄存器 電路200包含多級移位寄存器，為方便說明，移位寄存器電路200只顯示第(N-I)級移位寄 存器211、第N級移位寄存器212以及第(N+1)級移位寄存器213，其中只有第N級移位寄 存器212顯示內(nèi)部功能單元結(jié)構(gòu)，其余級移位寄存器類同于第N級移位寄存器212，所以不 另贅述。在移位寄存器電路200的操作中，第(N-I)級移位寄存器211用以提供柵極信號 SGn-I饋入至柵極線GLn-Ι，第N級移位寄存器212用以提供柵極信號SGn饋入至柵極線 GLn，第(N+1)級移位寄存器213用以提供柵極信號SGn+Ι饋入至柵極線GLn+1。第N級移位寄存器212包含上拉單元220、第一輸入單元230、儲(chǔ)能單元225、下拉 電路240、第二輸入單元280、第一控制單元285、第一下拉單元290以及波形削角單元295。 第一輸入單元230電連接于第(N-I)級移位寄存器211，用來根據(jù)柵極信號SGn-I輸出第一 驅(qū)動(dòng)控制電壓VQnl，所以第N級移位寄存器212以柵極信號SGn-I作為使能所需的啟始脈 波信號。儲(chǔ)能單元225電連接于第一輸入單元230與上拉單元220，用來存儲(chǔ)第一驅(qū)動(dòng)控制 電壓VQnl。上拉單元220電連接于第一輸入單元230與柵極線GLn，用來根據(jù)第一驅(qū)動(dòng)控 制電壓VQnl與第一時(shí)鐘脈沖CKl以上拉柵極線GLn的柵極信號SGn。下拉電路240包含 第二控制單元245、第二下拉單元255與第三下拉單元250。第二控制單元245電連接于第 一輸入單元230，用來根據(jù)第一驅(qū)動(dòng)控制電壓VQnl與反相于第一時(shí)鐘脈沖CKl的第二時(shí)鐘 脈沖CK2以產(chǎn)生第二控制信號Sc2。第二下拉單元255電連接于第二控制單元245與柵極 線GLn，用來根據(jù)第二控制信號Sc2以下拉柵極信號SGn。第三下拉單元250電連接于第二 控制單元245與第一輸入單元230，用來根據(jù)第二控制信號Sc2以下拉第一驅(qū)動(dòng)控制電壓 VQn 1。第二輸入單元280電連接于第(N-I)級移位寄存器211，用來根據(jù)柵極信號SGn-I 輸出第二驅(qū)動(dòng)控制電壓VQn2。第一控制單元285電連接于第二輸入單元280，用來根據(jù)第 二驅(qū)動(dòng)控制電壓VQn2與輔助信號Saux以產(chǎn)生第一控制信號Scl。第一下拉單元290電連 接于第(N+1)級移位寄存器213與第二輸入單元280，用來根據(jù)柵極信號SGn+Ι以下拉第二 驅(qū)動(dòng)控制電壓VQn2。波形削角單元295電連接于第一控制單元285與柵極線GLn，用來根 據(jù)第一控制信號Scl對柵極信號SGn執(zhí)行波形削角操作。在圖2的實(shí)施例中，上拉單元220包含第一晶體管221，第一輸入單元230包含第 二晶體管231，儲(chǔ)能單元225包含電容226，第二輸入單元280包含第三晶體管281，第一控 制單元285包含第四晶體管286，第一下拉單元290包含第五晶體管291，波形削角單元295 包含第六晶體管296，第二下拉單元255包含第七晶體管256，第三下拉單元250包含第八 晶體管251，第二控制單元245包含第九晶體管246與第十晶體管247。第一晶體管221 至第十晶體管247為薄膜晶體管(Thin Film Transistor)或場效應(yīng)晶體管(FieldEffect Transistor)。第一晶體管221包含第一端、第二端與柵極端，其中第一端用以接收第一時(shí)鐘脈 沖CK1，第二端電連接于柵極線GLn，柵極端電連接于第一輸入單元230。電容226電連接 于第一晶體管221的柵極端與第二端之間。第二晶體管231包含第一端、第二端與柵極端， 其中第一端電連接于第(N-I)級移位寄存器211以接收柵極信號SGn-Ι，柵極端電連接于 第一端，第二端電連接于第一晶體管221的柵極端。第三晶體管281包含第一端、第二端與 柵極端，其中第一端電連接于第(N-I)級移位寄存器211以接收柵極信號SGn-Ι，柵極端電連接于第一端，第二端電連接于第一控制單元285。第四晶體管286包含第一端、第二端與 柵極端，其中第一端用以接收輔助信號Saux，第二端電連接于波形削角單元295，柵極端電 連接于第三晶體管281的第二端。第五晶體管291包含第一端、第二端與柵極端，其中第一 端電連接于第三晶體管281的第二端，第二端用以接收低電源電壓Vss，柵極端電連接于第 (N+1)級移位寄存器213以接收柵極信號SGn+Ι。第六晶體管296包含第一端、第二端與柵 極端，其中第一端電連接于柵極線GLn，第二端用以接收低電源電壓Vss，柵極端電連接于 第四晶體管286的第二端。第七晶體管256包含第一端、第二端與柵極端，其中第一端電連接于柵極線GLn， 柵極端電連接于第二控制單元245以接收第二控制信號Sc2，第二端用以接收低電源電壓 Vss0第八晶體管251包含第一端、第二端與柵極端，其中第一端電連接于第二晶體管231 的第二端，柵極端電連接于第二控制單元245以接收第二控制信號Sc2，第二端用以接收低 電源電壓Vss。第九晶體管246包含第一端、第二端與柵極端，其中第一端用以接收第二時(shí) 鐘脈沖CK2，柵極端電連接于第一端，第二端電連接于第七晶體管256的柵極端與第八晶體 管251的柵極端。第十晶體管247包含第一端、第二端與柵極端，其中第一端電連接于第九 晶體管246的第二端，柵極端電連接于第二晶體管231的第二端，第二端用以接收低電源電 壓 Vss。圖3為圖2的移位寄存器電路200的工作相關(guān)信號波形示意圖，其中橫軸為時(shí)間 軸。在圖3中，由上往下的信號分別為輔助信號Saux、第一時(shí)鐘脈沖CK1、第二時(shí)鐘脈沖CK2、 柵極信號SGn-Ι、第一驅(qū)動(dòng)控制電壓VQnl、第二驅(qū)動(dòng)控制電壓VQn2、第一控制信號Scl、柵極 信號SGn以及柵極信號SGn+Ι。如圖3所示，于時(shí)段Tl內(nèi)，柵極信號SGn-I由低電平電壓 切換至高電平電壓，據(jù)以導(dǎo)通第二晶體管231與第三晶體管281，而第一驅(qū)動(dòng)控制電壓VQnl 與第二驅(qū)動(dòng)控制電壓VQn2也就跟著上升至第一高電壓Vhl，進(jìn)而導(dǎo)通第一晶體管221與第 四晶體管286。此時(shí)，電容226用來存儲(chǔ)第一驅(qū)動(dòng)控制電壓VQnl，而第一驅(qū)動(dòng)控制電壓VQnl 另會(huì)導(dǎo)通第十晶體管247以下拉第二控制信號Sc2至低電源電壓Vss，進(jìn)而截止第七晶體管 256與第八晶體管251。于時(shí)段T2內(nèi)，柵極信號SGn-I由高電平電壓下降至低電平電壓，據(jù)以截止第二晶 體管231與第三晶體管281，進(jìn)而使第一驅(qū)動(dòng)控制電壓VQnl與第二驅(qū)動(dòng)控制電壓VQn2均成 為浮接電壓。同時(shí)，第一時(shí)鐘脈沖CKl由低電平電壓切換至高電平電壓，所以可借由第一晶 體管221的元件電容耦合作用將第一驅(qū)動(dòng)控制電壓VQnl由第一高電壓Vhl上拉至第二高 電壓Vh2，并據(jù)以持續(xù)導(dǎo)通第一晶體管221，進(jìn)而將柵極信號SGn由低電平電壓上拉至第三 高電壓Vh3。于時(shí)段T3內(nèi)，輔助信號Saux由低電平電壓切換至高電平電壓，所以可借由第四晶 體管286的元件電容耦合作用將第二驅(qū)動(dòng)控制電壓VQn2由第一高電壓Vhl上拉至第四高 電壓Vh4，并據(jù)以持續(xù)導(dǎo)通第四晶體管286，進(jìn)而將第一控制信號Scl由低電平電壓上拉至 高電平電壓。此時(shí)，第一控制信號Scl會(huì)導(dǎo)通第六晶體管296，而柵極信號SGn即于時(shí)段T3 內(nèi)從第三高電壓Vh3下降至第五高電壓Vh5。于時(shí)段T4內(nèi)，第一時(shí)鐘脈沖CKl由高電平電壓切換至低電平電壓，所以柵極信號 SGn也跟著從第五高電壓Vh5切換至低電平電壓，而借由電容226的耦合作用，第一驅(qū)動(dòng)控 制電壓VQnl也被下拉至低電平電壓，第十晶體管247因而截止。同時(shí)，由于第二時(shí)鐘脈沖
13CK2由低電平電壓切換至高電平電壓，進(jìn)而使第二控制信號Sc2切換為高電平電壓，所以第 七晶體管256與第八晶體管251切換為導(dǎo)通狀態(tài)，據(jù)以將柵極信號SGn與第一驅(qū)動(dòng)控制電 壓VQnl下拉至低電平電壓。此外，第(N+1)級移位寄存器213則利用柵極信號SGn作為使 能所需的啟始脈波信號，而于時(shí)段T4內(nèi)產(chǎn)生高電平的柵極信號SGn+Ι，使第五晶體管291于 時(shí)段T4內(nèi)導(dǎo)通，進(jìn)而將第二驅(qū)動(dòng)控制電壓VQn2從第四高電壓Vh4下拉至低電源電壓Vss。 請注意，柵極信號SGn的降緣從第五高電壓Vh5下降至低電平電壓，而非從第三高電壓Vh3 下降至低電平電壓，所以可顯著縮小其降緣的壓差，據(jù)以減少饋通效應(yīng)，也即可減輕畫面閃 爍現(xiàn)象以提高圖像顯示品質(zhì)。圖4為本發(fā)明第二實(shí)施例的移位寄存器電路的示意圖。如圖4所示，移位寄存器 電路400包含多級移位寄存器，其中只顯示第(N-I)級移位寄存器411、第N級移位寄存器 412及第(N+1)級移位寄存器413。第N級移位寄存器412類似于圖2所示的第N級移位寄 存器212，主要差異在于將下拉電路240置換為下拉電路440。下拉電路440包含第二控制 單元445、第二下拉單元455、第三下拉單元450以及第四下拉單元460。第二控制單元445 電連接于第一輸入單元230，用來根據(jù)第一驅(qū)動(dòng)控制電壓VQnl與第二時(shí)鐘脈沖CK2以產(chǎn)生 第二控制信號Sc2。第二下拉單元455電連接于第二控制單元445與柵極線GLn，用來根據(jù) 第二控制信號Sc2以下拉柵極信號SGn。第三下拉單元450電連接于第二控制單元445與 第一輸入單元230，用來根據(jù)第二控制信號Sc2以下拉第一驅(qū)動(dòng)控制電壓VQnl。第四下拉 單元460電連接于第(N+1)級移位寄存器413與柵極線GLn，用來根據(jù)柵極信號SGn+Ι以下 拉柵極信號SGn。在圖4的實(shí)施例中，第二下拉單元455包含第七晶體管456，第三下拉單元450包 含第八晶體管451，第二控制單元445包含第九晶體管446、第十晶體管447、第十一晶體管 448與第十二晶體管449，第四下拉單元460包含第十三晶體管461。第七晶體管456至第 十三晶體管461為薄膜晶體管或場效應(yīng)晶體管。第七晶體管456包含第一端、第二端與柵 極端，其中第一端電連接于柵極線GLn，柵極端電連接于第二控制單元445以接收第二控制 信號Sc2，第二端用以接收低電源電壓Vss。第八晶體管451包含第一端、第二端與柵極端， 其中第一端電連接于第二晶體管231的第二端，柵極端電連接于第二控制單元445以接收 第二控制信號Sc2，第二端用以接收低電源電壓Vss。第九晶體管446包含第一端、第二端與柵極端，其中第一端用以接收第二時(shí)鐘脈 沖CK2，第二端電連接于第七晶體管456的柵極端與第八晶體管451的柵極端。第十晶體 管447包含第一端、第二端與柵極端，其中第一端電連接于第九晶體管446的第二端，柵極 端電連接于第二晶體管231的第二端，第二端用以接收低電源電壓Vss。第十一晶體管448 包含第一端、第二端與柵極端，其中第一端用以接收第二時(shí)鐘脈沖CK2，柵極端電連接于第 一端，第二端電連接于第九晶體管446的柵極端。第十二晶體管449包含第一端、第二端與 柵極端，其中第一端電連接于第十一晶體管448的第二端，柵極端電連接于第二晶體管231 的第二端，第二端用以接收低電源電壓Vss。第十三晶體管461包含第一端、第二端與柵極 端，其中第一端電連接于柵極線GLn，柵極端電連接于第(N+1)級移位寄存器413以接收柵 極信號SGn+Ι，第二端用以接收低電源電壓Vss。移位寄存器電路400的工作相關(guān)信號波形同于圖3所示的信號波形。在移位寄存 器電路400的操作中，于時(shí)段T4內(nèi)，第十三晶體管461可根據(jù)柵極信號SGn+Ι以下拉柵極
14信號SGn，也即第七晶體管456與第十三晶體管461均用來下拉柵極信號SGn。第二控制單 元445的內(nèi)部結(jié)構(gòu)為公知電路，所以不再贅述其工作原理。圖5為本發(fā)明第三實(shí)施例的移位寄存器電路的示意圖。如圖5所示，移位寄存器 電路500包含多級移位寄存器，為方便說明，移位寄存器電路500只顯示第(N-I)級移位寄 存器511、第N級移位寄存器512以及第(N+1)級移位寄存器513，其中只有第N級移位寄 存器512顯示內(nèi)部功能單元結(jié)構(gòu)，其余級移位寄存器類同于第N級移位寄存器512，所以不 另贅述。在移位寄存器電路500的操作中，第(N-I)級移位寄存器511用以提供柵極信號 SGn-I饋入至柵極線GLn-Ι，第N級移位寄存器512用以提供柵極信號SGn饋入至柵極線 GLn，第(N+1)級移位寄存器513用以提供柵極信號SGn+Ι饋入至柵極線GLn+1。第N級移位寄存器512包含上拉單元520、輸入單元530、儲(chǔ)能單元525、下拉電路 540、第一控制單元585以及波形削角單元595。輸入單元530電連接于第(N-I)級移位寄 存器511，用來根據(jù)柵極信號SGn-I輸出驅(qū)動(dòng)控制電壓VQn，所以第N級移位寄存器512以柵 極信號SGn-I作為使能所需的啟始脈波信號。儲(chǔ)能單元525電連接于輸入單元530與上拉 單元520，用來存儲(chǔ)驅(qū)動(dòng)控制電壓VQn。上拉單元520電連接于輸入單元530與柵極線GLn， 用來根據(jù)驅(qū)動(dòng)控制電壓VQn與第一時(shí)鐘脈沖CKl以上拉柵極線GLn的柵極信號SGn。下拉電路540包含第二控制單元545、第一下拉單元555與第二下拉單元550。第 二控制單元545電連接于輸入單元530，用來根據(jù)驅(qū)動(dòng)控制電壓VQn與反相于第一時(shí)鐘脈 沖CKl的第二時(shí)鐘脈沖CK2以產(chǎn)生第二控制信號Sc2。第一下拉單元555電連接于第二控 制單元545與柵極線GLn，用來根據(jù)第二控制信號Sc2以下拉柵極信號SGn。第二下拉單元 550電連接于第二控制單元545與輸入單元530，用來根據(jù)第二控制信號Sc2以下拉驅(qū)動(dòng)控 制電壓VQn。第一控制單元585電連接于輸入單元530，用來根據(jù)驅(qū)動(dòng)控制電壓VQn與輔助 信號Saux以產(chǎn)生第一控制信號Scl。波形削角單元595電連接于第一控制單元585與柵極 線GLn，用來根據(jù)第一控制信號Scl對柵極信號SGn執(zhí)行波形削角操作。在圖5的實(shí)施例中，上拉單元520包含第一晶體管521，輸入單元530包含第二晶 體管531，儲(chǔ)能單元525包含電容526，第一控制單元585包含第三晶體管586，波形削角單 元595包含第四晶體管596，第一下拉單元555包含第五晶體管556，第二下拉單元550包 含第六晶體管551，第二控制單元545包含第七晶體管546與第八晶體管547。第一晶體管 521至第八晶體管547為薄膜晶體管或場效應(yīng)晶體管。第一晶體管521包含第一端、第二端與柵極端，其中第一端用以接收第一時(shí)鐘脈 沖CK1，第二端電連接于柵極線GLn，柵極端電連接于輸入單元530。電容526電連接于第 一晶體管521的柵極端與第二端之間。第二晶體管531包含第一端、第二端與柵極端，其中 第一端電連接于第(N-I)級移位寄存器511以接收柵極信號SGn-Ι，柵極端電連接于第一 端，第二端電連接于第一晶體管521的柵極端。第三晶體管586包含第一端、第二端與柵極 端，其中第一端用以接收輔助信號Saux，第二端電連接于波形削角單元595，柵極端電連接 于第二晶體管531的第二端。第四晶體管596包含第一端、第二端與柵極端，其中第一端電 連接于柵極線GLn，第二端用以接收低電源電壓Vss，柵極端電連接于第三晶體管586的第
~■丄山一犧。第五晶體管556包含第一端、第二端與柵極端，其中第一端電連接于柵極線GLn， 柵極端電連接于第二控制單元545以接收第二控制信號Sc2，第二端用以接收低電源電壓Vss0第六晶體管551包含第一端、第二端與柵極端，其中第一端電連接于第二晶體管531 的第二端，柵極端電連接于第二控制單元545以接收第二控制信號Sc2，第二端用以接收低 電源電壓Vss。第七晶體管546包含第一端、第二端與柵極端，其中第一端用以接收第二時(shí) 鐘脈沖CK2，柵極端電連接于第一端，第二端電連接于第五晶體管556的柵極端與第六晶體 管551的柵極端。第八晶體管547包含第一端、第二端與柵極端，其中第一端電連接于第七 晶體管546的第二端，柵極端電連接于第二晶體管531的第二端，第二端用以接收低電源電 壓 Vss。圖6為圖5的移位寄存器電路500的工作相關(guān)信號波形示意圖，其中橫軸為時(shí)間 軸。在圖6中，由上往下的信號分別為輔助信號Saux、第一時(shí)鐘脈沖CK1、第二時(shí)鐘脈沖CK2、 柵極信號SGn-Ι、驅(qū)動(dòng)控制電壓VQru第一控制信號Scl、柵極信號SGn以及柵極信號SGn+1。 如圖6所示，于時(shí)段Tl內(nèi)，柵極信號SGn-I由低電平電壓切換至高電平電壓，據(jù)以導(dǎo)通第二 晶體管531，而驅(qū)動(dòng)控制電壓VQn也就跟著上升至第一高電壓Vhl，進(jìn)而導(dǎo)通第一晶體管521 與第三晶體管586。此時(shí)，電容526用來存儲(chǔ)驅(qū)動(dòng)控制電壓VQn，而驅(qū)動(dòng)控制電壓VQn另會(huì) 導(dǎo)通第八晶體管547以下拉第二控制信號Sc2至低電源電壓Vss，進(jìn)而截止第五晶體管556 與第六晶體管551。于時(shí)段T2內(nèi)，柵極信號SGn-I由高電平電壓下降至低電平電壓，據(jù)以截止第二晶 體管531，進(jìn)而使驅(qū)動(dòng)控制電壓VQn成為浮接電壓。同時(shí)，第一時(shí)鐘脈沖CKl由低電平電壓 切換至高電平電壓，所以可借由第一晶體管521的元件電容耦合作用將驅(qū)動(dòng)控制電壓VQn 由第一高電壓Vhl上拉至第二高電壓Vh2，并據(jù)以持續(xù)導(dǎo)通第一晶體管521與第三晶體管 586，進(jìn)而將柵極信號SGn由低電平電壓上拉至第三高電壓Vh3。于時(shí)段T3內(nèi)，輔助信號Saux由低電平電壓切換至高電平電壓，所以可借由第三晶 體管586的元件電容耦合作用將驅(qū)動(dòng)控制電壓VQn由第二高電壓Vh2上拉至第四高電壓 Vh4，并據(jù)以持續(xù)導(dǎo)通第一晶體管521與第三晶體管586，進(jìn)而將第一控制信號Scl由低電平 電壓上拉至高電平電壓。請注意，第四高電壓Vh4與第二高電壓Vh2的電壓差受第三晶體 管586的元件電容大小所影響。此時(shí)，第一控制信號Scl會(huì)導(dǎo)通第四晶體管596，而柵極信 號SGn即于時(shí)段T3內(nèi)從第三高電壓Vh3下降至第五高電壓Vh5。于時(shí)段T4內(nèi)，第一時(shí)鐘脈沖CKl由高電平電壓切換至低電平電壓，所以柵極信號 SGn也跟著從第五高電壓Vh5切換至低電平電壓，而借由電容526的耦合作用，驅(qū)動(dòng)控制電 壓VQn也被下拉至低電平電壓，第八晶體管547因而截止。同時(shí)，由于第二時(shí)鐘脈沖CK2由 低電平電壓切換至高電平電壓，進(jìn)而使第二控制信號Sc2切換為高電平電壓，所以第五晶 體管556與第六晶體管551切換為導(dǎo)通狀態(tài)，據(jù)以將柵極信號SGn與驅(qū)動(dòng)控制電壓VQn下 拉至低電平電壓。此外，第(N+1)級移位寄存器513則利用柵極信號SGn作為使能所需的 啟始脈波信號，而于時(shí)段T4內(nèi)產(chǎn)生高電平的柵極信號SGn+Ι。同理，柵極信號SGn的降緣從 第五高電壓Vh5下降至低電平電壓，而非從第三高電壓Vh3下降至低電平電壓，所以可顯著 縮小其降緣的壓差，據(jù)以減少饋通效應(yīng)，也即可減輕畫面閃爍現(xiàn)象以提高圖像顯示品質(zhì)。圖7為本發(fā)明第四實(shí)施例的移位寄存器電路的示意圖。如圖7所示，移位寄存器 電路700包含多級移位寄存器，其中只顯示第(N-I)級移位寄存器711、第N級移位寄存器 712及第(N+1)級移位寄存器713。第N級移位寄存器712類似于圖5所示的第N級移位 寄存器512，主要差異在于將下拉電路540置換為下拉電路740。下拉電路740包含第二控制單元745、第一下拉單元755、第二下拉單元750以及第三下拉單元760。第二控制單元 745電連接于輸入單元530，用來根據(jù)驅(qū)動(dòng)控制電壓VQn與第二時(shí)鐘脈沖CK2以產(chǎn)生第二控 制信號Sc2。第一下拉單元755電連接于第二控制單元745與柵極線GLn，用來根據(jù)第二控 制信號Sc2以下拉柵極信號SGn。第二下拉單元750電連接于第二控制單元745與輸入單 元530，用來根據(jù)第二控制信號Sc2以下拉驅(qū)動(dòng)控制電壓VQn。第三下拉單元760電連接于 第(N+1)級移位寄存器713與柵極線GLn，用來根據(jù)柵極信號SGn+Ι以下拉柵極信號SGn。在圖7的實(shí)施例中，第一下拉單元755包含第五晶體管756，第二下拉單元750包 含第六晶體管751，第二控制單元745包含第七晶體管746、第八晶體管747、第九晶體管 748與第十晶體管749，第三下拉單元760包含第十一晶體管761。第五晶體管756至第十一 晶體管761為薄膜晶體管或場效應(yīng)晶體管。第五晶體管756包含第一端、第二端與柵極端， 其中第一端電連接于柵極線GLn，柵極端電連接于第二控制單元745以接收第二控制信號 Sc2，第二端用以接收低電源電壓Vss。第六晶體管751包含第一端、第二端與柵極端，其中 第一端電連接于第二晶體管531的第二端，柵極端電連接于第二控制單元745以接收第二 控制信號Sc2，第二端用以接收低電源電壓Vss。第七晶體管746包含第一端、第二端與柵極端，其中第一端用以接收第二時(shí)鐘脈 沖CK2，第二端電連接于第五晶體管756的柵極端與第六晶體管751的柵極端。第八晶體 管747包含第一端、第二端與柵極端，其中第一端電連接于第七晶體管746的第二端，柵極 端電連接于第二晶體管531的第二端，第二端用以接收低電源電壓Vss。第九晶體管748包 含第一端、第二端與柵極端，其中第一端用以接收第二時(shí)鐘脈沖CK2，柵極端電連接于第一 端，第二端電連接于第七晶體管746的柵極端。第十晶體管749包含第一端、第二端與柵極 端，其中第一端電連接于第九晶體管748的第二端，柵極端電連接于第二晶體管531的第二 端，第二端用以接收低電源電壓Vss。第十一晶體管761包含第一端、第二端與柵極端，其中 第一端電連接于柵極線GLn，柵極端電連接于第(N+1)級移位寄存器713以接收柵極信號 SGn+Ι，第二端用以接收低電源電壓Vss。移位寄存器電路700的工作相關(guān)信號波形同于圖6所示的信號波形。在移位寄存 器電路700的操作中，于時(shí)段T4內(nèi)，第十一晶體管761可根據(jù)柵極信號SGn+Ι以下拉柵極 信號SGn，也即第五晶體管756與第十一晶體管761均用來下拉柵極信號SGn。第二控制單 元745的內(nèi)部結(jié)構(gòu)為公知電路，所以不再贅述其工作原理。圖8為本發(fā)明第五實(shí)施例的移位寄存器電路的示意圖。如圖8所示，移位寄存器 電路800包含多級移位寄存器，為方便說明，移位寄存器電路800只顯示第(N-I)級移位寄 存器811、第N級移位寄存器812以及第(N+1)級移位寄存器813，其中只有第N級移位寄 存器812顯示內(nèi)部功能單元結(jié)構(gòu)，其余級移位寄存器與第N級移位寄存器812雷同，所以不 另贅述。在移位寄存器電路800的操作中，第(N-I)級移位寄存器811用以提供柵極信號 SGn-I饋入至柵極線GLn-Ι，第N級移位寄存器812用以提供柵極信號SGn饋入至柵極線 GLn，第(N+1)級移位寄存器813用以提供柵極信號SGn+Ι饋入至柵極線GLn+1。第N級移位寄存器812包含上拉單元820、輸入單元830、儲(chǔ)能單元825、下拉電路 840、以及波形削角單元895。輸入單元830電連接于第(N-I)級移位寄存器811，用來根據(jù) 柵極信號SGn-I輸出驅(qū)動(dòng)控制電壓VQn，所以第N級移位寄存器812以柵極信號SGn-I作為 使能所需的啟始脈波信號。儲(chǔ)能單元825電連接于輸入單元830與上拉單元820，用來存儲(chǔ)驅(qū)動(dòng)控制電壓VQn。上拉單元820電連接于輸入單元830與柵極線GLn，用來根據(jù)驅(qū)動(dòng)控制 電壓VQn與第一時(shí)鐘脈沖CKl以上拉柵極線GLn的柵極信號SGn。下拉電路840的結(jié)構(gòu)以及工作原理與下拉電路540類似。下拉電路840包含第二 控制單元845、第一下拉單元855與第二下拉單元850。第一控制單元845電連接于輸入單 元830，用來根據(jù)驅(qū)動(dòng)控制電壓VQn與反相于第一時(shí)鐘脈沖CKl的第二時(shí)鐘脈沖CK2以產(chǎn)生 第一控制信號Scl。第一下拉單元855電連接于第二控制單元845與柵極線GLn，用來根據(jù) 第一控制信號Scl以下拉柵極信號SGn。第二下拉單元850電連接于第二控制單元845與 輸入單元830，用來根據(jù)第一控制信號Scl以下拉驅(qū)動(dòng)控制電壓VQn。波形削角單元895電 連接于上拉單元820與柵極線GLn，用來根據(jù)輔助信號Saux與驅(qū)動(dòng)控制電壓VQn對柵極信 號SGn執(zhí)行波形削角操作。在圖8的實(shí)施例中，上拉單元820包含第一晶體管821，輸入單元830包含第二晶 體管831，儲(chǔ)能單元825包含電容826，波形削角單元895包含第三晶體管896，第一下拉單 元855包含第四晶體管856，第二下拉單元850包含第五晶體管851，第一控制單元845包 含第六晶體管846與第七晶體管847。第一晶體管821至第七晶體管847為薄膜晶體管或 場效應(yīng)晶體管。第一晶體管821包含第一端、第二端與柵極端，其中第一端用以接收第一時(shí)鐘脈 沖CK1，第二端電連接于柵極線GLn，柵極端電連接于輸入單元830。電容826電連接于第 一晶體管821的柵極端與第二端之間。第二晶體管831包含第一端、第二端與柵極端，其中 第一端電連接于第(N-I)級移位寄存器811以接收柵極信號SGn-Ι，柵極端電連接于第一 端，第二端電連接于第一晶體管821的柵極端。第三晶體管896包含第一端、第二端與柵極 端，其中第一端用以接收輔助信號Saux，第二端電連接于柵極線GLn，柵極端電連接于第二 晶體管831的第二端。第四晶體管856包含第一端、第二端與柵極端，其中第一端電連接于柵極線GLn， 柵極端電連接于第一控制單元845以接收第一控制信號Scl，第二端用以接收低電源電壓 Vss0第五晶體管851包含第一端、第二端與柵極端，其中第一端電連接于第二晶體管831 的第二端，柵極端電連接于第一控制單元845以接收第一控制信號Scl，第二端用以接收低 電源電壓Vss。第六晶體管846包含第一端、第二端與柵極端，其中第一端用以接收第二時(shí) 鐘脈沖CK2，柵極端電連接于第一端，第二端電連接于第四晶體管856的柵極端與第五晶體 管851的柵極端。第七晶體管847包含第一端、第二端與柵極端，其中第一端電連接于第六 晶體管846的第二端，柵極端電連接于第二晶體管831的第二端，第二端用以接收低電源電 壓 Vss。圖9為圖8的移位寄存器電路800的工作相關(guān)信號波形示意圖，其中橫軸為時(shí)間 軸。在圖9中，由上往下的信號分別為輔助信號Saux、第一時(shí)鐘脈沖CK1、第二時(shí)鐘脈沖CK2、 柵極信號SGn-Ι、驅(qū)動(dòng)控制電壓VQru柵極信號SGn以及柵極信號SGn+Ι。如圖9所示，于時(shí) 段Tl內(nèi)，柵極信號SGn-I由低電平電壓切換至高電平電壓，據(jù)以導(dǎo)通第二晶體管831，而驅(qū) 動(dòng)控制電壓VQn也就跟著上升至第一高電壓Vhl，進(jìn)而導(dǎo)通第一晶體管821與第三晶體管 896。此時(shí)，電容826用來存儲(chǔ)驅(qū)動(dòng)控制電壓VQn，而驅(qū)動(dòng)控制電壓VQn另會(huì)導(dǎo)通第七晶體 管847以下拉第一控制信號Scl至低電源電壓Vss，進(jìn)而截止第四晶體管856與第五晶體管 851。
18
于時(shí)段T2內(nèi)，柵極信號SGn-I由高電平電壓下降至低電平電壓，據(jù)以截止第二晶 體管831，進(jìn)而使驅(qū)動(dòng)控制電壓VQn成為浮接電壓。同時(shí)，第一時(shí)鐘脈沖CKl由低電平電壓 切換至高電平電壓，且此時(shí)輔助信號Saux也由低電平電壓切換至高電平電壓，所以可借由 第一晶體管821與第三晶體管896的元件電容耦合作用將驅(qū)動(dòng)控制電壓VQn由第一高電壓 Vhl上拉至第二高電壓Vh2，并據(jù)以持續(xù)導(dǎo)通第一晶體管821與第三晶體管896，進(jìn)而將柵極 信號SGn由低電平電壓上拉至第三高電壓Vh3。于時(shí)段T3內(nèi)，輔助信號Saux由高電平電壓切換至低電平電壓，由于此時(shí)驅(qū)動(dòng)控制 電壓VQn為高電平，因此第三晶體管896會(huì)導(dǎo)通。如此輔助信號Saux于時(shí)段T3內(nèi)透過第 四晶體管596將柵極信號SGn從第三高電壓Vh3下拉至第四高電壓Vh4。于時(shí)段T4內(nèi)，第一時(shí)鐘脈沖CKl由高電平電壓切換至低電平電壓，所以柵極信號 SGn也跟著從第四高電壓Vh4切換至低電平電壓，而借由電容826的耦合作用，驅(qū)動(dòng)控制電 壓VQn也被下拉至低電平電壓，第七晶體管847因而截止。同時(shí)，由于第二時(shí)鐘脈沖CK2由 低電平電壓切換至高電平電壓，進(jìn)而使第一控制信號Scl切換為高電平電壓，所以第四晶 體管856與第五晶體管851切換為導(dǎo)通狀態(tài)，據(jù)以將柵極信號SGn與驅(qū)動(dòng)控制電壓VQn下 拉至低電平電壓。此外，第(N+1)級移位寄存器813則利用柵極信號SGn作為使能所需的 啟始脈波信號，而于時(shí)段T4內(nèi)產(chǎn)生高電平的柵極信號SGn+Ι。同理，柵極信號SGn的降緣從 第四高電壓Vh4下降至低電平電壓，而非從第三高電壓Vh3下降至低電平電壓，所以可顯著 縮小其降緣的壓差，據(jù)以減少饋通效應(yīng)，也即可減輕畫面閃爍現(xiàn)象以提高圖像顯示品質(zhì)。圖10為本發(fā)明第六實(shí)施例的移位寄存器電路的示意圖。如圖10所示，移位寄存 器電路1000包含多級移位寄存器，其中只顯示第(N-I)級移位寄存器1011、第N級移位寄 存器1012及第(N+1)級移位寄存器1013。第N級移位寄存器1012類似于圖8所示的第N 級移位寄存器812，主要差異在于將下拉電路840置換為下拉電路1040。下拉電路1040包 含第一控制單元1045、第一下拉單元1055、第二下拉單元1050以及第三下拉單元1060，下 拉電路1040的結(jié)構(gòu)及工作原理與下拉電路740類似，故不再贅述。在圖10的實(shí)施例中，第 一下拉單元1055包含第四晶體管1056，第二下拉單元1050包含第五晶體管1051，第一控 制單元1045包含第六晶體管1046、第七晶體管1047、第八晶體管1048與第九晶體管1049， 第三下拉單元1060包含第十晶體管1061。第四晶體管1056至第十晶體管1061為薄膜晶 體管或場效應(yīng)晶體管，且其耦接方式如圖10所示，故不再贅述。移位寄存器電路1000的工作相關(guān)信號波形同于圖9所示的信號波形。在移位寄 存器電路1000的操作中，于時(shí)段T4內(nèi)，第十晶體管1061可根據(jù)柵極信號SGn+Ι以下拉柵 極信號SGn，也即第四晶體管1056與第十晶體管1061均用來下拉柵極信號SGn。第一控制 單元1045的內(nèi)部結(jié)構(gòu)為公知電路，所以不再贅述其工作原理。綜上所述，相較于公知移位 寄存器電路，本發(fā)明移位寄存器電路可顯著縮小其輸出的柵極信號的脈波降緣的壓差，據(jù) 以減少饋通效應(yīng)，也即可減輕畫面閃爍現(xiàn)象以提高圖像顯示品質(zhì)。此外，在本發(fā)明移位寄存 器電路的結(jié)構(gòu)中，下拉電路并不限于上述實(shí)施例，任何可用來下拉驅(qū)動(dòng)控制電壓與柵極信 號的電路均可取代上述實(shí)施例的下拉電路，而本發(fā)明移位寄存器電路并不會(huì)因不同下拉電 路而影響其波形削角功能。雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種移位寄存器電路，用以提供多個(gè)柵極信號至多個(gè)柵極線，該移位寄存器電路包含多級移位寄存器，所述多級移位寄存器的一第N級移位寄存器包含一第一輸入單元，電連接于所述多級移位寄存器的一第(N 1)級移位寄存器以接收所述多個(gè)柵極信號的一第(N 1)柵極信號，用來根據(jù)該第(N 1)柵極信號輸出一第一驅(qū)動(dòng)控制電壓；一上拉單元，電連接于該第一輸入單元與所述多個(gè)柵極線的一第N柵極線，用來根據(jù)該第一驅(qū)動(dòng)控制電壓與一第一時(shí)鐘脈沖以上拉所述多個(gè)柵極信號的一第N柵極信號，其中該第N柵極線用以傳輸該第N柵極信號；一下拉電路，電連接于該第一輸入單元與該上拉單元，用來下拉該第一驅(qū)動(dòng)控制電壓與該第N柵極信號；一第二輸入單元，電連接于該第(N 1)級移位寄存器以接收該第(N 1)柵極信號，用來根據(jù)該第(N 1)柵極信號輸出一第二驅(qū)動(dòng)控制電壓；一第一控制單元，電連接于該第二輸入單元，用來根據(jù)該第二驅(qū)動(dòng)控制電壓與一輔助信號以產(chǎn)生一第一控制信號；一波形削角單元，電連接于該第一控制單元與該第N柵極線，用來根據(jù)該第一控制信號對該第N柵極信號執(zhí)行波形削角操作；以及一第一下拉單元，電連接于所述多級移位寄存器的一第(N+1)級移位寄存器以接收所述多個(gè)柵極信號的一第(N+1)柵極信號，用來根據(jù)該第(N+1)柵極信號以下拉該第二驅(qū)動(dòng)控制電壓。
2.如權(quán)利要求1所述的移位寄存器電路，其中該第N級移位寄存器另包含一電容，電連接于該第一輸入單元與該第N柵極線之間，用來存儲(chǔ)該第一驅(qū)動(dòng)控制電壓。
3.如權(quán)利要求1所述的移位寄存器電路，其中該第一輸入單元包含一晶體管，該晶體 管包含一第一端，電連接于該第(N-I)級移位寄存器以接收該第(N-I)柵極信號； 一柵極端，電連接于該晶體管的第一端；以及 一第二端，電連接于該上拉單元與該下拉電路。
4.如權(quán)利要求1所述的移位寄存器電路，其中該上拉單元包含一晶體管，該晶體管包含一第一端，用以接收該第一時(shí)鐘脈沖；一柵極端，電連接于該第一輸入單元以接收該第一驅(qū)動(dòng)控制電壓；以及 一第二端，電連接于該第N柵極線。
5.如權(quán)利要求1所述的移位寄存器電路，其中該第二輸入單元包含一晶體管，該晶體 管包含一第一端，電連接于該第(N-I)級移位寄存器以接收該第(N-I)柵極信號； 一柵極端，電連接于該晶體管的第一端；以及 一第二端，電連接于該第一控制單元與該第一下拉單元。
6.如權(quán)利要求1所述的移位寄存器電路，其中該第一控制單元包含一晶體管，該晶體 管包含一第一端，用以接收該輔助信號；一柵極端，電連接于該第二輸入單元以接收該第二驅(qū)動(dòng)控制電壓；以及 一第二端，電連接于該波形削角單元。
7.如權(quán)利要求1所述的移位寄存器電路，其中該第一下拉單元包含一晶體管，該晶體 管包含一第一端，電連接于該第二輸入單元；一柵極端，電連接于該第(N+1)級移位寄存器以接收該第(N+1)柵極信號；以及 一第二端，用以接收一低電源電壓。
8.如權(quán)利要求1所述的移位寄存器電路，其中該波形削角單元包含一晶體管，該晶體 管包含一第一端，電連接于該第N柵極線；一柵極端，電連接于該第一控制單元以接收該第一控制信號；以及 一第二端，用以接收一低電源電壓。
9.如權(quán)利要求1所述的移位寄存器電路，其中該下拉電路包含一第二控制單元，電連接于該第一輸入單元，用來根據(jù)該第一驅(qū)動(dòng)控制電壓與反相于 該第一時(shí)鐘脈沖的一第二時(shí)鐘脈沖以產(chǎn)生一第二控制信號；一第二下拉單元，電連接于該第二控制單元與該第N柵極線，用來根據(jù)該第二控制信 號以下拉該第N柵極信號；以及一第三下拉單元，電連接于該第二控制單元與該第一輸入單元，用來根據(jù)該第二控制 信號以下拉該第一驅(qū)動(dòng)控制電壓。
10.如權(quán)利要求9所述的移位寄存器電路，其中 該第二控制單元包含一第一晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該柵極端電連接于該第一晶體管的第一端，該第二端電連接于該第二下拉單元與 該第三下拉單元；以及一第二晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一晶 體管的第二端，該柵極端電連接于該第一輸入單元以接收該第一驅(qū)動(dòng)控制電壓，該第二端 用來接收一低電源電壓； 該第二下拉單元包含一第三晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來接 收該低電源電壓；以及 該第三下拉單元包含一第四晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一輸 入單元，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來 接收該低電源電壓。
11.如權(quán)利要求9所述的移位寄存器電路，其中該下拉電路另包含
12.如權(quán)利要求11所述的移位寄存器電路，其中 該第二控制單元包含一第一晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該第二端電連接于該第二下拉單元與該第三下拉單元；一第二晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一晶 體管的第二端，該柵極端電連接于該第一輸入單元以接收該第一驅(qū)動(dòng)控制電壓，該第二端 用來接收一低電源電壓；一第三晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該柵極端電連接于該第三晶體管的第一端，該第二端電連接于該第一晶體管的柵 極端；以及一第四晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第三晶 體管的第二端，該柵極端電連接于該第一輸入單元以接收該第一驅(qū)動(dòng)控制電壓，該第二端 用來接收該低電源電壓； 該第二下拉單元包含一第五晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來接 收該低電源電壓；該第三下拉單元包含一第六晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一輸 入單元，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來 接收該低電源電壓；以及 該第四下拉單元包含一第七晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第(N+1)級移位寄存器以接收該第(N+1)柵極信號，該第二端用 來接收該低電源電壓。
13.—種移位寄存器電路，用以提供多個(gè)柵極信號至多個(gè)柵極線，該移位寄存器電路包 含多級移位寄存器，所述多級移位寄存器的一第N級移位寄存器包含一輸入單元，電連接于所述多級移位寄存器的一第(N-I)級移位寄存器以接收所述多 個(gè)柵極信號的一第(N-I)柵極信號，用來根據(jù)該第(N-I)柵極信號輸出一驅(qū)動(dòng)控制電壓；一上拉單元，電連接于該輸入單元與所述多個(gè)柵極線的一第N柵極線，用來根據(jù)該驅(qū) 動(dòng)控制電壓與一第一時(shí)鐘脈沖以上拉所述多個(gè)柵極信號的一第N柵極信號，其中該第N柵 極線用以傳輸該第N柵極信號；一下拉電路，電連接于該輸入單元與該上拉單元，用來下拉該驅(qū)動(dòng)控制電壓與該第N 柵極信號；一第一控制單元，電連接于該輸入單元，用來根據(jù)該驅(qū)動(dòng)控制電壓與一輔助信號以產(chǎn) 生一第一控制信號；以及一波形削角單元，電連接于該第一控制單元與該第N柵極線，用來根據(jù)該第一控制信 號對該第N柵極信號執(zhí)行波形削角操作。
14.如權(quán)利要求13所述的移位寄存器電路，其中該第N級移位寄存器另包含一電容，電連接于該輸入單元與該第N柵極線之間，用來存儲(chǔ)該驅(qū)動(dòng)控制電壓。
15.如權(quán)利要求13所述的移位寄存器電路，其中該輸入單元包含一晶體管，該晶體管 包含一第一端，電連接于該第(N-I)級移位寄存器以接收該第(N-I)柵極信號；一柵極端，電連接于該晶體管的第一端；以及一第二端，電連接于該上拉單元、該下拉電路與該第一控制單元。
16.如權(quán)利要求13所述的移位寄存器電路，其中該上拉單元包含一晶體管，該晶體管 包含一第一端，用以接收該第一時(shí)鐘脈沖；一柵極端，電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓；以及一第二端，電連接于該第N柵極線。
17.如權(quán)利要求13所述的移位寄存器電路，其中該第一控制單元包含一晶體管，該晶 體管包含一第一端，用以接收該輔助信號；一柵極端，電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓；以及 一第二端，電連接于該波形削角單元。
18.如權(quán)利要求13所述的移位寄存器電路，其中該波形削角單元包含一晶體管，該晶 體管包含一第一端，電連接于該第N柵極線；一柵極端，電連接于該第一控制單元以接收該第一控制信號；以及 一第二端，用以接收一低電源電壓。
19.如權(quán)利要求13所述的移位寄存器電路，其中該下拉電路包含一第二控制單元，電連接于該輸入單元，用來根據(jù)該驅(qū)動(dòng)控制電壓與反相于該第一時(shí) 鐘脈沖的一第二時(shí)鐘脈沖以產(chǎn)生一第二控制信號；一第一下拉單元，電連接于該第二控制單元與該第N柵極線，用來根據(jù)該第二控制信 號以下拉該第N柵極信號；以及一第二下拉單元，電連接于該第二控制單元與該輸入單元，用來根據(jù)該第二控制信號 以下拉該驅(qū)動(dòng)控制電壓。
20.如權(quán)利要求19所述的移位寄存器電路，其中 該第二控制單元包含一第一晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該柵極端電連接于該第一晶體管的第一端，該第二端電連接于該第一下拉單元與 該第二下拉單元；以及一第二晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一晶 體管的第二端，該柵極端電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓，該第二端用來接收 一低電源電壓；該第一下拉單元包含一第三晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來接收該低電源電壓；以及 該第二下拉單元包含一第四晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該輸入單 元，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來接收 該低電源電壓。
21.如權(quán)利要求19所述的移位寄存器電路，其中該下拉電路另包含一第三下拉單元，電連接于所述多級移位寄存器的一第(N+1)級移位寄存器以接收所 述多個(gè)柵極信號的一第(N+1)柵極信號，用來根據(jù)該第(N+1)柵極信號以下拉該第N柵極 線的該第N柵極信號。
22.如權(quán)利要求21所述的移位寄存器電路，其中 該第二控制單元包含一第一晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該第二端電連接于該第一下拉單元與該第二下拉單元；一第二晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一晶 體管的第二端，該柵極端電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓，該第二端用來接收 一低電源電壓；一第三晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該柵極端電連接于該第三晶體管的第一端，該第二端電連接于該第一晶體管的柵 極端；以及一第四晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第三晶 體管的第二端，該柵極端電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓，該第二端用來接收 該低電源電壓；該第一下拉單元包含一第五晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來接 收該低電源電壓；該第二下拉單元包含一第六晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該輸入單 元，該柵極端電連接于該第一晶體管的第二端以接收該第二控制信號，該第二端用來接收 該低電源電壓；以及該第三下拉單元包含一第七晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第(N+1)級移位寄存器以接收該第(N+1)柵極信號，該第二端用 來接收該低電源電壓。
23.—種移位寄存器電路，用以提供多個(gè)柵極信號至多個(gè)柵極線，該移位寄存器電路包 含多級移位寄存器，所述多級移位寄存器的一第N級移位寄存器包含一輸入單元，電連接于所述多級移位寄存器的一第(N-I)級移位寄存器以接收所述多 個(gè)柵極信號的一第(N-I)柵極信號，用來根據(jù)該第(N-I)柵極信號輸出一驅(qū)動(dòng)控制電壓； 一上拉單元，電連接于該輸入單元與所述多個(gè)柵極線的一第N柵極線，用來根據(jù)該驅(qū)動(dòng)控制電壓與一第一時(shí)鐘脈沖以上拉所述多個(gè)柵極信號的一第N柵極信號，其中該第N柵 極線用以傳輸該第N柵極信號；一下拉電路，電連接于該輸入單元與該上拉單元，用來下拉該驅(qū)動(dòng)控制電壓與該第N 柵極信號；以及一波形削角單元，電連接于該輸入單元與該第N柵極線，用來根據(jù)一輔助信號與該驅(qū) 動(dòng)控制電壓對該第N柵極信號執(zhí)行波形削角操作。
24.如權(quán)利要求23所述的移位寄存器電路，其中該第N級移位寄存器另包含 一電容，電連接于該輸入單元與該第N柵極線之間，用來存儲(chǔ)該驅(qū)動(dòng)控制電壓。
25.如權(quán)利要求23所述的移位寄存器電路，其中該輸入單元包含一晶體管，該晶體管 包含一第一端，電連接于該第(N-I)級移位寄存器以接收該第(N-I)柵極信號；一柵極端，電連接于該晶體管的第一端；以及一第二端，電連接于該上拉單元、該下拉電路與該波形削角單元。
26.如權(quán)利要求23所述的移位寄存器電路，其中該上拉單元包含一晶體管，該晶體管 包含一第一端，用以接收該第一時(shí)鐘脈沖；一柵極端，電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓；以及一第二端，電連接于該第N柵極線。
27.如權(quán)利要求23所述的移位寄存器電路，其中該波形削角單元包含一晶體管，該晶 體管包含一第一端，用以接收該輔助信號；一柵極端，電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓；以及 一第二端，電連接于該第N柵極線。
28.如權(quán)利要求23所述的移位寄存器電路，其中該下拉電路包含一第一控制單元，電連接于該輸入單元，用來根據(jù)該驅(qū)動(dòng)控制電壓與反相于該第一時(shí) 鐘脈沖的一第二時(shí)鐘脈沖以產(chǎn)生一第一控制信號；一第一下拉單元，電連接于該第一控制單元與該第N柵極線，用來根據(jù)該第一控制信 號以下拉該第N柵極信號；以及一第二下拉單元，電連接于該第一控制單元與該輸入單元，用來根據(jù)該第一控制信號 以下拉該驅(qū)動(dòng)控制電壓。
29.如權(quán)利要求28所述的移位寄存器電路，其中 該第一控制單元包含一第一晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該柵極端電連接于該第一晶體管的第一端，該第二端電連接于該第一下拉單元與 該第二下拉單元；以及一第二晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一晶 體管的第二端，該柵極端電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓，該第二端用來接收 一低電源電壓；該第一下拉單元包含一第三晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第一晶體管的第二端以接收該第一控制信號，該第二端用來接 收該低電源電壓；以及該第二下拉單元包含一第四晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該輸入單 元，該柵極端電連接于該第一晶體管的第二端以接收該第一控制信號，該第二端用來接收 該低電源電壓。
30.如權(quán)利要求28所述的移位寄存器電路，其中該下拉電路另包含一第三下拉單元，電連接于所述多級移位寄存器的一第(N+1)級移位寄存器以接收所 述多個(gè)柵極信號的一第(N+1)柵極信號，用來根據(jù)該第(N+1)柵極信號以下拉該第N柵極 線的該第N柵極信號。
31.如權(quán)利要求30所述的移位寄存器電路，其中該第一控制單元包含一第一晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該第二端電連接于該第一下拉單元與該第二下拉單元；一第二晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第一晶 體管的第二端，該柵極端電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓，該第二端用來接收 一低電源電壓；一第三晶體管，包含一第一端、一第二端與一柵極端，其中該第一端用以接收該第二時(shí) 鐘脈沖，該柵極端電連接于該第三晶體管的第一端，該第二端電連接于該第一晶體管的柵 極端；以及一第四晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第三晶 體管的第二端，該柵極端電連接于該輸入單元以接收該驅(qū)動(dòng)控制電壓，該第二端用來接收 該低電源電壓；該第一下拉單元包含一第五晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第一晶體管的第二端以接收該第一控制信號，該第二端用來接 收該低電源電壓；該第二下拉單元包含一第六晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該輸入單 元，該柵極端電連接于該第一晶體管的第二端以接收該第一控制信號，該第二端用來接收 該低電源電壓；以及該第三下拉單元包含一第七晶體管，包含一第一端、一第二端與一柵極端，其中該第一端電連接于該第N柵 極線，該柵極端電連接于該第(N+1)級移位寄存器以接收該第(N+1)柵極信號，該第二端用 來接收該低電源電壓。
全文摘要
一種具有波形削角功能的移位寄存器電路，其包含多級移位寄存器。每一級移位寄存器包含第一輸入單元、上拉單元、下拉電路、第二輸入單元、控制單元以及波形削角單元。第一輸入單元用來根據(jù)第一柵極信號輸出第一驅(qū)動(dòng)控制電壓。上拉單元用來根據(jù)第一驅(qū)動(dòng)控制電壓上拉第二柵極信號。下拉電路用來下拉第一驅(qū)動(dòng)控制電壓與第二柵極信號。第二輸入單元用來根據(jù)第一柵極信號輸出第二驅(qū)動(dòng)控制電壓?？刂茊卧脕砀鶕?jù)第二驅(qū)動(dòng)控制電壓與輔助信號以產(chǎn)生控制信號。波形削角單元用來根據(jù)控制信號對第二柵極信號執(zhí)行波形削角操作。本發(fā)明可減輕畫面閃爍現(xiàn)象以提高圖像顯示品質(zhì)。
文檔編號G11C19/28GK101976581SQ20101053521
公開日2011年2月16日 申請日期2010年11月3日 優(yōu)先權(quán)日2010年1月18日
發(fā)明者劉俊欣, 徐國華, 楊欲忠, 林致穎, 蘇國彰, 陳勇志 申請人:友達(dá)光電股份有限公司