專利名稱：雙向移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種移位寄存器(Shift Register)，且特別是有關(guān)于一種可進行 雙向(Bi-directional)移位操作的雙向移位寄存器。
背景技術(shù)：
現(xiàn)今的技術(shù)多以移位寄存器(Shift Register)來實現(xiàn)掃描驅(qū)動器，以提供沿第一 方向依序致能的掃描信號對像素陣列中對應(yīng)的像素列進行掃描操作。然而，在許多應(yīng)用場 合中，移位寄存器更被期望能彈性地提供沿著相反于第一方向的第二方向依序致能的掃描 信號。因此，如何設(shè)計出可響應(yīng)于不同控制信號，以彈性地提供沿不同方向進行移位操作的 雙向移位寄存器(Bi-directional Shift Register)乃業(yè)界所致力的方向之一。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種雙向移位寄存器(Bi-directional ShiftRegister)，其中的 各級級電路(Stage)利用本級級電路的前一級與下一級級電路的輸出信號作為控制信號 與電源信號產(chǎn)生控制信號，以驅(qū)動本級級電路進行正向移位信號輸出操作或逆向移位信號 輸出操作。如此，相較于傳統(tǒng)移位寄存器，本發(fā)明相關(guān)的雙向移位寄存器具有可進行正向與 逆向移位信號輸出操作及成本較低的優(yōu)點。根據(jù)本發(fā)明提出一種雙向移位寄存器(Bi-directional ShiftRegister)，用以沿 第一移位方向輸出N個輸出信號，或沿第二移位方向輸出N個輸出信號。雙向移位寄存器 包括N級級電路(Stage)，N為大于1的自然數(shù)。N個級電路中的第m級級電路包括第一節(jié) 點、輸出端、第一輸入電路、第二輸入電路級移位寄存器單元。第一節(jié)點具有第一控制信號， 輸出端用以輸出第m級輸出信號。第一輸入電路耦接至第m-1級級電路的輸出端以接收 第m-1級級電路的輸出信號，第一輸入電路以第m-1級級電路的輸出信號作為控制信號及 電源信號，以在第一期間中提供致能的第一驅(qū)動信號至第一節(jié)點。第二輸入電路耦接至第 m+1級級電路的輸出端以接收第m+1級級電路的輸出信號，第二輸入電路以第m+1級級電 路的輸出信號作為控制信號及電源信號，以在第二期間中提供致能的第二驅(qū)動信號至第一 節(jié)點。移位寄存器單元受控于等于致能的第一驅(qū)動信號與致能的第二驅(qū)動信號其中之一的 第一控制信號，于第三期間中產(chǎn)生致能的第m級輸出信號。其中，m為小于或等于N的自然 數(shù)。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式， 作詳細說明如下。


圖1繪示依照本發(fā)明實施例的雙向移位寄存器的電路方塊圖。圖2A繪示依照本發(fā)明實施例的移位寄存器的輸出信號的時序圖。圖2B繪示依照本發(fā)明實施例的移位寄存器的輸出信號的另一時序圖。
圖3繪示乃圖1中的級電路SR_m的詳細電路圖。圖4繪示乃圖3的級電路SR_m的相關(guān)信號時序圖。圖5繪示乃圖3的級電路SR_m的另一相關(guān)信號時序圖。[主要元件標號說明]1 雙向移位寄存器SR_1_SR_N、SR_m 級電路CT1、CT2:輸入電路CT3、CT3'移位寄存器單元CT31 控制電路CT32:耦合電路CT33、CT33'、CT33〃 偏壓電路CT34、CT34'、CT34〃 輸出級電路NT1、NT2:節(jié)點NTO 輸出端C1、C2:電容T1、T2、T3A、T3B、T3C、T4A、T4B、T4-T8、T7'晶體管
具體實施例方式請參照圖1，其繪示依照本發(fā)明實施例的雙向移位寄存器的電路方塊圖。雙向移位
寄存器1包括N級級電路SR_1、SR_2.....SR_N,其分別用以提供輸出信號G_l、G_2.....
G_N，N為大于1的自然數(shù)。雙向移位寄存器1中的各級級電路SR_1-SR_N根據(jù)前一級級電 路提供的輸出信號與后一級級電路提供的輸出信號其中之一來對應(yīng)地產(chǎn)生本級級電路的 輸出信號。請參照圖2A，其繪示依照本發(fā)明實施例的移位寄存器的輸出信號的時序圖。在一 個操作實例中，級電路SR_1率先受控于致能于期間ΤΡ_0的正向起始信號STV_F，在期間 TP_1中產(chǎn)生致能的輸出信號G_l，而級電路SR_1后的各級級電路SR_2-SR_N對應(yīng)地響應(yīng)于 前一級級電路提供的輸出信號G_1-G_N-1在對應(yīng)的操作期間TP_2-TP_N中產(chǎn)生對應(yīng)的輸出 信號G_2-G_N。在這個操作實例中，移位寄存器1響應(yīng)于正向起始信號STV_F來進行正向移 位信號輸出操作。請參照圖2B，其繪示依照本發(fā)明實施例的移位寄存器的輸出信號的另一時序圖。 在另一個操作實例中，級電路SR_N率先受控于致能于期間ΤΡ_0'的反相起始信號STV_B， 在期間TP_N'中產(chǎn)生致能的輸出信號G_N，而級電路SR_N前的各級級電路SR_N-1-SR_1對 應(yīng)地響應(yīng)于后一級級電路提供的輸出信號G_N-G_2，在對應(yīng)的操作期間TP_N-1 ‘ -TP_1中 產(chǎn)生對應(yīng)知本及輸出信號G_N-1-G_1。在這個操作實例中，移位寄存器1響應(yīng)于反相起始信 號STV_B來進行反相移位信號輸出操作。 由于各級級電路SR_1_SR_N具有相近的電路結(jié)構(gòu)與操作，接下來，是僅以一個介 于第1級與第N級之間的第m級級電路SR_m為例說明細部的電路，其余的各級級電路 SR_1-SR_N的詳細電路結(jié)構(gòu)與操作皆可依此類推，其中m為小于或等于N的自然數(shù)。請參照圖3，其繪示乃圖1中的級電路SR_m的詳細電路圖。級電路SR_m包括節(jié)點NT1、NT2、輸出端ΝΤΟ、輸入電路CT1、CT2及移位寄存器單元CT3。其中節(jié)點NTl及NT2上分 別具有控制信號SCl及SC2，輸出端NTO用以提供輸出信號G_m。輸入電路CTl耦接至級電路SR_m-l的輸出端，以接收級電路SR_m_l的輸出信號 G_m-1。輸入電路CTl用以根據(jù)輸出信號G_m-1作為控制信號及電源信號，以在第一期間 中提供致能的第一驅(qū)動信號至節(jié)點NT1，以在第一期間致能控制信號SC1。其中，第1級的 級電路SR_1的輸入電路CTl是耦接至起始信號STV_F。第2級的級電路SR_2的輸入電路 CTl是耦接至第1級的級電路SR_1的輸出端，以接收級電路SR_1的輸出信號G_l。其余級 電路SR_m-l皆以此類推。 在一個例子中，級電路SR_m的輸入電路CTl包括晶體管Tl。晶體管Tl例如由 N型金屬氧化物半導(dǎo)體(N-type Metal Oxide Semiconductor，NM0S)晶體管來實現(xiàn)，漏 極(Drain)與柵極(Gate)耦接至級電路SR_m_l的輸出端以接收輸出信號G_m_l，源極 (Source)耦接至節(jié)點NTl。輸入電路CT2耦接至級電路SR_m+l的輸出端，以接收輸出信號G_m+1。輸入電路 CT2用以根據(jù)輸出信號G_m+1作為控制信號及電源信號，以在第二期間中提供致能的第二 驅(qū)動信號至節(jié)點NT1，以在第二期間致能控制信號SC1。其中，第N級的級電路SR_N的輸入 電路CT2是耦接至起始信號STV_B。第N-I級的級電路SR_N-1的輸入電路CT2是耦接至第 N級的級電路SR_N的的輸出端，以接收級電路SR_N的輸出信號G_N。其余級電路SR_m_l 皆以此類推。在一個例子中，輸入電路CT2包括晶體管T2。晶體管Tl例如由NMOS晶體管來實 現(xiàn)，其的漏極與柵極耦接至級電路SR_m+l的輸出端以接收輸出信號G_m+1，源極耦接至節(jié) 點 NT1。在一個例子中，移位寄存器單元CT3包括控制電路CT31、耦合電路CT32、偏壓電路 CT33及輸出級電路CT34。在一個例子中，控制電路CT31包括晶體管T3A、T3B及T3C，其例如以NMOS晶體管 來實現(xiàn)。晶體管T3A-T3C的漏極耦接至節(jié)點NT1，源極接收參考電壓信號VSS。另外，T3A、 T3B、T3C的柵極分別耦接至節(jié)點NT2、第m_2級級電路的輸出端及第m+2級級電路的輸出 端。舉例來說，參考電壓信號VSS為電路低電壓信號。在一個例子中，耦合電路CT32包括電容Cl，其的兩端分別耦接至節(jié)點NTl及輸出 端 ΝΤ0。在一個例子中，偏壓電路CT33包括晶體管Τ4與電容Cl，其中晶體管Τ4例如以 NMOS晶體管來實現(xiàn)。晶體管Τ4的第一源極/漏極耦接至節(jié)點ΝΤ2，柵極耦接至節(jié)點NTl，第 二源極/漏極接收參考電壓信號VSS。電容Cl的兩端分別接收時鐘信號CKl及耦接至節(jié)點 ΝΤ2。在一個例子中，輸出級電路CT34包括晶體管Τ5、Τ6及Τ7，其中晶體管Τ5-Τ7例如 由NMOS晶體管來實現(xiàn)。晶體管Τ5的第一源極/漏極接收時鐘信號CK1，柵極耦接至節(jié)點 ΝΤ1，第二源極/漏極耦接至輸出端ΝΤ0。晶體管Τ6及Τ7的漏極耦接至輸出端ΝΤ0，源極接 收參考電壓信號VSS，柵極分別耦接至節(jié)點ΝΤ2及接收時鐘信號CK2。時鐘信號CK2與CKl 例如彼此反相(Inversed)。請參照圖4，其繪示乃圖3的級電路SR_m的相關(guān)信號時序圖。在一個操作實例中，級電路SR_m響應(yīng)于前一級級電路(即是級電路SR_m-l)的輸出信號G_m_l來產(chǎn)生輸出信 號G_m。換言之，此時級電路SR_m執(zhí)行正向移位信號輸出操作。在期間TP_m-l中，輸出信號G_m-1為致能而等于高電壓信號VDD，時鐘信號CKl及 CK2分別等于參考電壓信號VSS及高電壓信號VDD。舉例來說，電壓信號VDD為電路高電壓 信號。如此輸入電路CTl為導(dǎo)通，使控制信號SCl等于高電壓信號VDD-Vthl，其中電壓Vthl 為晶體管Tl的臨界導(dǎo)通電壓(Threshold Voltage)。偏壓電路CT33中的晶體管T4受控于 具有高電壓電平VDD-Vthl的控制信號SCl使控制信號SC2等于參考電壓VSS，以關(guān)閉晶體 管T6。輸出級電路CT34之中晶體管T7及T5分別受控于等于高電壓信號(即為致能)的 控制信號CTl及時鐘信號CK2導(dǎo)通，以分別控制輸出信號G_m等于參考電壓信號VSS及時 鐘信號CKl (亦等于參考電壓信號VSS)。在期間TP_m中，輸出信號G_m-1與G_m+1均等于參考電壓信號VSS，時鐘信號CKl 由等于參考電壓信號VSS的高電平切換至等于高電壓信號VDD的高電平，時鐘信號CK2由 等于高電壓信號VDD的高電平切換至等于參考電壓信號VSS的低電平。如此輸入電路CTl、 CT2與控制電路CT31均為關(guān)閉，使得節(jié)點NTl為浮接(Floating)，而使控制信號SCl暫時 等于高電壓信號VDD-Vthl。這樣一來，控制信號SC2仍受控于偏壓電路CT33而等于電壓信 號VSS，而晶體管T6持續(xù)地為關(guān)閉。晶體管T7受控于時鐘信號CK2為關(guān)閉。另外在期間TP_m中，電容C2響應(yīng)于時鐘信號CKl由低電平提升至高電平的信號 上升緣(Rising Edge)耦合差值電壓Δ V至節(jié)點NTl上的控制信號SCl (具有電壓電平 VDD-Vthl)，使控制信號SCl具有電容耦合電平VCl = VDD-Vthl+Δ V舉例來說，差值電壓Δ V等于ΔV=Cgs/Cpl+Cgs(VDD-VSS)其中Cgs為晶體管Τ5的內(nèi)部寄生電容，而Cpl為節(jié)點Pl看到的等效電容。如此， 晶體管Τ5是受控于此電容耦合電平的控制信號SCl導(dǎo)通，以使輸出信號G_m等于高電壓信 號 VDD。在期間TP_m+l中，輸出信號G_m_l與G_m+1分別等于參考電壓信號VSS及高電壓 信號VDD，時鐘信號CKl及CK2分別等于參考電壓信號VSS及高電壓信號VDD。如此輸入電 路CT2為導(dǎo)通使控制信號SCl等于高電壓電平VDD-Vth，而控制信號SC2持續(xù)地等于參考電 壓信號VSS。晶體管T5受控于具有高電壓電平的控制信號SCl導(dǎo)通，使輸出信號G_m等于 時鐘信號CKl (亦等于參考電壓信號VSS)。而晶體管T7亦受控于等于高電壓信號VDD的時 鐘信號CK2導(dǎo)通，以使輸出信號G_m等于參考電壓信號VSS。在期間TP_m+2中，輸出信號G_m_l與G_m+1均等于參考電壓信號VSS，輸出信號 G_m+2等于高電壓信號VDD，時鐘信號CKl由等于參考電壓信號VSS的高電平切換至等于高 電壓信號VDD的高電平，時鐘信號CK2由等于高電壓信號VDD的高電平切換至等于參考電 壓信號VSS的低電平。偏壓電路CT33中的晶體管T4受控于等于參考電壓信號VSS的控制 信號SCl關(guān)閉，而通過電容Cl響應(yīng)于時鐘信號CKl的上升緣的耦合操作，控制信號SC2等 于高電壓信號VDD以導(dǎo)通晶體管T3A及T6。輸出級電路CT34的晶體管T6及T7分別受控 于等于高電壓信號VDD的控制信號CT2及時鐘信號CK2導(dǎo)通，以分別控制輸出信號G_m等于參考電壓信號VSS及時鐘信號CKl (亦 等于參考電壓信號VSS)。如此，在經(jīng)過前述期間TP_m-l_TP_m+2的操作后，級電路G_m可有效地響應(yīng)輸出信 號G_m-1提供輸出信號G_m。請參照圖5，其繪示乃圖3的級電路SR_m的另一相關(guān)信號時序圖。在另一個操作 實例中，級電路SR_m響應(yīng)于后一級級電路(即是級電路SR_m+l)的輸出信號G_m+1來產(chǎn)生 輸出信號G_m。換言之，此時級電路SR_m執(zhí)行反向移位信號輸出操作。級電路SR_m執(zhí)行的 反向移位信號輸出操作是相似于其的正向移位信號輸出操作，于此，并不在對其的詳細電 路操作進行贅述。
權(quán)利要求
一種雙向移位寄存器，用以沿一第一移位方向輸出N個輸出信號，或沿一第二移位方向輸出該N個輸出信號，該雙向移位寄存器包括N級級電路，N為大于1的自然數(shù)，該N個級電路中的一第m級級電路包括一第一節(jié)點，該第一節(jié)點具有一第一控制信號；一輸出端，用以輸出一第m級輸出信號；一第一輸入電路，耦接至第m 1級級電路的輸出端以接收第m 1級級電路的輸出信號，該第一輸入電路以第m 1級級電路的輸出信號作為控制信號及電源信號，以在一第一期間中提供致能的一第一驅(qū)動信號至該第一節(jié)點；一第二輸入電路，耦接至第m+1級級電路的輸出端以接收第m+1級級電路的輸出信號，該第二輸入電路以第m+1級級電路的輸出信號作為控制信號及電源信號，以在一第二期間中提供致能的一第二驅(qū)動信號至該第一節(jié)點；以及一移位寄存器單元，受控于等于致能的該第一驅(qū)動信號與致能的該第二驅(qū)動信號其中之一的該第一控制信號，于一第三期間中產(chǎn)生致能的一第m級輸出信號；其中，m為小于或等于N的自然數(shù)。
2.根據(jù)權(quán)利要求1所述的雙向移位寄存器，其中當該第一期間觸發(fā)于該第二期間之前 時，該移位寄存器單元響應(yīng)于等于該第一驅(qū)動信號的該第一控制信號于該第三期間產(chǎn)生致 能的該第m級輸出信號，該移位寄存器單元還響應(yīng)于該第二驅(qū)動信號于該第二期間中產(chǎn)生 非致能的該第m級輸出信號。
3.根據(jù)權(quán)利要求2所述的雙向移位寄存器，其中該移位寄存器單元包括一控制電路，受控于第m+2級輸出信號、第m-2級輸出信號及一第二控制信號，于該第 二期間中控制該第一控制信號具有非致能電平；一耦合電路，受控于一第一時鐘信號的上升緣，于一第三期間中控制該第一控制信號 具有一電容耦合電平；一偏壓電路，受控于該第一控制信號，于該第一及該第三期間中控制該第二控制信號 具有非致能電平，并于該第二期間中控制該第二控制信號具有致能電平；及一輸出級電路，受控于該第一控制信號的該高電壓電容耦合電平，于該第三期間中致 能該第m級輸出信號，并受控于該第二控制信號，于該第二期間中非致能該第m級輸出信 號。
4.根據(jù)權(quán)利要求3所述的雙向移位寄存器，其中該控制電路包括一晶體管，第一輸入端接收該第一控制信號，第二輸入端接收一參考電壓，控制端接收 該第二控制信號；一第二晶體管，第一輸入端接收該第一控制信號，第二輸入端接收該參考電壓，控制端 接收第m-2級輸出信號；及一第三晶體管，第一輸入端接收該第一控制信號，第二輸入端接收該參考電壓，控制端 接收第m+2級輸出信號。
5.根據(jù)權(quán)利要求3所述的雙向移位寄存器，其中該偏壓電路包括 一第二節(jié)點，該第二節(jié)點具有該第二控制信號；一電容，第一端接收該第一時鐘信號，第二端耦接至該第二節(jié)點；及 一晶體管，第一輸入端耦接至該第二節(jié)點，第二輸入端接收一參考電壓，控制端接收該第一控制信號。
6.根據(jù)權(quán)利要求3所述的雙向移位寄存器，其中該偏壓電路包括一第二節(jié)點，該第二節(jié)點具有該第二控制信號；一第一晶體管，第一輸入端與控制端接收一高電壓，第二輸入端耦接至該第二節(jié)點；及一第二晶體管，第一輸入端耦接至該第二節(jié)點，第二輸入端接收一參考電壓，控制端接 收該第一控制信號。
7.根據(jù)權(quán)利要求3所述的雙向移位寄存器，其中該輸出級電路包括一第一晶體管，第一輸入端接收該第一時鐘信號，第二輸入端耦接至該輸出端，控制端 接收該第一控制信號；及一第二晶體管，第一輸入端耦接至該輸出端，第二輸入端接收一參考電壓，控制端接收 該第二控制信號。
8.根據(jù)權(quán)利要求7所述的雙向移位寄存器，其中該輸出級電路還包括一第三晶體管，第一輸入端耦接至該輸出端，第二輸入端接收該參考電壓，控制端接收 一第二時鐘信號，該第一及該第二時鐘信號彼此反相。
9.根據(jù)權(quán)利要求1所述的雙向移位寄存器，其中當該第二期間觸發(fā)于該第一期間之前 時，該移位寄存器單元響應(yīng)于等于致能的該第二驅(qū)動信號的該第一控制信號，于該第三期 間產(chǎn)生致能的該第m級輸出信號。
10.根據(jù)權(quán)利要求9所述的雙向移位寄存器，其中該移位寄存器單元包括一控制電路，受控于第m+2級輸出信號、第m-2級輸出信號及一第二控制信號，于該第 一期間中控制該第一控制信號具有非致能電平；一耦合電路，受控于一第一時鐘信號的上升緣，于一第三期間中控制該第一控制信號 具有一電容耦合電平；一偏壓電路，受控于該第一控制信號，于該第二及該第三期間中控制該第二控制信號 具有非致能電平，并于該第一期間中控制該第二控制信號具有致能電平；及一輸出級電路，受控于該第一控制信號的該高電壓電容耦合電平，于該第三期間中致 能該第m級輸出信號，并受控于該第二控制信號，于該第一期間中非致能該第m級輸出信 號。
全文摘要
一種雙向移位寄存器(Bi-directional Shift Register)，包括N級級電路(Stage)，其中的第m級級電路包括節(jié)點、輸出端、第一輸入電路、第二輸入電路級移位寄存器單元，N為大于1的自然數(shù)，m為小于或等于N的自然數(shù)。節(jié)點具有第一控制信號，輸出端用以輸出第m級輸出信號。第一輸入電路以第m-1級級電路的輸出信號作為控制信號及電源信號，以在第一期間中提供致能的第一驅(qū)動信號至節(jié)點。第二輸入電路以第m+1級級電路的輸出信號作為控制信號及電源信號，以在第二期間中提供致能的第二驅(qū)動信號至節(jié)點。移位寄存器單元受控于第一控制信號于第三期間中產(chǎn)生致能的第m級輸出信號。
文檔編號G11C8/04GK101989463SQ200910162028
公開日2011年3月23日 申請日期2009年8月7日 優(yōu)先權(quán)日2009年8月7日
發(fā)明者王文俊, 詹建廷, 韓西容 申請人:勝華科技股份有限公司