專利名稱：：一種用于序列周邊接口增強(qiáng)讀取效能的方法與系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于集成電路及其操作。特別是本發(fā)明提供一種關(guān)于在集成電路中用于增強(qiáng)數(shù)據(jù)讀取效能的方法與系統(tǒng)。而其中一例為本發(fā)明可以被應(yīng)用于搭配使用一序列周邊接口協(xié)議的序列存儲(chǔ)元件中以達(dá)成快速數(shù)據(jù)傳送速率。然而必須理解的是本發(fā)明具有較為寬廣的應(yīng)用范圍。舉例而言，本發(fā)明可以用在其它單獨(dú)或是嵌入式的存儲(chǔ)元件如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、平行閃存或是其它非易失存儲(chǔ)器。本發(fā)明也可以應(yīng)用于一序列周邊接口以用來(lái)進(jìn)行電子元件之間的通訊。
背景技術(shù)：
：閃存已廣泛地使用于許多電子方面的應(yīng)用中。這些存儲(chǔ)元件通常包含許多的輸入輸出接腳以放置存取此存儲(chǔ)單元所需的數(shù)據(jù)及地址。為了響應(yīng)增加的空間及布線需求，序列閃存于是被開發(fā)以提供較少的接腳數(shù)目，通常僅需要一個(gè)或兩個(gè)數(shù)據(jù)接腳。此序列閃存可以提供給具有有限空間、接腳連接及消耗功率的系統(tǒng)儲(chǔ)存之用。序列閃存可以被用作程序代碼下載之用，以及儲(chǔ)存影像、聲音、文字及數(shù)據(jù)等用途。然而，傳統(tǒng)的序列閃存具有許多限制。舉例而言，一個(gè)傳統(tǒng)的序列周邊接口快閃存儲(chǔ)元件藉由串序或序列的方式傳送數(shù)據(jù)或地址位，如此限制了存儲(chǔ)元件的速度。因此，如同上述需要能夠提供一種改良技術(shù)以供序列周邊接口之用。
發(fā)明內(nèi)容有鑒于此，本發(fā)明是有關(guān)于集成電路及其操作，特別是關(guān)于在集成電路中用于增強(qiáng)數(shù)據(jù)讀取效能的方法與系統(tǒng)。而其中一例為本發(fā)明可以被應(yīng)用于搭配使用一序列周邊接口協(xié)議的序列存儲(chǔ)元件中以達(dá)成快速數(shù)據(jù)傳送速率。然而必須理解的是本發(fā)明具有較為寬廣的應(yīng)用范圍。舉例而言，本發(fā)明可以用在其它單獨(dú)或是嵌入式的存儲(chǔ)元件如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、平行閃存或是其它非易失存儲(chǔ)器。本發(fā)明也可以應(yīng)用于一序列周邊接口以用來(lái)進(jìn)行電子元件之間的通訊。根據(jù)一特定實(shí)施例，本發(fā)明提供一種自一集成電路中讀取數(shù)據(jù)的方法。此方法包含接收一讀取命令，該讀取命令與一增強(qiáng)數(shù)據(jù)讀取相關(guān)，且自多個(gè)輸入/輸出接腳接收一第一地址。此方法包含接收一第一效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一增強(qiáng)讀取操作。此方法包含等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的一存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第一讀取地址相關(guān)。此方法包含進(jìn)行一增強(qiáng)讀取操作，根據(jù)與該效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一增強(qiáng)讀取操作。在一特定實(shí)施例中，進(jìn)行該增強(qiáng)讀取操作包含自該多個(gè)對(duì)應(yīng)的輸入/輸出接腳接收一第二地址，接收一第二效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作，且等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中輸出數(shù)據(jù)，該數(shù)據(jù)與該第二讀取地址相關(guān)。在一實(shí)施例中，本發(fā)明也包含至少根據(jù)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。在一實(shí)施例中，決定是否即將進(jìn)行一增強(qiáng)讀取操作包含比較一效能增強(qiáng)指示中的一第一位與一第二位。在一特定實(shí)施例中，此集成電路包含一序列周邊接口接腳安排組態(tài)，此序列周邊接口接腳安排組態(tài)包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WPft/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/SIOO)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。在一實(shí)施例中，此第一地址在六個(gè)頻率周期內(nèi)接收。在一特定實(shí)施例中，此第一效能增強(qiáng)指示包含四個(gè)指示位P4、P5、P6和P7在第一增強(qiáng)指示頻率周期接收，而另四個(gè)指示位PO、Pl、P2和P3則在第二增強(qiáng)指示頻率周期接收。每一個(gè)第一增強(qiáng)指示頻率周期中所接收的四個(gè)指示位之一會(huì)與在第二增強(qiáng)指示頻率周期所接收的四個(gè)指示位對(duì)應(yīng)之一進(jìn)行比較。在一實(shí)施例中，會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7-P3)且(P6-P2)且(P5-Pl)且(P4-PO)。根據(jù)另一實(shí)施例，本發(fā)明提供一種自一集成電路中讀取數(shù)據(jù)的方法。此方法包含接收一讀取命令，其與在一相同頁(yè)面讀取數(shù)據(jù)相關(guān)。此方法包含自對(duì)應(yīng)的多個(gè)輸入/輸出接腳接收一第一地址，且接收一第一效能增強(qiáng)指示，和根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一增強(qiáng)讀取操作。此方法包含等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用多個(gè)輸入/輸出接腳自一存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第一讀取地址相關(guān)。此方法也包含進(jìn)行一增強(qiáng)頁(yè)面讀取操作，根據(jù)與該效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行該增強(qiáng)讀取操作。在一特定實(shí)施例中，進(jìn)行該增強(qiáng)頁(yè)面讀取操作包含自該多個(gè)對(duì)應(yīng)的輸入/輸出接腳接收一第二地址，接收一第二效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作，且等待n個(gè)頻率周期，之后同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中輸出數(shù)據(jù)，該數(shù)據(jù)與該第二讀取地址相關(guān)。在一實(shí)施例中，此集成電路包含一序列周邊接口接腳安排組態(tài)，此序列周邊接口接腳安排組態(tài)包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WPft/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/SIOO)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。根據(jù)一替代實(shí)施例，本發(fā)明提供一種增強(qiáng)數(shù)據(jù)讀取的系統(tǒng)。此系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為接收一讀取命令，其與一增強(qiáng)數(shù)據(jù)讀取相關(guān)。此系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為自多個(gè)輸入/輸出接腳接收一第一地址。此系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為接收一第一效能增強(qiáng)指示。此系統(tǒng)也包含一個(gè)或多個(gè)元件，組態(tài)為根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一增強(qiáng)讀取操作。此系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的一存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第一讀取地址相關(guān)。此系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為進(jìn)行該增強(qiáng)讀取操作，假如決定即將進(jìn)行該增強(qiáng)讀取操作。在一特定實(shí)施例中，此一個(gè)或多個(gè)元件進(jìn)行該增強(qiáng)讀取操作包含此一個(gè)或多個(gè)元件進(jìn)行下列功能1.自該多個(gè)輸入/輸出接腳接收一第二地址；2.接收一第二效能增強(qiáng)指示；以及3.等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后使用該多個(gè)輸入/輸出接腳自該集成電路中的該存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第二讀取地址相關(guān)。在一實(shí)施例中，此系統(tǒng)也包含一個(gè)或多個(gè)元件以至少根據(jù)與該第二效能增強(qiáng)指示相關(guān)的信息，來(lái)決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。在一特定實(shí)施例中，此集成電路包含一序列周邊接口接腳安排組態(tài)，此序列周邊接口接腳安排組態(tài)包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WPft/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/SIOO)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。在一實(shí)施例中，此第一多個(gè)地址段落在六個(gè)頻率周期內(nèi)接收。在一某些實(shí)施例中，此第一效能增強(qiáng)指示包含四個(gè)指示位P4、P5、P6和P7在第一增強(qiáng)指示頻率周期接收，而另四個(gè)指示位P0、Pl、P2和P3則在第二增強(qiáng)指示頻率周期接收，其中，會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7^P3)且(P6-P2)且(P5-Pl)且(P4-P0)。根據(jù)另一替代實(shí)施例，本發(fā)明提供自一集成電路中讀取數(shù)據(jù)的方法。此方法包含接收與一增強(qiáng)數(shù)據(jù)讀取相關(guān)的第一讀取命令，且處理與第一讀取命令相關(guān)的信息。此方法包含接收一第一多個(gè)地址段落，每一第一多個(gè)地址段落自其對(duì)應(yīng)的多個(gè)輸入/輸出接腳同時(shí)接收。此方法包含至少根據(jù)與第一多個(gè)地址段落相關(guān)的信息，產(chǎn)生第一讀取地址。此方法也包含接收一第一效能增強(qiáng)指示，且根據(jù)與此第一效能增強(qiáng)指示相關(guān)的信息決定是否即將進(jìn)行一增強(qiáng)讀取操作。此方法包含同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的一存儲(chǔ)陣列輸出與第一讀取地址相關(guān)的數(shù)據(jù)。此方法包含進(jìn)行一增強(qiáng)讀取操作，根據(jù)效能增強(qiáng)指示相關(guān)的信息決定是否即將進(jìn)行此增強(qiáng)讀取操作。在本方法的一實(shí)施例中，此增強(qiáng)數(shù)據(jù)讀取方法包含接收一第二多個(gè)地址段落，每一第二多個(gè)地址段落自其對(duì)應(yīng)的多個(gè)輸入/輸出接腳同時(shí)接收。此方法包含至少根據(jù)與第二多個(gè)地址段落相關(guān)的信息，產(chǎn)生第二讀取地址。此方法包含接收一第二效能增強(qiáng)指示，且同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的一存儲(chǔ)陣列輸出與第二讀取地址相關(guān)的數(shù)據(jù)。在一特定實(shí)施例中，此方法也包含至少根據(jù)與此第二效能增強(qiáng)指示相關(guān)的數(shù)據(jù)，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。舉例而言，在一實(shí)施例中，決定一增強(qiáng)讀取操作是否即將進(jìn)行包含比較第一效能增強(qiáng)指示的一第一位與一第二位。在本方法的一實(shí)施例中，此集成電路包含一序列周邊接口接腳安排組態(tài)，其包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WP#/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/S100)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。在一特定實(shí)施例中，此第一讀取命令包含一讀取命令。在一實(shí)施例中，此第一多個(gè)地址段落在六個(gè)頻率周期內(nèi)接收。在一實(shí)施例中，此第一效能增強(qiáng)指示包含四個(gè)指示位P4、P5、P6和P7在第一增強(qiáng)指示頻率周期接收，而另四個(gè)指示位P0、Pl、P2和P3則在第二增強(qiáng)指示頻率周期接收。在每一第一頻率周期所接收的指示位會(huì)與在第二頻率周期所接收的指示位對(duì)應(yīng)之一進(jìn)行比較。在一特定實(shí)施例中，會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7^P3)且(P6-P2)且(P5-Pl)且(P4-P0)。根據(jù)另一實(shí)施例，本發(fā)明提供一種自一集成電路中讀取數(shù)據(jù)的方法。此方法包含接收一第一讀取命令，其與加強(qiáng)頁(yè)面讀取相關(guān)，且處理與第一讀取命令相關(guān)的數(shù)據(jù)。此方法包含接收一第一多個(gè)地址段落，每一第一多個(gè)地址段落自其對(duì)應(yīng)的多個(gè)輸入/輸出接腳同時(shí)接收。至少根據(jù)與第一多個(gè)地址段落相關(guān)的信息，產(chǎn)生第一讀取地址。此第一讀取地址與集成電路中的存儲(chǔ)陣列的第一頁(yè)面相關(guān)。方法包含接收一第一效能增強(qiáng)指示，且根據(jù)與此第一效能增強(qiáng)指示相關(guān)的信息決定是否即將進(jìn)行一增強(qiáng)讀取操作。此方法也包含同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的存儲(chǔ)陣列輸出與第一讀取地址相關(guān)的數(shù)據(jù)。假如根據(jù)與效能增強(qiáng)指示相關(guān)的信息決定即將進(jìn)行此增強(qiáng)讀取操作的話，此方法包含下列步驟以進(jìn)行一增強(qiáng)讀取操作。此方法包含接收第二多個(gè)地址段落，每一第二多個(gè)地址段落自其對(duì)應(yīng)的多個(gè)輸入/輸出接腳同時(shí)接收。至少根據(jù)與第一及第二多個(gè)地址段落相關(guān)的信息，產(chǎn)生第二讀取地址。此方法包含接收一第二效能增強(qiáng)指示，且同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中輸出數(shù)據(jù)，該數(shù)據(jù)與該第二讀取地址相關(guān)。在一實(shí)施例中，此第二讀取地址與集成電路中存儲(chǔ)陣列的第一頁(yè)面相關(guān)。此方法也包含至少根據(jù)與此第二效能增強(qiáng)指示相關(guān)的數(shù)據(jù)，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。在本方法的一特定實(shí)施例中，此集成電路包含一序列周邊接口接腳安排組態(tài)，其包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WPft/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/S100)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。在一實(shí)施例中，此第一讀取命令包含對(duì)增強(qiáng)頁(yè)面讀取的一讀取命令。在一特定實(shí)施例中，此存儲(chǔ)陣列中的頁(yè)面包含n個(gè)字節(jié)(舉例而言n=256)。在一實(shí)施例中，第二多個(gè)地址段落在m個(gè)頻率周期內(nèi)接收(舉例而言m=2)。根據(jù)另一替代實(shí)施例，本發(fā)明提供一種增強(qiáng)數(shù)據(jù)讀取的系統(tǒng)。此系統(tǒng)包含一個(gè)或多個(gè)元件組態(tài)為1.接收第一讀取命令，其與一增強(qiáng)數(shù)據(jù)讀取相關(guān)；2.處理與第一讀取命令相關(guān)的信息；3.接收一第一多個(gè)地址段落，每一第一多個(gè)地址段落自其對(duì)應(yīng)的多個(gè)輸入/輸出接腳同時(shí)接收；4.至少根據(jù)與第一多個(gè)地址段落相關(guān)的信息，產(chǎn)生第一讀取地址；5.接收一第一效能增強(qiáng)指示，且根據(jù)與此第一效能增強(qiáng)指示相關(guān)的信息決定是否即將進(jìn)行一增強(qiáng)讀取操作；6.同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的存儲(chǔ)陣列輸出與第一讀取地址相關(guān)的數(shù)據(jù)；以及7.假如根據(jù)與效能增強(qiáng)指示相關(guān)的信息決定即將進(jìn)行此增強(qiáng)讀取操作的話，進(jìn)行一增強(qiáng)讀取操作。在一實(shí)施例中，此系統(tǒng)包含一個(gè)或多個(gè)元件以根據(jù)至少一個(gè)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。在一特定實(shí)施例中，此系統(tǒng)包含一個(gè)或多個(gè)元件以進(jìn)行該增強(qiáng)讀取操作，舉例而言該些元件進(jìn)行下列功能1.接收一第二多個(gè)地址段落，每一第二多個(gè)地址段落自其對(duì)應(yīng)的多個(gè)輸入/輸出接腳同時(shí)接收；2.至少根據(jù)與第二多個(gè)地址段落相關(guān)的信息，產(chǎn)生第二讀取地址3.接收一第二效能增強(qiáng)指示且根據(jù)與此第二效能增強(qiáng)指示相關(guān)的信息決定是否即將進(jìn)行一第二增強(qiáng)讀取操作；以及4.同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中的該存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第二讀取地址相關(guān)。在一特定實(shí)施例中，此系統(tǒng)包含一集成電路其包含一序列周邊接口接腳安排組態(tài)，此接腳安排組態(tài)包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WPft/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/SI00)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。在一實(shí)施例中，此第一多個(gè)地址段落在六個(gè)頻率周期內(nèi)接收。在一實(shí)施例中，此第一效能增強(qiáng)指示包含四個(gè)指示位P4、P5、P6和P7在第一增強(qiáng)指示頻率周期接收，而另四個(gè)指示位P0、Pl、P2和P3則在第二增強(qiáng)指示頻率周期接收，且會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7-P3)且(P6-P2)且(P5-Pl)且(P4-P0)。相較于傳統(tǒng)的方式，藉由本發(fā)明可以達(dá)成許多好處。舉例而言，在一實(shí)施例中，本發(fā)明可以被應(yīng)用于傳統(tǒng)的序列外圍接口接腳安排而提供一簡(jiǎn)易的使用方法。在本發(fā)明的某些實(shí)施例中，可以提升數(shù)據(jù)及地址的傳送速率。而在某些實(shí)施例中，本發(fā)明可以提供高速及隨機(jī)的讀取操作。在一特定實(shí)施例中，本發(fā)明提供一頁(yè)面讀取方法可以在不需要重復(fù)冗余地址位的情況下進(jìn)行數(shù)據(jù)的隨機(jī)存取。取決于實(shí)施例，本發(fā)明的一個(gè)或多個(gè)特征可以被達(dá)成。這些及其它特征將會(huì)在本發(fā)明說(shuō)明書中被具體的描述，特別是在以下的敘述中。本發(fā)明的其它特征、目的及優(yōu)點(diǎn)等將可透過(guò)下列所附圖式、發(fā)明詳細(xì)說(shuō)明及權(quán)利要求書獲得充分了解。圖1為根據(jù)本發(fā)明實(shí)施例的一具有序列周邊接口輸入輸出端口集成電路的簡(jiǎn)易接腳安排組態(tài)示意圖。圖2為根據(jù)本發(fā)明實(shí)施例的一具有存儲(chǔ)元件的集成電路的簡(jiǎn)易方塊示意圖。圖3為根據(jù)本發(fā)明實(shí)施例的增強(qiáng)數(shù)據(jù)讀取方法的簡(jiǎn)易流程圖。圖4A和圖4B為根據(jù)本發(fā)明一實(shí)施例的一集成電路中增強(qiáng)數(shù)據(jù)讀取方法的簡(jiǎn)易時(shí)序圖。圖5為根據(jù)本發(fā)明實(shí)施例的增強(qiáng)頁(yè)面數(shù)據(jù)讀取方法的簡(jiǎn)易流程圖。圖6A和圖6B為根據(jù)本發(fā)明一實(shí)施例的一集成電路中增強(qiáng)頁(yè)面讀取方法的簡(jiǎn)易時(shí)序圖。主要元件符號(hào)說(shuō)明200集成電路元件221地址產(chǎn)生器222數(shù)據(jù)緩存器223靜態(tài)隨機(jī)存取存儲(chǔ)器緩沖器224模式邏輯225頻率產(chǎn)生器226狀態(tài)機(jī)構(gòu)9227高電壓產(chǎn)生器230存儲(chǔ)陣列231X譯碼器232頁(yè)面緩沖器233Y譯碼器234感應(yīng)放大器236輸出緩沖器具體實(shí)施例方式本發(fā)明書有關(guān)于集成電路及其操作。特別是關(guān)于包含存儲(chǔ)元件的集成電路中用于增強(qiáng)讀取效能序列周邊接口協(xié)議的方法與系統(tǒng)。而其中一例為本發(fā)明可以被應(yīng)用于搭配使用一序列周邊接口協(xié)議的序列存儲(chǔ)元件中以達(dá)成快速數(shù)據(jù)傳送速率。然而必須理解的是本發(fā)明具有較為寬廣的應(yīng)用范圍。舉例而言，本發(fā)明可以用在其它單獨(dú)或是嵌入式的存儲(chǔ)元件如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、平行閃存或是其它非易失存儲(chǔ)器。本發(fā)明也可以應(yīng)用于一序列周邊接口以用來(lái)進(jìn)行電子元件之間的通訊。取決于實(shí)施例，本發(fā)明包含許多可以被使用的不同的特征。這些特征包含下列參使用傳統(tǒng)的序列周邊接口接腳安排可以達(dá)到較高的數(shù)據(jù)傳送率。參僅需使用一個(gè)讀取命令就可以進(jìn)行多重隨機(jī)讀取操作。以及參僅需使用一個(gè)讀取命令和部分地址信息就可以在同一頁(yè)數(shù)據(jù)中進(jìn)行多重隨機(jī)讀取操作。如同以上所描述的，上述的特征可以應(yīng)用在一個(gè)或多個(gè)的實(shí)施例中。這些特征僅是范例之用，并不是用來(lái)限制本發(fā)明的權(quán)利要求范圍。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合。圖1為根據(jù)本發(fā)明實(shí)施例的一具有序列周邊接口輸入輸出端口集成電路100的簡(jiǎn)易接腳安排組態(tài)示意圖。這些圖標(biāo)僅是范例之用，并不是用來(lái)限制本發(fā)明的權(quán)利要求范圍。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合。如圖所示，根據(jù)本發(fā)明的一實(shí)施例，此集成電路元件包含以下的信號(hào)第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0)、第三接腳是寫入保護(hù)(WP#)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(DI)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#)以及第八接腳是供應(yīng)電壓(VCC)。在某些實(shí)施例中，第二接腳被安排為S0/SI01、第三接腳被安排為WPft/SI02、第五接腳被安排為SI/SI00，而第七接腳被安排為H0LDft/SI03。在以下的描述中，這些輸入輸出接腳根據(jù)不同的實(shí)施例的多種方法中被用來(lái)傳遞地址和數(shù)據(jù)。圖2為根據(jù)本發(fā)明實(shí)施例的一具有存儲(chǔ)元件的集成電路的簡(jiǎn)易方塊示意圖。此圖標(biāo)僅是范例之用，并不是用來(lái)限制本發(fā)明的權(quán)利要求范圍。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合。如圖所示，集成電路元件200包括許多輸入?yún)^(qū)塊耦接至其各自的輸入輸出接腳。在一特定的實(shí)施例中，此集成電路元件包含符合序列周邊接口接腳安排的輸入輸出接腳。舉例而言，元件200可以包括與下列輸入/輸出電路區(qū)塊耦接的輸入輸出接腳。SI/SI00接腳耦接至SI/SI00區(qū)±央211;S0/SI01接腳耦接至S0/SI01區(qū)±央212;10WP#/SI02接腳耦接至WP#/ACC區(qū)塊213;H0LD#/SI03接腳耦接至H0LD#區(qū)塊214;CS#接腳耦接至CS#區(qū)塊215;SCLK接腳耦接至SCLK區(qū)塊216。如圖2所示，元件200也包括與此存儲(chǔ)陣列230相關(guān)的下列電路區(qū)塊。存儲(chǔ)陣列230，X譯碼器231，頁(yè)面緩沖器232，Y譯碼器233，感應(yīng)放大器234，以及輸出緩沖器236。元件200也包括下列控制與支持電路區(qū)塊。地址產(chǎn)生器221，數(shù)據(jù)緩存器222，靜態(tài)隨機(jī)存取存儲(chǔ)器緩沖器223，模式邏輯224，頻率產(chǎn)生器225，狀態(tài)機(jī)構(gòu)226，以及高電壓產(chǎn)生器227。僅是作為例示之用，根據(jù)本發(fā)明一特定實(shí)施例來(lái)討論元件200的某些操作。在終端216的系統(tǒng)頻率信號(hào)SCLK與頻率產(chǎn)生器225耦接，其又會(huì)與模式邏輯224耦接。模式邏輯224在操作上會(huì)耦接以接收在CS#輸入終端215的芯片選擇信號(hào)。命令或是指令可以經(jīng)由輸入SI/SI00區(qū)塊211來(lái)輸入，且然后傳遞到數(shù)據(jù)緩存器222和模式邏輯224。模式邏輯224與狀態(tài)機(jī)構(gòu)226搭配使用來(lái)譯碼并執(zhí)行此命令，例如讀取、擦除或是編程操作。在一實(shí)施例中，模式邏輯224也自WP#/SI02區(qū)塊213接收一信號(hào)以執(zhí)行一寫入保護(hù)功能，且自H0LD#/SI03區(qū)塊214接收一信號(hào)以阻止一頻率信號(hào)進(jìn)入狀態(tài)機(jī)構(gòu)226。根據(jù)一特定實(shí)施例，數(shù)據(jù)可以經(jīng)由SI/SI00區(qū)塊211、S0/SI01區(qū)塊212、WP#/SI02區(qū)塊213及H0LD#/SI03區(qū)塊214輸入，其是與數(shù)據(jù)緩存器222耦接。數(shù)據(jù)緩存器222與靜態(tài)隨機(jī)存取存儲(chǔ)器緩沖器223耦接以暫時(shí)儲(chǔ)存。數(shù)據(jù)可以經(jīng)由SI/SI00區(qū)塊211、S0/SI01區(qū)塊212、WP#/SI02區(qū)塊213及H0LD#/SI03區(qū)塊214輸出，其是與輸出緩沖器236耦接。一個(gè)地址對(duì)應(yīng)于存儲(chǔ)陣列230中的一位置可以自數(shù)據(jù)緩存器222提供至地址產(chǎn)生器221。此地址然后由X譯碼器231和Y譯碼器233進(jìn)行譯碼。頁(yè)面緩沖器232耦接至存儲(chǔ)陣列230以提供存儲(chǔ)操作的暫時(shí)儲(chǔ)存。在一讀取操作中，此數(shù)據(jù)自存儲(chǔ)陣列230經(jīng)由感應(yīng)放大器234傳送至輸出緩沖器236。而在一寫入操作中，此數(shù)據(jù)自數(shù)據(jù)緩存器222經(jīng)由頁(yè)面緩沖器232后傳送至存儲(chǔ)陣列230。對(duì)于高電壓操作，例如一寫入操作，高電壓產(chǎn)生器227被啟動(dòng)。雖然，上述的描述中集成電路元件是使用一特定群組的零件構(gòu)成，但是當(dāng)然也可以有其它各種的變異、修改與結(jié)合。舉例而言，某些零件可以被擴(kuò)充或是結(jié)合。也可以加入其它的零件。根據(jù)實(shí)施例的不同，零件的安排也可以被交換或是取代。這些零件進(jìn)一步的細(xì)節(jié)可以參閱說(shuō)明書，及更明確的是參考以下的描述。圖3為根據(jù)本發(fā)明實(shí)施例的增強(qiáng)數(shù)據(jù)讀取方法的簡(jiǎn)易流程圖。此圖標(biāo)僅是范例之用，并不是用來(lái)限制本發(fā)明的權(quán)利要求范圍。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合。如圖所示，此增強(qiáng)數(shù)據(jù)讀取方法可以簡(jiǎn)單的歸納如下1、(步驟310)接收一第一讀取命令；2、(步驟320)處理與第一讀取命令相關(guān)的信息；3、(步驟330)接收一第一多個(gè)地址段落；4、(步驟340)至少根據(jù)與第一多個(gè)地址段落相關(guān)的信息，產(chǎn)生第一讀取地址；5、(步驟350)接收一第一效能增強(qiáng)指示，且決定是否即將進(jìn)行一增強(qiáng)讀取操作；6、(步驟360)等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后自該集成電路中的一存儲(chǔ)陣列輸出數(shù)據(jù)；以及7、(步驟370)進(jìn)行一增強(qiáng)讀取操作，假如決定即將進(jìn)行一增強(qiáng)讀取操作。上述流程系列提供了一種根據(jù)本發(fā)明實(shí)施例的增強(qiáng)數(shù)據(jù)讀取方法。如圖所示，此方法是使用包含同時(shí)使用多個(gè)接腳來(lái)傳送地址及數(shù)據(jù)信息，及進(jìn)行多重?cái)?shù)據(jù)讀取操作以響應(yīng)效能增強(qiáng)指示信息的程序組合。其它的替代方法也可以被提供，其中加入其它的程序、刪除一個(gè)或多個(gè)步驟、或是提供一個(gè)流程中一個(gè)或多個(gè)順序被改變，而不會(huì)偏離本發(fā)明的權(quán)利要求范圍的精神。本方法進(jìn)一步的細(xì)節(jié)可以參閱說(shuō)明書，及更明確的是參考以下的敘述。圖4A和圖4B為根據(jù)本發(fā)明一實(shí)施例的一集成電路中增強(qiáng)數(shù)據(jù)讀取方法的簡(jiǎn)易時(shí)序圖。此圖標(biāo)僅是范例之用，并不是用來(lái)限制本發(fā)明的權(quán)利要求范圍。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合?，F(xiàn)在會(huì)搭配圖3的簡(jiǎn)易流程圖以及圖4A和圖4B的簡(jiǎn)易時(shí)序圖來(lái)說(shuō)明同時(shí)使用四個(gè)輸入輸出接腳的此增強(qiáng)數(shù)據(jù)讀取方法。在一特定范例中，一個(gè)75MHz的頻率被使用。在其它的實(shí)施例中，頻率速率可以根據(jù)不同的應(yīng)用而調(diào)整。如圖所示，芯片選擇(CS#)信號(hào)被設(shè)置為低準(zhǔn)位。在步驟310，一個(gè)8位指令，設(shè)計(jì)為32(16進(jìn)位)使用SI/SIOO接腳來(lái)傳送。在步驟320，此方法包含處理與第一讀取命令相關(guān)的信息。請(qǐng)參閱圖2，此命令被傳送至模式邏輯224而被譯碼，而狀態(tài)機(jī)構(gòu)226被啟動(dòng)以準(zhǔn)備與此增強(qiáng)讀取命令相關(guān)的進(jìn)一步數(shù)據(jù)。在步驟330，一個(gè)24位地址A0、、、A23，使用SI/SI00、S0/SI01、WP#/SI02和H0LD#/SI03接腳來(lái)接收。每一個(gè)接腳接收一系列的地址位，其被指派為地址段落。在一特定的實(shí)施例中，此24位地址在頻率信號(hào)SCLK的六個(gè)頻率周期接收。此地址傳送的時(shí)序會(huì)在以下的表l中顯示。<table>tableseeoriginaldocumentpage12</column></row><table>表1舉例而言，在第一地址頻率周期，SI/SI00接收地址位A20，S0/SI01接收地址位A21，WP#/SI02接收地址位A22，H0LD#/SI03接收地址位A23。依序地，在第二地址頻率周期同時(shí)接收地址位A16、A17、A18和A19，在第三地址頻率周期同時(shí)接收地址位A12、A13、A14和A15，在第四地址頻率周期同時(shí)接收地址位A8、A9、A10和All,在第五地址頻率周期同時(shí)接收地址位A4、A5、A6和A7，而在第六地址頻率周期同時(shí)接收地址位A0、Al、A2和A3。請(qǐng)參閱圖2，在一實(shí)施例中，第一段落的地址位A20、A16、A12、A8、A4和A0使用SI/SI00接腳接收，且自SI/SI00區(qū)塊211傳送至數(shù)據(jù)緩存器222。第二段落的地址位A21、A17、A13、A9、A5和Al使用S0/SI01接腳接收，且自S0/SI01區(qū)塊212傳送至數(shù)據(jù)緩存器222。第三段落的地址位A22、A18、A14、A10、A6和A2使用WP#/SI02接腳接收，且自WP#區(qū)塊213傳送至數(shù)據(jù)緩存器222。第四段落的地址位A23、A19、A15、All、A7和A3使用H0LD#/SI03接腳接收，且自H0LDft區(qū)塊214傳送至數(shù)據(jù)緩存器222。在步驟340，此地址段落傳送至地址產(chǎn)生器區(qū)塊221，其中此地址段落的地址位匯編成一讀取地址，例如，A24、A23、、Al、A0。請(qǐng)重新參閱圖4A，在頻率信號(hào)SCLK的下兩個(gè)頻率周期，此方法接收一第一效能增強(qiáng)指示(步驟350)。在一特定的實(shí)施例中，此第一效能增強(qiáng)指示包括8個(gè)位，例如，PO到P7，其是使用四個(gè)輸入/輸出接腳接收。舉例而言，四個(gè)指示位P4、P5、P6和P7在第一增強(qiáng)指示頻率周期接收，而另四個(gè)指示位PO、Pl、P2和P3則在第二增強(qiáng)指示頻率周期接收。在步驟350，此效能增強(qiáng)指示根據(jù)至少與此效能增強(qiáng)指示相關(guān)的信息進(jìn)行處理，以決定是否即將進(jìn)行一增強(qiáng)讀取操作。在一特定的實(shí)施例中，每一個(gè)第一增強(qiáng)指示頻率周期中所接收的四個(gè)指示位之一會(huì)與在第二增強(qiáng)指示頻率周期所接收的四個(gè)指示位對(duì)應(yīng)之一進(jìn)行比較。在一范例中，會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7^P3)且(P6^P2)且(P5#Pl)且(P4#P0)。當(dāng)然，可以有其它的變異或是修改。在一實(shí)施例中，此方法包含等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)以選取適合特定的應(yīng)用。在一特定的實(shí)施例中，此等待周期可以是8個(gè)頻率周期。在步驟360，此方法包含存取存儲(chǔ)陣列230以提取與在步驟340所產(chǎn)生的第一讀取地址相關(guān)的數(shù)據(jù)。此方法也包含同時(shí)使用輸入/輸出接腳自該集成電路中的存儲(chǔ)陣列輸出此被提取的數(shù)據(jù)。如圖4A中所示，一字節(jié)的數(shù)據(jù)D0-D7在兩個(gè)頻率周期中被傳送，例如，在第一數(shù)據(jù)頻率周期傳送數(shù)據(jù)位D4-D7，而在第二數(shù)據(jù)頻率周期傳送數(shù)據(jù)位D0-D3。在一實(shí)施例中，每一讀取操作或根據(jù)應(yīng)用的需求輸出特定數(shù)目的字節(jié)。舉例而言，在一讀取操作中所傳送的字節(jié)數(shù)目可以是一字節(jié)、二字節(jié)或是四字節(jié)等。在步驟370，假如根據(jù)與此效能增強(qiáng)指示相關(guān)的數(shù)據(jù)決定即將進(jìn)行一增強(qiáng)讀取操作的話，則進(jìn)行一增強(qiáng)讀取操作。在此增強(qiáng)讀取的一實(shí)施例中，不需要一個(gè)新的讀取命令就可以進(jìn)行一數(shù)據(jù)讀取。此處，第二讀取地址的地址段落被接收，且一第二讀取地址被形成以選取一第二存儲(chǔ)位置。在一特定的實(shí)施例中，此增強(qiáng)數(shù)據(jù)讀取方法包含下列步驟1、(步驟510)接收一第二地址；2、(步驟520)接收一第二效能增強(qiáng)指示；3、(步驟530)等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的存儲(chǔ)陣列輸出數(shù)據(jù)；4、(步驟540)至少根據(jù)與此第二效能增強(qiáng)指示相關(guān)的數(shù)據(jù)，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。13在步驟510，一個(gè)第二地址自對(duì)應(yīng)的多個(gè)輸入/輸出接腳接收。舉例而言，同時(shí)使用四個(gè)輸入/輸出接腳來(lái)接收位地址A23-A0。此第二地址由A23-A0組成，所以其是獨(dú)立于第一地址。此第一地址和第二地址可以位于不同的頁(yè)面之中。在步驟520，接收一第二效能增強(qiáng)指示。如圖4B中所示，同時(shí)使用四個(gè)輸入/輸出接腳來(lái)接收效能增強(qiáng)指示位，如同之前所描述過(guò)的。在步驟530，此方法包含等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的存儲(chǔ)陣列輸出數(shù)據(jù)。此數(shù)據(jù)與第二讀取地址相關(guān)。如圖4B中所示，數(shù)據(jù)位D7-D0分別在兩個(gè)頻率周期中同時(shí)使用四個(gè)輸入/輸出接腳來(lái)輸出。在步驟540，此方法包含根據(jù)至少與此第二效能增強(qiáng)指示相關(guān)的信息，來(lái)決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。類似于之前所描述的，效能增強(qiáng)指示位P7-P0被檢驗(yàn)，且會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7#P3)且(P6#P2)且(P5#Pl)且(P4^P0)。在一實(shí)施例中，只要是效能增強(qiáng)指示被設(shè)置，此增強(qiáng)讀取就會(huì)持續(xù)地進(jìn)行。根據(jù)之前所描述的實(shí)施例，此增強(qiáng)讀取方法會(huì)依照效能增強(qiáng)指示的需求而持續(xù)地進(jìn)行。因此，一個(gè)單一讀取命令允許多重隨機(jī)數(shù)據(jù)讀取操作。相反地，傳統(tǒng)技術(shù)每一個(gè)讀取命令僅允許單一讀取操作。對(duì)多重?cái)?shù)據(jù)讀取操作而言，傳統(tǒng)技術(shù)必須對(duì)每一數(shù)據(jù)讀取操作皆收一命令并加以解碼，導(dǎo)致更多的系統(tǒng)運(yùn)作管理時(shí)間。在某些集成電路，一個(gè)存儲(chǔ)陣列經(jīng)排被安排為頁(yè)面。在一例子中，一頁(yè)面包括256字節(jié)。在其它的例子中，一頁(yè)面可以包括512，1K或是4K字節(jié)等。在某些應(yīng)用中，或許希望在一存儲(chǔ)陣列同一頁(yè)面的不同存儲(chǔ)位置進(jìn)行多重讀取操作。根據(jù)本發(fā)明的另一實(shí)施例，一種不需要重復(fù)讀取命令或是重復(fù)復(fù)制地址信息就可以在一存儲(chǔ)陣列同一頁(yè)面的不同存儲(chǔ)位置進(jìn)行多重讀取操作的方法被提供。更多實(shí)施例的細(xì)節(jié)會(huì)在以下描述。圖6A和圖6B為根據(jù)本發(fā)明一實(shí)施例的一集成電路中增強(qiáng)數(shù)據(jù)讀取方法的簡(jiǎn)易時(shí)序圖。此圖標(biāo)僅是范例之用，并不是用來(lái)限制本發(fā)明的申請(qǐng)專利范圍。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合。此增強(qiáng)頁(yè)面讀取方法包含在一存儲(chǔ)陣列同一頁(yè)面的多重?cái)?shù)據(jù)讀取操作。此增強(qiáng)頁(yè)面讀取方法包含下列步驟1、接收一第一讀取命令；2、處理與第一讀取命令相關(guān)的信息；3、接收一第一多個(gè)地址段落；4、至少根據(jù)與地址段落相關(guān)的信息，產(chǎn)生第一讀取地址；5、接收一第一效能增強(qiáng)指示，且決定是否即將進(jìn)行一增強(qiáng)讀取操作；6、等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后自該集成電路中的一存儲(chǔ)陣列輸出數(shù)據(jù)；以及7、進(jìn)行一增強(qiáng)讀取操作，假如決定即將進(jìn)行一增強(qiáng)讀取操作。如上述描述，此增強(qiáng)頁(yè)面讀取方法與之前所描述的增強(qiáng)讀取方法很類似。然而，與圖3中的方法是讀取隨機(jī)存儲(chǔ)位置不同的是，此增強(qiáng)頁(yè)面讀取方法包含在存儲(chǔ)陣列的特定頁(yè)面的存儲(chǔ)位置進(jìn)行多重?cái)?shù)據(jù)讀取操作。此方法會(huì)在以下進(jìn)一步描述。如圖6B所示，假如決定即將進(jìn)行一增強(qiáng)讀取操作而要進(jìn)行一增強(qiáng)讀取操作的話，一第二讀取地址A7-A0被形成以選取一第二存儲(chǔ)位置，其在與第一讀取地址相關(guān)的第一存儲(chǔ)地址的相同頁(yè)面中。在此實(shí)施例中，位A23-A8被指定為不同的頁(yè)面，而位A7-A0則被指定為相同頁(yè)面中的不同字節(jié)。在一特定實(shí)施例中，此增強(qiáng)頁(yè)面讀取方法包含下列步驟1、接收一第二地址在第一頁(yè)面中；2、接收一第二效能增強(qiáng)指示；3、等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后自該集成電路中的存儲(chǔ)陣列輸出數(shù)據(jù)；以及4、至少根據(jù)與第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。在圖6B中，接收第二多個(gè)地址段落。每一個(gè)第二多個(gè)地址段落同時(shí)自每一個(gè)所對(duì)應(yīng)的多個(gè)輸入/輸出接腳接收。舉例而言，在圖6B中，地址位A7-A0，使用四個(gè)名為SI/SI00、S0/SI01、WP#/SI02和H0LD#/SI03的輸入/輸出接腳來(lái)接收。在一特定的實(shí)施例中，一頁(yè)面包括256字節(jié)，其可以由一8位地址于此頁(yè)面中尋址。因此如圖6B所示，此地址位A7-A0被安排成每一個(gè)包含2位的四個(gè)地址段落，如，A4和A0、A5和Al、A6和A2及A7和A3。至少根據(jù)與第二多個(gè)地址段落與第一多個(gè)頁(yè)面地址段落表相關(guān)的信息，產(chǎn)生一第二讀取地址。舉例而言，在圖6B中，使用由第一多個(gè)頁(yè)面地址段落的地址位A23-A8和由第二多個(gè)地址段落的地址位A7-A0，產(chǎn)生一第二讀取地址。根據(jù)本發(fā)明一實(shí)施例中，因?yàn)榈诙x取地址指向與第一獨(dú)取地址相同頁(yè)面中的一存儲(chǔ)位置，僅需要傳送第二讀取地址中的八個(gè)位。一讀取命令和重復(fù)地地址位A23-A8并不需要傳送。其結(jié)果是可以減少系統(tǒng)運(yùn)作管理時(shí)間。接收一第二效能增強(qiáng)指示。如圖6B中所示，同時(shí)使用四個(gè)輸入/輸出接腳分別在兩個(gè)頻率周期中接收效能增強(qiáng)指示位P7-P0，如同之前所描述過(guò)的。此方法包含等待n個(gè)頻率周期，之后同時(shí)使用多個(gè)輸入/輸出接腳自該集成電路中的存儲(chǔ)陣列輸出數(shù)據(jù)。此等待頻率周期的數(shù)目n，可以視應(yīng)用的需求而選取。舉例而言，在一特定的實(shí)施例中，n可以被設(shè)定為八個(gè)等待頻率周期。此數(shù)據(jù)是與第二讀取地址相關(guān)。如圖6B中所示，數(shù)據(jù)位D7-D0分別在兩個(gè)頻率周期中同時(shí)使用四個(gè)輸入/輸出接腳來(lái)輸出。此方法包含根據(jù)至少與此第二效能增強(qiáng)指示相關(guān)的信息，來(lái)決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。此處效能增強(qiáng)指示位P7-P0被處理，且會(huì)進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7#P3)且(P6#P2)且(P5#Pl)且(P4#PO)。在一實(shí)施例中，只要是效能增強(qiáng)指示被設(shè)置，此增強(qiáng)讀取就會(huì)持續(xù)地進(jìn)行。根據(jù)一替代實(shí)施例，本發(fā)明提供一種增強(qiáng)數(shù)據(jù)讀取的系統(tǒng)。此系統(tǒng)的一個(gè)范例可以參閱圖2至圖6B圖。舉例而言，此系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為1、接收一頁(yè)面讀取命令，其與一增強(qiáng)數(shù)據(jù)讀取相關(guān)；2、處理與此頁(yè)面讀取命令相關(guān)的信息；3、接收第一多個(gè)地址段落，每一第一多個(gè)地址段落自每一對(duì)應(yīng)的輸入/輸出接腳同時(shí)接收；4、至少根據(jù)與第一多個(gè)地址段落相關(guān)的信息，產(chǎn)生第一頁(yè)面讀取地址；5、接收一第一效能增強(qiáng)指示；6、根據(jù)與效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一增強(qiáng)讀取操作；157、等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后使用第一多個(gè)輸入/輸出接腳同時(shí)自該集成電路中的存儲(chǔ)陣列輸出數(shù)據(jù)，此數(shù)據(jù)與第一頁(yè)面讀取地址相關(guān)；以及8、進(jìn)行一增強(qiáng)讀取操作，假如決定即將進(jìn)行一增強(qiáng)讀取操作。在一實(shí)施例中，本發(fā)明的系統(tǒng)包含一個(gè)或多個(gè)元件會(huì)至少根據(jù)與第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作。在一特定的進(jìn)行此增強(qiáng)讀取操作的實(shí)施例中，此系統(tǒng)包含一個(gè)或多個(gè)元件，以進(jìn)行1、接收第二多個(gè)地址段落，每一第二多個(gè)地址段落自每一對(duì)應(yīng)的輸入/輸出接腳同時(shí)接收；2、至少根據(jù)與第二多個(gè)地址段落相關(guān)的信息，產(chǎn)生第二讀取地址；3、接收一第二效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)讀取操作；以及4、等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中的該存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第二讀取地址相關(guān)。在一特定的實(shí)施例中，此系統(tǒng)包含一集成電路其具有序列周邊接口輸入輸出接腳安排，此接腳安排包含第一接腳是芯片選擇(CSft)、第二接腳是數(shù)據(jù)輸出(S0/SI01)、第三接腳是寫入保護(hù)(WPft/SI02)、第四接腳是接地(GND)、第五接腳是數(shù)據(jù)輸入(SI/SI00)、第六接腳是序列頻率(SCLK)、第七接腳是保留(H0LD#/SI03)以及第八接腳是供應(yīng)電壓(VCC)。在一實(shí)施例中，此第一多個(gè)地址段落在六個(gè)頻率周期內(nèi)接收。在此系統(tǒng)的一特定實(shí)施例中，第一增強(qiáng)指示包括四個(gè)指示位P4、P5、P6和P7在第一增強(qiáng)指示頻率周期接收，而第二增強(qiáng)指示包括另四個(gè)指示位P0、Pl、P2和P3則在第二增強(qiáng)指示頻率周期接收。且會(huì)決定即將進(jìn)行一增強(qiáng)讀取操作，假如下列條件成立(P7#P3)且(P6#P2)且(P5#Pl)且(P4-P0)。雖然上述是顯示根據(jù)本發(fā)明的實(shí)施例的用于存儲(chǔ)元件的序列周邊接口方法所使用一選定群組的零件、接腳組態(tài)以及時(shí)序系列，但是也可以有其它各種的變異、修改與結(jié)合。舉例而言，某些接腳的安排及功能可以被交換或修改。根據(jù)實(shí)施例的不同，時(shí)序的安排也可以被改變。舉另一例而言，使用頻率周期的下降或上升邊緣可以被交換或修改。對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的變異、修改與結(jié)合。舉例而言，本發(fā)明可以用在其它的存儲(chǔ)元件如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、平行閃存或是其它非易失存儲(chǔ)器等等。在本發(fā)明已藉由參考詳述于上的該較佳實(shí)施例與例示而揭露的同時(shí)，需了解的是，該些實(shí)施例與例示僅為例示性之用而為非用以限制本發(fā)明，對(duì)于熟習(xí)本技藝者而言，可輕易地達(dá)成各種的修飾與結(jié)合，而該些修飾與結(jié)合應(yīng)落于本發(fā)明的精神與及權(quán)利要求所限定的范圍中。權(quán)利要求1.一種自一集成電路中讀取數(shù)據(jù)的方法，其特征在于，該方法包含接收一讀取命令；接收一第一地址；接收一第一效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息來(lái)決定是否要進(jìn)行一第一增強(qiáng)讀取操作；以及在根據(jù)該第一效能增強(qiáng)指示相關(guān)的信息而決定要進(jìn)行該第一增強(qiáng)讀取操作時(shí)，進(jìn)行該第一增強(qiáng)讀取操作。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述接收該第一效能增強(qiáng)指示且根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息來(lái)決定是否要進(jìn)行該第一增強(qiáng)讀取操作步驟之后進(jìn)一步包含等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后自該集成電路中的一存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第一地址相關(guān)。3.根據(jù)權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包含自多個(gè)對(duì)應(yīng)的輸入/輸出接腳接收一第二地址；接收一第二效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行該第二增強(qiáng)讀取操作；等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中輸出數(shù)據(jù)，該數(shù)據(jù)與該第二地址相關(guān)；根據(jù)與該第二效能增強(qiáng)指示相關(guān)的信息，決定是否進(jìn)行該第二增強(qiáng)讀取操作。4.根據(jù)權(quán)利要求1所述的方法，其特征在于，其中該集成電路包含一序列周邊接口接腳組態(tài)，該序列周邊接口接腳組態(tài)包含第一接腳是芯片選擇CSft、第二接腳是數(shù)據(jù)輸出SO/SI01、第三接腳是寫入保護(hù)WPft/SI02、第四接腳是接地GND、第五接腳是數(shù)據(jù)輸入SI/SI00、第六接腳是序列頻率SCLK、第七接腳是保留H0LD#/SI03以及第八接腳是供應(yīng)電壓VCC。5.根據(jù)權(quán)利要求4所述的方法，其特征在于，其中該第一效能增強(qiáng)指示包含在一第一增強(qiáng)指示頻率周期所接收的指示位P4、P5、P6和P7，以及在一第二增強(qiáng)指示頻率周期所接收的指示位P0、Pl、P2和P3，每一在該第一增強(qiáng)指示頻率周期所接收的指示位會(huì)與所對(duì)應(yīng)的在該第二增強(qiáng)指示頻率周期所接收的一指示位進(jìn)行比較。6.根據(jù)權(quán)利要求5所述的方法，其特征在于，其中決定即將進(jìn)行該第一增強(qiáng)讀取操作，假如下列條件成立P7-P3且P6-P2且P5-Pl且P4-P0。7.—種自一集成電路中讀取數(shù)據(jù)的方法，其特征在于，該方法包含接收一頁(yè)面讀取命令；接收一第一地址；接收一第一效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息，來(lái)決定是否要進(jìn)行一第一增強(qiáng)頁(yè)面讀取操作；以及在根據(jù)該第一效能增強(qiáng)指示相關(guān)的信息而決定要進(jìn)行該增強(qiáng)頁(yè)面讀取操作時(shí)，進(jìn)行該增強(qiáng)頁(yè)面讀取操作。8.根據(jù)權(quán)利要求7所述的方法，其特征在于，在所述接收該第一效能增強(qiáng)指示，且根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息，來(lái)決定是否要進(jìn)行該第一增強(qiáng)頁(yè)面讀取操作步驟之后進(jìn)一步包含等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用多個(gè)輸入/輸出接腳自一存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第一地址相關(guān)。9.根據(jù)權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包含自多個(gè)對(duì)應(yīng)的輸入/輸出接腳接收一第二地址；接收一第二效能增強(qiáng)指示，且根據(jù)至少一個(gè)該第二效能增強(qiáng)指示相關(guān)的信息，決定是否即將進(jìn)行一第二增強(qiáng)頁(yè)面讀取操作；以及等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后同時(shí)使用該多個(gè)輸入/輸出接腳自該集成電路中的該存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第二地址相關(guān)。10.根據(jù)權(quán)利要求7所述的方法，其特征在于，其中該集成電路包含一序列周邊接口接腳組態(tài)，該序列周邊接口接腳組態(tài)包含第一接腳是芯片選擇CSft、第二接腳是數(shù)據(jù)輸出SO/SI01、第三接腳是寫入保護(hù)WPft/SI02、第四接腳是接地GND、第五接腳是數(shù)據(jù)輸入SI/SI00、第六接腳是序列頻率SCLK、第七接腳是保留H0LD#/SI03以及第八接腳是供應(yīng)電壓VCC。11.根據(jù)權(quán)利要求IO所述的方法，其特征在于，其中該第一效能增強(qiáng)指示包含在一第一增強(qiáng)指示頻率周期所接收的指示位P4、P5、P6和P7，以及在一第二增強(qiáng)指示頻率周期所接收的指示位P0、Pl、P2和P3，每一在該第一增強(qiáng)指示頻率周期所接收的指示位會(huì)與所對(duì)應(yīng)的在該第二增強(qiáng)指示頻率周期所接收的一指示位進(jìn)行比較。12.—種增強(qiáng)數(shù)據(jù)讀取的系統(tǒng)，其特征在于，該系統(tǒng)包含一個(gè)或多個(gè)元件，組態(tài)為接收一讀取命令；接收一第一地址；接收一第一效能增強(qiáng)指示，并根據(jù)至少一個(gè)與該第一效能增強(qiáng)指示相關(guān)的信息，而決定是否要進(jìn)行該第一增強(qiáng)讀取操作；在根據(jù)該第一效能增強(qiáng)指示相關(guān)的信息而決定要進(jìn)行該第一增強(qiáng)讀取操作時(shí)，進(jìn)行該第一增強(qiáng)讀取操作。13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，其中該一個(gè)或多個(gè)元件還進(jìn)行接收一第二地址；接收一第二效能增強(qiáng)指示；以及等待n個(gè)頻率周期，其中n是一個(gè)整數(shù)，之后使用多個(gè)輸入/輸出接腳自該集成電路中的該存儲(chǔ)陣列輸出數(shù)據(jù)，該數(shù)據(jù)與該第二地址相關(guān)。14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其特征在于，進(jìn)一步包含一個(gè)或多個(gè)元件根據(jù)至少一個(gè)與該第二效能增強(qiáng)指示相關(guān)的信息而決定是否即將進(jìn)行該第二增強(qiáng)讀取操作。15.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，其中該集成電路包含一序列周邊接口接腳組態(tài)，該序列周邊接口接腳組態(tài)包含第一接腳是芯片選擇CSft、第二接腳是數(shù)據(jù)輸出S0/SI01、第三接腳是寫入保護(hù)WPft/SI02、第四接腳是接地GND、第五接腳是數(shù)據(jù)輸入SI/SI00、第六接腳是序列頻率SCLK、第七接腳是保留H0LD#/SI03以及第八接腳是供應(yīng)電壓VCC。16.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，其中該第一效能增強(qiáng)指示包含在一第一增強(qiáng)指示頻率周期所接收的指示位P4、P5、P6和P7，以及在一第二增強(qiáng)指示頻率周期所接收的指示位P0、Pl、P2和P3，其中決定即將進(jìn)行該第一增強(qiáng)讀取操作，假如下列條件成立P7-P3且P6-P2且P5-PI且P4-P0c全文摘要文檔編號(hào)G11C7/22GK101697283SQ20091000172公開日2010年4月21日申請(qǐng)日期2009年1月6日優(yōu)先權(quán)日2008年1月7日發(fā)明者劉家和,張坤龍,洪俊雄申請(qǐng)人:旺宏電子股份有限公司;