專利名稱：一種利用cf卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄放設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及音頻錄放設(shè)備，具體涉及一種利用CF卡為存儲(chǔ)介質(zhì) 的專業(yè)音頻錄放設(shè)備。
背景技術(shù)：
傳統(tǒng)的廣播級(jí)音頻錄制設(shè)備采用開(kāi)盤(pán)機(jī)作為錄制設(shè)備，磁帶作為 存儲(chǔ)介質(zhì)，開(kāi)盤(pán)機(jī)采用機(jī)械結(jié)構(gòu)設(shè)計(jì)，本身比較容易損壞，而磁帶本 身存在電磁特性自然衰減、退化等問(wèn)題，不利于長(zhǎng)期保存。對(duì)于廣播 節(jié)目錄制和播放這種要求安全穩(wěn)定的應(yīng)用來(lái)說(shuō)，采用其他更優(yōu)秀的介 質(zhì)存儲(chǔ)音頻成為了必然。
采用CF卡的錄音機(jī)是一種利用嵌入式系統(tǒng)對(duì)音頻進(jìn)行采集，并
將采集下來(lái)的音頻數(shù)據(jù)存儲(chǔ)在CF卡上。并且可以讀取CF卡上的音 頻文件進(jìn)行播放的專業(yè)音頻錄放設(shè)備。
CF卡全稱為"Compact Flash"卡，是最早推出的存儲(chǔ)卡產(chǎn)品， 由最大的FLASH MEMORY廠商之一的美國(guó)SANDISK公司于1994年研發(fā) 成功的。CF卡是目前應(yīng)用最為廣泛的存儲(chǔ)卡之一，由于它不帶驅(qū)動(dòng) 器，也沒(méi)有其它的移動(dòng)部件，因此，極少出現(xiàn)機(jī)械故障，使存儲(chǔ)的數(shù) 據(jù)更加安全。CF卡的使用壽命也非常長(zhǎng)，讀寫(xiě)次數(shù)可以達(dá)到上萬(wàn)次， 而且保存幾十年也可以保證數(shù)據(jù)完好無(wú)損。此外CF卡耗電量小，只 有普通硬盤(pán)的5%。另外它還具備速度快、價(jià)格便宜等優(yōu)點(diǎn)，是相當(dāng) 理想的存儲(chǔ)設(shè)備。

發(fā)明內(nèi)容
'
本發(fā)明的目的在于提供一種利用CF卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄 放設(shè)備。
為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下 一種利用CF卡為 存儲(chǔ)介質(zhì)的專業(yè)音頻錄放設(shè)備，包括嵌入式CPU,其特征在于該嵌 入式CPU與CF卡連接，該嵌入式CPU還和現(xiàn)場(chǎng)可編程門(mén)陣列連接， 現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)音頻電路與輸入輸出端口連接。其中音頻電路 包括AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊、AES解碼模塊和AES編碼模塊， 其中AD轉(zhuǎn)換模塊的輸出端與現(xiàn)場(chǎng)可編程門(mén)陣列連接，AD轉(zhuǎn)換模塊 的輸入端與模擬平衡輸入端口連接，DA轉(zhuǎn)換模塊的輸入端和現(xiàn)場(chǎng)可編程門(mén)陣列連接，DA轉(zhuǎn)換模塊的輸出端與模擬平衡輸出端口連接，
AES解碼模塊的輸出端和現(xiàn)場(chǎng)可編程門(mén)陣列連接，AES解碼模塊的 輸入端與AES平衡輸入端口連接，AES編碼模塊的輸入端和現(xiàn)場(chǎng)可 編程門(mén)陣列連接，AES編碼模塊的輸出端與AES平衡輸出端口連接。
在錄音時(shí)，嵌入式CPU通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的邏輯 控制部分設(shè)置AD轉(zhuǎn)換模塊或AES解碼模塊的工作模式，使其接收 模擬或AES音頻信號(hào)并轉(zhuǎn)換成數(shù)字音頻信號(hào)送入現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)，該數(shù)據(jù)在FPGA中的數(shù)據(jù)緩存部分緩沖后進(jìn)入嵌入式 CPU,之后由嵌入式CPU將音頻數(shù)據(jù)存儲(chǔ)于CF卡中。
在放音時(shí)，嵌入式CPU通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的邏輯 控制部分設(shè)置DA轉(zhuǎn)換模塊或AES編碼模塊的工作模式，并從CF卡 中讀取音頻數(shù)據(jù)送入DA轉(zhuǎn)換模塊或AES編碼模塊，由上述兩個(gè)模 塊將CF卡中的數(shù)字音頻數(shù)據(jù)轉(zhuǎn)換成模擬或AES音頻信號(hào)。
本發(fā)明的優(yōu)點(diǎn)在于徹底擺脫了體積龐大使用不便的開(kāi)盤(pán)機(jī)，CF卡 的錄音機(jī)體積小巧且能達(dá)到很高的音頻指標(biāo)，CF卡尺寸小的同時(shí)也 易于保存。


圖1為本發(fā)明的電路框圖
圖2為錄音時(shí)的流程圖
圖3為放音時(shí)的流程圖
圖4為FPGA的數(shù)據(jù)緩存部分框圖
圖5為FPGA的邏輯控制部分框圖
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作詳細(xì)說(shuō)明。
為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下 一種利用CF卡為 存儲(chǔ)介質(zhì)的專業(yè)音頻錄放設(shè)備，包括嵌入式CPU 1，其特征在于該嵌 入式CPU 1與CF卡2連接，該嵌入式CPU 1還和現(xiàn)場(chǎng)可編程門(mén)陣列 3連接，現(xiàn)場(chǎng)可編程門(mén)陣列3通過(guò)音頻電路與輸入輸出端口連接。其 中音頻電路包括AD轉(zhuǎn)換模塊4、 DA轉(zhuǎn)換模塊5、 AES解碼模塊6和 AES編碼模塊7，其中AD轉(zhuǎn)換模塊4的輸出端與現(xiàn)場(chǎng)可編程門(mén)陣列3 連接，AD轉(zhuǎn)換模塊4的輸入端與模擬平衡輸入端口 8連接，DA轉(zhuǎn)換 模塊5的輸入端和現(xiàn)場(chǎng)可編程門(mén)陣列3連接，DA轉(zhuǎn)換模塊5的輸出 端與模擬平衡輸出端口 9連接，AES解碼模塊6的輸出端和現(xiàn)場(chǎng)可 編程門(mén)陣列3連接，AES解碼模塊6的輸入端與AES平衡輸入端口 10 連接，AES編碼模塊7的輸入端和現(xiàn)場(chǎng)可編程門(mén)陣列3連接，AES編 碼模塊7的輸出端與AES平衡輸出端口 11連接。該嵌入式CPU 1還 與人機(jī)界面12連接。 *嵌入式CPU 1嵌入式CPU 1作為系統(tǒng)核心，不但要對(duì)音頻進(jìn)行處理，還要進(jìn)
行外設(shè)的控制。本設(shè)備采用嵌入式系統(tǒng)的硬件設(shè)計(jì)方案，選用了 Intel 公司的Xscale微體系結(jié)構(gòu)的嵌入式微處理器芯片PXA255。該芯片為 通用RISC (精簡(jiǎn)指令系統(tǒng))運(yùn)算控制器，其運(yùn)行主頻可達(dá)400Mhz， 并且具有較低的功耗。CPU和FPGA連接，并通過(guò)FPGA控制其他 模塊、以及獲得和發(fā)送音頻數(shù)據(jù)。同時(shí)CPU還支持PCMCIA接口， 可以連接CF卡等設(shè)備。
音頻電路
本設(shè)備采用了多個(gè)音頻模塊。包括AD轉(zhuǎn)換模塊4、 DA轉(zhuǎn)換模塊 5、 AES解碼模塊6和AES編碼模塊7。
Ap轉(zhuǎn)換模塊4用于將模擬音頻信號(hào)轉(zhuǎn)換成數(shù)字音頻信號(hào)，本設(shè) 備采裙Cirrus Logic公司的CS5361芯片以及相應(yīng)的運(yùn)放電路實(shí)現(xiàn)， 支持最大24bit、 192Kbps的采樣，本設(shè)備目前支持32K、 44.1K、 48K 三種采樣率，并可通過(guò)人機(jī)界面進(jìn)行設(shè)置。
DA轉(zhuǎn)換模塊5用于將數(shù)字音頻信號(hào)轉(zhuǎn)換成模擬音頻信號(hào)，本設(shè) 備采用Cirrus Logic公司的CS4392芯片以及相應(yīng)的運(yùn)放電路實(shí)現(xiàn)， 支持最大24bit、 192Kbps的采樣，本設(shè)備目前支持32K、 44.1K、 48K 三種采樣率，并可通過(guò)人機(jī)節(jié)目進(jìn)行設(shè)置。
AES解碼模塊6用于將符合AES標(biāo)準(zhǔn)的音頻信號(hào)轉(zhuǎn)換成數(shù)字音頻 信號(hào)，本設(shè)備采用^irrus Logic公司的CS8416芯片實(shí)現(xiàn)，支持最^ 24bit、 192Kbps的采樣，本設(shè)備目前支持32K、 44.1K、 48K三種采 樣率，并可通過(guò)人機(jī)界面進(jìn)行設(shè)置，而且可以讀出AES協(xié)議層的信 息。
^ AES編碼模塊7用于將數(shù)字音頻信號(hào)轉(zhuǎn)換成符合AES標(biāo)準(zhǔn)的音頻 信號(hào)。本設(shè)備采用Cirrus Logic公司的CS8406芯片以及相應(yīng)的運(yùn)放 電路實(shí)現(xiàn)，支持最大24bit、 192Kbps的采樣，本設(shè)備目前支持32K、 44.1K、 48K三種采樣率，并可通過(guò)人機(jī)界面進(jìn)行設(shè)置，而且按照AES 協(xié)議輸出。 —
CPU可以通過(guò)上述四個(gè)模塊獲取或發(fā)送模擬/數(shù)字音頻。 為了減小傳輸干擾，提高音頻指標(biāo)，本設(shè)備采用了平衡輸入/輸出 接口。
*現(xiàn)場(chǎng)可編程門(mén)陣列3
本監(jiān)測(cè)設(shè)備硬件設(shè)計(jì)中，采用了方便靈活的FPGA (現(xiàn)場(chǎng)可編程 門(mén)陣列)3用來(lái)為CPU擴(kuò)展一個(gè)高速數(shù)據(jù)接收接口和一個(gè)發(fā)送接口， 同時(shí)達(dá)到數(shù)據(jù)緩存的作用，以及一些外圍設(shè)備相關(guān)的邏輯控制。FPGA 選用了 Altera公司的EP1C4。
數(shù)據(jù)緩存部分對(duì)于CPU的高處理速度而言，音頻數(shù)據(jù)的數(shù)據(jù)量相對(duì)較低，因此需要一個(gè)數(shù)據(jù)緩存器來(lái)完成數(shù)據(jù)速度匹配問(wèn)題。但是
傳統(tǒng)方式采用的RAM存儲(chǔ)芯片，不但提高了設(shè)備的成本，也給處理 器帶來(lái)控制外部RAM的負(fù)擔(dān)。因此采用內(nèi)部帶有RAM的FPGA， 不但解決了成本的問(wèn)題，也給設(shè)計(jì)帶來(lái)靈活的改進(jìn)空間。FPGA中為 接收和發(fā)送各分配有兩塊大小為2048bytes的雙口 RAM作為數(shù)據(jù)緩 存用。在實(shí)際使用時(shí)，根據(jù)音頻數(shù)據(jù)的采樣率大小，每次緩存一定大 小的數(shù)據(jù)，兩塊數(shù)據(jù)存儲(chǔ)區(qū)域相互切換，保證數(shù)據(jù)緩存沒(méi)有讀寫(xiě)錯(cuò)誤。 所有音頻數(shù)據(jù)均通過(guò)FPGA的緩存才進(jìn)入CPU或從CPU輸出。如圖 4所示，F(xiàn)PGA的數(shù)據(jù)緩存部分包括與CPU數(shù)據(jù)總線14連接的兩個(gè) 數(shù)據(jù)緩存13，其中一個(gè)數(shù)據(jù)緩存13與模擬輸入單元15的輸出端和 AES輸入單元16的輸出端連接，模擬輸入單元15的輸入端與AD轉(zhuǎn) 換模塊4的輸出端連接，AES輸入單元16的輸入端和AES解碼模塊 6的輸出端連接，另一個(gè)數(shù)據(jù)緩存13與模擬輸出單元17的輸入端和 AES輸出單元18的輸入端連接，模擬輸出單元17的輸出端與DA轉(zhuǎn) 換模塊5的輸入端連接，AES輸出單元18的輸出端和AES編碼模塊 7的輸入端連接。
邏輯控制部分20:完成整個(gè)系統(tǒng)的邏輯控制，其中包括網(wǎng)絡(luò)讀寫(xiě) 信號(hào)控制、機(jī)箱報(bào)警燈控制、按鍵控制、音頻時(shí)鐘控制、寄存器控制 以及外設(shè)中斷控制邏輯。用以協(xié)助CPU對(duì)外圍設(shè)備進(jìn)行讀寫(xiě)以及中 斷處理的控制功能。如圖5所示，F(xiàn)PGA的邏輯控制部分20包括并 行的網(wǎng)絡(luò)芯片控制單元21，音頻芯片控制單元22，按鍵控制單元23， 燈控制單元24和CF卡時(shí)序控制單元25。
參CF卡2
通過(guò)嵌入式CPU的PCMCIA接口可以寫(xiě)入/讀取CF卡的數(shù)據(jù)。 CF工作在PC Card Memory模式下。
由于CF卡2的帶電拔插可能會(huì)導(dǎo)致CF上的文件損壞，因此必須 對(duì)CF卡的電源進(jìn)行管理，防止在對(duì)CF卡進(jìn)行讀寫(xiě)操作時(shí)拔出CF 卡。在插入CF卡并關(guān)上CF艙門(mén)后FPGA檢測(cè)該CF卡的Card Detect 管腳，如檢測(cè)到即打開(kāi)CF卡的供電并點(diǎn)亮指示燈，此時(shí)CF卡被系 統(tǒng)識(shí)別并開(kāi)始工作。在需要拔出CF時(shí)先打開(kāi)CF艙門(mén)，系統(tǒng)檢測(cè)到 艙門(mén)打開(kāi)后開(kāi)始同步CF卡上的文件系統(tǒng)，同步后停止對(duì)CF卡的供 電并關(guān)閉指示燈。此時(shí)可以安全拔出CF卡。
系統(tǒng)同時(shí)設(shè)計(jì)了電池，在意外掉電時(shí)可以保持對(duì)CF卡的供電， 防止CF卡因斷電而損壞。
*人機(jī)界面12
包括液晶屏和操作按鍵。液晶屏用于顯示工作狀態(tài)，操作按鍵用
6于對(duì)錄音機(jī)進(jìn)行操作。 *編碼方式
一般采用脈沖編碼調(diào)制(PCM)無(wú)壓縮編碼。也可采用MPEG I Layern/III的壓縮編碼方式。壓縮后的音頻文件體積大大縮小，可以 存儲(chǔ)更長(zhǎng)的時(shí)間。
圖2示出了錄音時(shí)的流程圖。在錄音時(shí)，嵌入式CPU通過(guò)FPGA 的邏輯控制部分設(shè)置AD模塊或AES解碼模塊的工作模式，使其接 收模擬或AES音頻信號(hào)并轉(zhuǎn)換成數(shù)字音頻信號(hào)送入FPGA，該數(shù)據(jù) 在FPGA中的數(shù)據(jù)緩存部分緩沖后進(jìn)入嵌入式CPU,之后由嵌入式 CPU將音頻數(shù)據(jù)存儲(chǔ)于CF卡中。在存儲(chǔ)音頻數(shù)據(jù)前可以選擇由CPU 對(duì)音頻進(jìn)行MP3編碼，縮小音頻文件的體積。
圖3示出了放音時(shí)的流程圖。在放音時(shí)，嵌入式CPU通過(guò)FPGA 的邏輯控制部分設(shè)置DA模塊或AES編碼模塊的工作模式，并從CF 卡中讀取音頻數(shù)據(jù)，如果音頻數(shù)據(jù)是MP3格式的還需要由CPU進(jìn)行 MP3解碼，隨后CPU將音頻數(shù)據(jù)送入DA模塊或AES編碼模塊，由 上述兩個(gè)模塊將CF卡中的數(shù)字音頻數(shù)據(jù)轉(zhuǎn)換成模擬或AES音頻信
號(hào)
本領(lǐng)域的普通技術(shù)人員均可根據(jù)本說(shuō)明書(shū)中所描述的實(shí)施例中提 到型號(hào)的芯片的產(chǎn)品說(shuō)明書(shū)進(jìn)行電路連接，因此在此不提供具體的電 路示例，在本發(fā)明中主要的創(chuàng)新在于利用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA作 為CPU的緩存，并實(shí)現(xiàn)協(xié)助CPU對(duì)外圍設(shè)備進(jìn)行讀寫(xiě)以及中斷處理 的控制功能并，從而實(shí)現(xiàn)能夠用CF卡作為該音頻錄放設(shè)備的存儲(chǔ)介 質(zhì)。熟悉現(xiàn)場(chǎng)可編程門(mén)陣列FPGA可以容易地根據(jù)本說(shuō)明書(shū)的內(nèi)容對(duì) 其進(jìn)行編程來(lái)實(shí)現(xiàn)上述功能。
權(quán)利要求
1、一種利用CF卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄放設(shè)備，包括嵌入式CPU，其特征在于該嵌入式CPU與CF卡連接，該嵌入式CPU還和現(xiàn)場(chǎng)可編程門(mén)陣列連接，現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)音頻電路與輸入輸出端口連接。
2、 按權(quán)利要求1所述的利用CF卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄放 設(shè)備，其特征在于其中音頻電路包括AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換模塊、 AES解碼模塊和AES編碼模塊，其中AD轉(zhuǎn)換模塊的輸出端與現(xiàn)場(chǎng) 可編程門(mén)陣列連接，AD轉(zhuǎn)換模塊的輸入端與模擬平衡輸入端口連接， DA轉(zhuǎn)換模塊的輸入端和現(xiàn)場(chǎng)可編程門(mén)陣列連接，DA轉(zhuǎn)換模塊的輸 出端與模擬平衡輸出端口連接，AES解碼模塊的輸出端和現(xiàn)場(chǎng)可編 程門(mén)陣列連接，AES解碼模塊的輸入端與AES平衡輸入端口連接， AES編碼模塊的輸入端和現(xiàn)場(chǎng)可編程門(mén)陣列連接，AES編碼模塊的 輸出端與AES平衡輸出端口連接。
3、 按權(quán)利要求1所述的利用CF卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄放 設(shè)備，其特征在于該嵌入式CPU還與人機(jī)界面連接。
4、 如權(quán)利要求2所述的利用CF卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄放 設(shè)備，其特征在于FPGA的數(shù)據(jù)緩存部分包括與CPU數(shù)據(jù)總線連接 的兩個(gè)數(shù)據(jù)緩存，其中一個(gè)數(shù)據(jù)緩存通過(guò)模擬輸入單元與AD轉(zhuǎn)換模 塊的輸出端連接，同時(shí)還通過(guò)AES輸入單元和AES解碼模塊的輸出 端連接，另一個(gè)數(shù)據(jù)緩存通過(guò)模擬輸出單元與DA轉(zhuǎn)換模塊的輸入端 連接，'同時(shí)還通過(guò)AES輸出單元和AES編碼模塊的輸入端連接； FPGA的邏輯控制部分包括并行的網(wǎng)絡(luò)芯片控制單元，音頻芯片控制 單元，按鍵控制單元，燈控制單元和CF卡時(shí)序控制單元。
全文摘要
本發(fā)明涉及一種利用CF卡為存儲(chǔ)介質(zhì)的專業(yè)音頻錄放設(shè)備，包括嵌入式CPU，其特征在于該嵌入式CPU與CF卡連接，該嵌入式CPU還和現(xiàn)場(chǎng)可編程門(mén)陣列連接，現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)音頻電路與輸入輸出端口連接。本發(fā)明的優(yōu)點(diǎn)在于徹底擺脫了體積龐大使用不便的開(kāi)盤(pán)機(jī)，CF卡的錄音機(jī)體積小巧且能達(dá)到很高的音頻指標(biāo)，完全可以達(dá)到專業(yè)音頻錄音和播出的要求，CF卡尺寸小的同時(shí)也易于保存。
文檔編號(hào)G11C7/00GK101494082SQ200810032980
公開(kāi)日2009年7月29日 申請(qǐng)日期2008年1月23日 優(yōu)先權(quán)日2008年1月23日
發(fā)明者呂家瑜, 惠新標(biāo), 毅 曹, 瑞 武, 波 王, 勇 邵, 蓉 陳, 陳立德, 樑 顧 申請(qǐng)人:上海風(fēng)格信息技術(shù)有限公司;上海文廣新聞傳媒集團(tuán)