專利名稱：高密度存儲體設(shè)計的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)、集成電路設(shè)計技術(shù)、電子技術(shù)、數(shù)字信號處理技術(shù)。
背景技術(shù)：
目前人們所熟知的存儲體中的記憶單元設(shè)計的電路單元工作于開關(guān)狀態(tài)，輸出電平狀態(tài)只有0和1，只能存儲一位數(shù)據(jù)，特別是每個記憶單元對應(yīng)輸入輸出接口只能輸出表示0或1的1位數(shù)據(jù)信息。而本發(fā)明的每個記憶單元電路工作于放大狀態(tài)，輸出電壓狀態(tài)有多個電平，可以表示多位數(shù)據(jù)，從而大大提高存儲體的設(shè)計密度。

發(fā)明內(nèi)容
本發(fā)明的高密度存儲體設(shè)計利用半導(dǎo)體電路工作于放大狀態(tài)可以輸出多個電平值，在輸出接口對多個電平進(jìn)行編碼輸出表示多位數(shù)據(jù)信息；在輸入接口對多位數(shù)據(jù)信息數(shù)模轉(zhuǎn)換為一定的電位信息存儲在記憶單元中。由于每個記憶單元可以工作在放大狀態(tài)，可以輸出多種電平值，而不同的電平可以表示多位數(shù)據(jù)信息的組合。由于記憶單元電路1的設(shè)計與目前集成電路設(shè)計基本相似，只是工作狀態(tài)不同，但由于不同電平的組合可以表示多位信息，因此在相同晶圓面積上可以存儲的數(shù)據(jù)信息就更多。
為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是使記憶單元電路1工作于放大狀態(tài)，而輸出接口電路可以將不同電平編碼成多位數(shù)據(jù)信息，輸入接口電路可以將多位數(shù)據(jù)信息轉(zhuǎn)換為某個電平值存儲在記憶單元中。
本發(fā)明的特點是記憶單元電路1工作于放大狀態(tài)，輸入輸出接口電路2完成多電平信息與多位數(shù)據(jù)表示信息的轉(zhuǎn)換；。
下面結(jié)合實施附圖對本發(fā)明做進(jìn)一步的說明。


圖本發(fā)明的原理示意圖具體實施方式
下面結(jié)合附圖對本發(fā)明的工作原理進(jìn)行詳細(xì)說明。
原理示意圖如圖，本發(fā)明原理至少包括兩個兩部分構(gòu)成，一部分是工作于放大狀態(tài)的記憶單元電路1，一部分是具有模擬數(shù)字轉(zhuǎn)換和數(shù)字模擬轉(zhuǎn)換功能的輸入輸出接口電路2。通過輸入接口電路的數(shù)字模擬轉(zhuǎn)換功能將多位數(shù)字信息以模擬電平信號形式存儲在記憶單元中；通過輸出接口電路的模擬數(shù)字轉(zhuǎn)換功能可以將記憶單元輸出的模擬電平信號轉(zhuǎn)換成多位數(shù)字信號輸出。因此一個記憶單元能夠表示的信息量大大加大。通過提高輸入輸出接口電路2對多級模擬電平3的識別精度，可以進(jìn)一步提高記憶單元1的信息表達(dá)量，從而實現(xiàn)高密度存儲體電路的設(shè)計。當(dāng)把模擬電平分成四級電平時，一個記憶單元可以表示兩位數(shù)字信息；當(dāng)把模擬電平分成八級電平時，一個記憶單元可以表示三位數(shù)字信息；當(dāng)把模擬電平分成十六級電平時，一個記憶單元可以表示四位數(shù)字信息；依次類推。
本發(fā)明的四級電平表示2位數(shù)據(jù)信息實例原理說明由兩部分構(gòu)成，一部分是工作于放大狀態(tài)的記憶單元電路1，一部分是四級識別精度的具有模擬數(shù)字轉(zhuǎn)換和數(shù)字模擬轉(zhuǎn)換功能的輸入輸出接口電路2。存儲信息讀取時，根據(jù)記憶單元中存儲的電平值大小確定輸出兩位數(shù)字信號的值。以5伏供電電壓為例，當(dāng)記憶單元存儲電平在0至1.2伏時輸出00兩位信息；當(dāng)記憶單元存儲電平在1.2至2.4伏時輸出01兩位信息；當(dāng)記憶單元存儲電平在2.4至3.6伏時輸出10兩位信息；當(dāng)記憶單元存儲電平在3.6至4.8伏時輸出11兩位信息。比目前已知的同樣數(shù)量記憶單元的存儲體存儲密度提高了兩倍。
本發(fā)明的八級電平表示3位數(shù)據(jù)信息原理說明由兩部分構(gòu)成，一部分是工作于放大狀態(tài)的記憶單元電路，一部分是八級識別精度的具有模擬數(shù)字轉(zhuǎn)換和數(shù)字模擬轉(zhuǎn)換功能的輸入輸出接口電路。存儲信息讀取時，根據(jù)記憶單元中存儲的電平值輸出三位數(shù)字信號。以5伏供電電壓為例，當(dāng)記憶單元存儲電平在0至0.6伏時輸出000三位信息；當(dāng)記憶單元存儲電平在0.6至1.2伏時輸出001三位信息；當(dāng)記憶單元存儲電平在1.2至1.8伏時輸出010三位信息；當(dāng)記憶單元存儲電平在1.8至2.4伏時輸出011三位信息；當(dāng)記憶單元存儲電平在2.4至3.0伏時輸出100三位信息；當(dāng)記憶單元存儲電平在3.0至3.6伏時輸出101三位信息；當(dāng)記憶單元存儲電平在3.6至4.2伏時輸出110三位信息；當(dāng)記憶單元存儲電平在4.2至4.8伏時輸出111三位信息。比目前已知的同樣數(shù)量記憶單元的存儲體存儲密度提高了三倍。
本發(fā)明的十六級電平表示4位數(shù)據(jù)信息原理說明由兩部分構(gòu)成，一部分是工作于放大狀態(tài)的記憶單元電路，一部分是十六級識別精度的具有模擬數(shù)字轉(zhuǎn)換和數(shù)字模擬轉(zhuǎn)換功能的輸入輸出接口電路。存儲信息讀取時，根據(jù)記憶單元中存儲的電平值輸出四位數(shù)字信號。以5伏供電電壓為例，當(dāng)記憶單元存儲電平在0.0至0.3伏時輸出0000四位信息；當(dāng)記憶單元存儲電平在0.3至0.6伏時輸出0001四位信息；當(dāng)記憶單元存儲電平在0.6至0.9伏時輸出0010四位信息；當(dāng)記憶單元存儲電平在0.9至1.2伏時輸出0011四位信息；當(dāng)記憶單元存儲電平在1.2至1.5伏時輸出0100四位信息；當(dāng)記憶單元存儲電平在1.5至1.8伏時輸出0101四位信息；當(dāng)記憶單元存儲電平在1.8至2.1伏時輸出0110四位信息；當(dāng)記憶單元存儲電平在2.1至2.4伏時輸出0111四位信息；當(dāng)記憶單元存儲電平在2.4至2.7伏時輸出1000四位信息；當(dāng)記憶單元存儲電平在2.7至3.0伏時輸出1001四位信息；當(dāng)記憶單元存儲電平在3.0至3.3伏時輸出1010四位信息；當(dāng)記憶單元存儲電平在3.3至3.6伏時輸出1011四位信息；當(dāng)記憶單元存儲電平在3.6至3.9伏時輸出1100四位信息；當(dāng)記憶單元存儲電平在3.9至4.2伏時輸出1101四位信息；當(dāng)記憶單元存儲電平在4.2至4.5伏時輸出1110四位信息；當(dāng)記憶單元存儲電平在4.5至4.8伏時輸出1111四位信息。比目前已知的同樣數(shù)量記憶單元的存儲體存儲密度提高了四倍。
權(quán)利要求
1.本發(fā)明的高密度存儲體設(shè)計涉及一種利用由半導(dǎo)體記憶單元電路工作于放大狀態(tài)，根據(jù)輸出電壓的幅度大小代表n個數(shù)據(jù)位信息用以實現(xiàn)高存儲密度的存儲體設(shè)計方法，特別涉及一種在存儲體電路設(shè)計中，使半導(dǎo)體組成的記憶單元電路工作于放大狀態(tài)，每個記憶單元表示多個數(shù)據(jù)位信息的存儲體設(shè)計。其特征是記憶單元電路工作于放大狀態(tài)，根據(jù)記憶單元輸出電壓大小表示多個數(shù)據(jù)位的值。
2.根據(jù)權(quán)利要求1所述的高密度存儲體設(shè)計中每個記憶單元電路1工作于放大狀態(tài)，輸出電壓狀態(tài)有多個邏輯電平，可以表示多位數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的高密度存儲體設(shè)計中輸入輸出接口電路2包含數(shù)字模擬轉(zhuǎn)換電路和模擬數(shù)字轉(zhuǎn)換電路。
4.根據(jù)權(quán)利要求1所述的高密度存儲體設(shè)計中每個記憶單元表示多位數(shù)據(jù)(n bits)。
5.根據(jù)權(quán)利要求1所述的高密度存儲體設(shè)計至少包括兩個兩部分構(gòu)成，一部分是工作于放大狀態(tài)的記憶單元電路1，一部分是具有模擬數(shù)字轉(zhuǎn)換和數(shù)字模擬轉(zhuǎn)換功能的輸入輸出接口電路2。
全文摘要
高密度存儲體設(shè)計涉及一種利用由半導(dǎo)體電路工作在放大狀態(tài)，根據(jù)輸出電壓的幅度大小代表n個數(shù)據(jù)位信息用以實現(xiàn)高存儲密度的存儲體設(shè)計方法，特別涉及一種在存儲體電路設(shè)計中，使半導(dǎo)體組成的記憶單元電路1工作于放大狀態(tài)，每個記憶單元表示多個數(shù)據(jù)位信息的存儲體設(shè)計。其特征是記憶單元電路1工作于放大狀態(tài)，根據(jù)存儲單元輸出電壓大小表示多個數(shù)據(jù)位的值。從而大大提高存儲體的設(shè)計密度。同時對數(shù)據(jù)信息的輸入輸出接口電路2重新設(shè)計，在本發(fā)明中的輸入輸出接口電路2包含數(shù)字模擬轉(zhuǎn)換電路和模擬數(shù)字轉(zhuǎn)換電路。實現(xiàn)每個記憶單元表示多位數(shù)據(jù)(n bits)的輸入與輸出。
文檔編號G11C7/10GK1794354SQ200510116810
公開日2006年6月28日 申請日期2005年10月31日 優(yōu)先權(quán)日2005年10月31日
發(fā)明者李博航 申請人:李博航