專利名稱：半導(dǎo)體存儲器件及其初始化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件及其初始化方法。更具體地講，本發(fā)明涉及具有包括由鐵電材料制造的電容膜的電容器的非易失性半導(dǎo)體存儲器件，及其初始化方法。
背景技術(shù)：
近來，即使在斷電時(shí)也不會失去記錄的數(shù)據(jù)的非易失性存儲器，例如，允許一次擦除整個(gè)塊的電可擦除可編程只讀存儲器(Flash EEPROM)和鐵電隨機(jī)存取存儲器(FeRAM)，已經(jīng)被應(yīng)用到越來越多的半導(dǎo)體存儲器件。
在非易失性存儲器和使用非易失性存儲器的系統(tǒng)中，為了系統(tǒng)優(yōu)化的目的，非易失性存儲器的一個(gè)扇區(qū)存儲它的操作模式以及系統(tǒng)的操作模式。如果配置存儲扇區(qū)執(zhí)行冗余替換，那么如果系統(tǒng)使用的存儲扇區(qū)中出現(xiàn)缺陷，則利用保存在存儲扇區(qū)中的冗余替換的地址來修復(fù)這些缺陷。
通常，為了優(yōu)化存儲扇區(qū)的操作模式和系統(tǒng)的操作模式或執(zhí)行冗余替換，預(yù)先將包含操作模式和冗余替換的地址的芯片數(shù)據(jù)存儲在非易失性存儲扇區(qū)的一個(gè)區(qū)中，并且在通電之后通過從該區(qū)讀出芯片數(shù)據(jù)來初始化非易失性存儲扇區(qū)，從而，例如，初始化非易失性存儲扇區(qū)和系統(tǒng)的操作模式，并設(shè)定冗余替換。
以下，參考


一種具有非易失性存儲器的已知的半導(dǎo)體存儲器件。
圖7示出了一種已知的半導(dǎo)體存儲器件的電路配置。
如圖7所示，該已知的半導(dǎo)體存儲器件包括第一存儲單元塊101，第二存儲單元塊102，第三存儲單元塊103，第四存儲單元塊104，這些存儲單元塊是用于存儲排列成列和行的用戶數(shù)據(jù)(通常的存儲單元)，并且每個(gè)都是由多個(gè)非易失性存儲單元構(gòu)成的區(qū)。
第一存儲單元塊101設(shè)置有用于存儲包括，例如，存儲單元塊的操作模式和冗余替換的地址的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)101b，和正常的存儲單元101a。
存儲單元塊101至104連接到存儲器控制電路110，存儲器控制電路110接收來自用于對從微計(jì)算機(jī)120發(fā)出的外部命令解碼的命令解碼器111的內(nèi)部控制信號。存儲器控制電路110連接到用于臨時(shí)存儲操作模式和冗余替換的地址的系統(tǒng)寄存器112。
在如此配置的半導(dǎo)體存儲器件的初始化中，在通電之后，微計(jì)算機(jī)120經(jīng)過存儲器控制電路110從芯片數(shù)據(jù)存儲區(qū)101b讀出芯片數(shù)據(jù)，并且將芯片數(shù)據(jù)寫到系統(tǒng)寄存器112中，從而，例如，設(shè)定器件的操作模式和執(zhí)行冗余替換。在這種情況下，為了正常地初始化該器件，芯片數(shù)據(jù)存儲區(qū)101b需要通過存儲器測試。如果即使在芯片數(shù)據(jù)數(shù)據(jù)存儲區(qū)101b中的一個(gè)地址上發(fā)現(xiàn)錯(cuò)誤，那么認(rèn)為整個(gè)半導(dǎo)體芯片是有缺陷的。
如上所述，已知的半導(dǎo)體存儲器件存在的第一個(gè)問題是，在芯片數(shù)據(jù)存儲區(qū)101b中的一個(gè)地址上發(fā)生錯(cuò)誤，使得整個(gè)半導(dǎo)體芯片被認(rèn)為是有缺陷的，即使存儲單元塊101至104都沒有缺陷。
此外，已知的半導(dǎo)體存儲器件存在的第二個(gè)問題是，沒有采取任何措施處理由于通電之后器件立即被初始化造成的不穩(wěn)定性，而因此需要比正常操作更為可靠的操作的電源電壓。
此外，在初始化過程中，外部命令的輸入可能造成系統(tǒng)操作模式的設(shè)置和冗余替換的地址信息丟失。這在執(zhí)行破壞性讀出的諸如ReRAM之類的存儲器中更為嚴(yán)重(第三問題)。

發(fā)明內(nèi)容
因此，本發(fā)明的第一個(gè)目的是要改善存儲在包括非易失性半導(dǎo)體存儲單元的半導(dǎo)體存儲器件中的芯片數(shù)據(jù)的可靠性。本發(fā)明的第二個(gè)目的是要改善器件初始化的可靠性。
為了達(dá)到第一個(gè)目的，第一發(fā)明的半導(dǎo)體存儲器件包括至少一個(gè)包括非易失性存儲單元的存儲單元塊。該至少一個(gè)存儲單元塊包括多個(gè)用于存儲包含半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)，和多個(gè)用于存儲通過標(biāo)記(pass-flag)的通過標(biāo)記存儲區(qū)。通過標(biāo)記存儲區(qū)對應(yīng)于相應(yīng)的芯片數(shù)據(jù)存儲區(qū)，并且指示存儲的芯片數(shù)據(jù)的有效性。芯片數(shù)據(jù)存儲區(qū)用于存儲同樣的芯片數(shù)據(jù)。
在第一發(fā)明的半導(dǎo)體存儲器件中，所有芯片數(shù)據(jù)存儲區(qū)包括相同的芯片數(shù)據(jù)。因此，如果提供了數(shù)量為n(這里n是至少為2的整數(shù))的芯片數(shù)據(jù)存儲區(qū)，那么僅僅一個(gè)有效的通過標(biāo)記就足以讀取正常芯片數(shù)據(jù)，從而使本發(fā)明的器件的可靠性比已知的半導(dǎo)體存儲器件的可靠性高n倍。
在第一發(fā)明的半導(dǎo)體存儲器件中，至少一個(gè)存儲單元塊優(yōu)選包括多個(gè)存儲單元塊，并且芯片數(shù)據(jù)存儲區(qū)優(yōu)選設(shè)置在相應(yīng)的存儲單元塊中。
例如，如果所有芯片存儲區(qū)設(shè)置在一個(gè)存儲單元塊中，那么可以共享一個(gè)存取芯片數(shù)據(jù)存儲區(qū)的字線或位線。結(jié)果是，甚至可以共享缺陷。但是，由于芯片數(shù)據(jù)存儲區(qū)被分配到發(fā)明的器件的相應(yīng)的存儲單元塊，所以所有芯片數(shù)據(jù)存儲區(qū)同時(shí)包括缺陷的可能性很少。
在第一發(fā)明的半導(dǎo)體存儲器件中，每個(gè)通過標(biāo)記優(yōu)選的是由一個(gè)包含多個(gè)位的位串構(gòu)成。
因此，如果即使構(gòu)成通過標(biāo)記的一個(gè)位是“通過”狀態(tài)，也能夠確定通過標(biāo)記的有效性。
在這種情況下，每個(gè)通過標(biāo)記優(yōu)選包含其中構(gòu)成位串的所有位即不是“0”也不是“1”的數(shù)據(jù)。
因此，即使當(dāng)位線和電源線短路時(shí)所有位都變成“1”，也可以如預(yù)定的那樣做出失敗確定。
在這種情況下，芯片數(shù)據(jù)優(yōu)選包括一個(gè)控制位，并且根據(jù)這個(gè)控制位被定義為給出初始化半導(dǎo)體存儲器件的指令的控制命令。
如果，例如，在一個(gè)芯片數(shù)據(jù)存儲區(qū)中設(shè)定了用于給予停止讀出的指令的控制命令而不是芯片數(shù)據(jù)，那么不需要在下一個(gè)區(qū)中存取芯片數(shù)據(jù)。因此，可以縮短讀取芯片數(shù)據(jù)的周期和寫入(設(shè)定)數(shù)據(jù)的周期。
在這種情況下，控制命令優(yōu)選地包括用于停止從芯片數(shù)據(jù)存儲區(qū)讀出的讀出停止命令，或跳過一個(gè)讀出地址的跳躍命令。
在第一發(fā)明的半導(dǎo)體存儲器件中，至少一個(gè)存儲單元塊中的芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)各優(yōu)選地包括具有兩個(gè)晶體管和兩個(gè)電容器的非易失性存儲單元，并且至少一個(gè)存儲單元塊中的除了芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)之外的區(qū)優(yōu)選地包括具有一個(gè)晶體管和一個(gè)電容器的非易失性存儲單元。
如上所述，如果配置用于存儲用戶數(shù)據(jù)的存儲單元包括一個(gè)電容器和一個(gè)晶體管的FeRAM，使得芯片數(shù)據(jù)存儲區(qū)中的每個(gè)存儲單元包括兩個(gè)電容器和兩個(gè)晶體管，那么能夠提高芯片數(shù)據(jù)存儲區(qū)的可靠性。
在第一發(fā)明的半導(dǎo)體存儲器件中，非易失性存儲單元優(yōu)選的是具有包括由鐵電材料制造的電容膜的電容器的鐵電存儲單元，并且優(yōu)選地使寫入到芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)以及在讀取操作中從芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)重寫的周期長于寫入到至少一個(gè)存儲單元塊中的、除了芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)的一個(gè)區(qū)中以及在讀取操作中從這個(gè)區(qū)重寫的周期。
在執(zhí)行破壞性讀出的非易失性存儲單元的情況下，如果如上所述將讀出循環(huán)中重寫的周期設(shè)置得比較長，那么可以提高可靠性。
一種發(fā)明的用于初始化半導(dǎo)體存儲器件的方法，該半導(dǎo)體存儲器件包括具有非易失性存儲單元的存儲單元塊，存儲單元塊包括多個(gè)用于存儲包含半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)和多個(gè)用于存儲通過標(biāo)記的通過標(biāo)記存儲區(qū)。通過標(biāo)記存儲區(qū)對應(yīng)于相應(yīng)的芯片數(shù)據(jù)存儲區(qū)，和表明存儲的芯片數(shù)據(jù)的有效性，并且芯片數(shù)據(jù)存儲區(qū)存儲同樣的芯片數(shù)據(jù)。發(fā)明的方法包括步驟a)確定存儲在一個(gè)通過標(biāo)記存儲區(qū)中的通過標(biāo)記是真還是假；b)如果在步驟a)中確定通過標(biāo)記是真，那么初始化半導(dǎo)體存儲器件，以根據(jù)存儲在與所述一個(gè)通過標(biāo)記存儲區(qū)相關(guān)聯(lián)的芯片數(shù)據(jù)存儲區(qū)中的芯片數(shù)據(jù)決定半導(dǎo)體存儲器件的操作；c)如果在步驟a)中確定通過標(biāo)記是假，那么確定存儲在其余的一個(gè)通過標(biāo)記存儲區(qū)中的通過標(biāo)記是真還是假。重復(fù)步驟c)直到其余的通過標(biāo)記為真。
利用發(fā)明的初始化半導(dǎo)體存儲器件的方法，如果通過標(biāo)記中的一個(gè)確定的通過標(biāo)記是假，那么重復(fù)進(jìn)行存儲在下一個(gè)通過標(biāo)記區(qū)中的通過標(biāo)記的確定。因此，通過標(biāo)記中的一個(gè)有效通過標(biāo)記就足以讀取正常芯片數(shù)據(jù)，從而取得了比已知的半導(dǎo)體存儲器件更高的可靠性。
第二發(fā)明的半導(dǎo)體存儲器件達(dá)到了本發(fā)明的第二目的并且包括具有非易失性存儲單元的存儲單元塊；外圍電路，用于控制非易失性存儲單元的操作；和電源電壓檢測器，用于檢測重置外圍電路的第一電源電壓和開始接收外部命令并且高于第一電源電壓的第二電源電壓。
在第二發(fā)明的半導(dǎo)體存儲器件中，當(dāng)電源電壓達(dá)到檢測第二電源電壓的電平，并且在與斷電同時(shí)開始芯片數(shù)據(jù)的讀出時(shí)，可以如此設(shè)定第二電源電壓或電源電容的檢測電平，使得電源電壓在芯片數(shù)據(jù)的讀出周期完成之前不會降低到第一電源電壓的檢測電平以下。因此，即使在初始化處理開始之后立即斷電，也能夠防止芯片數(shù)據(jù)被破壞。結(jié)果是，可以提高初始化處理中的可靠性。
在第二發(fā)明的半導(dǎo)體存儲器件中，存儲單元塊包括芯片數(shù)據(jù)存儲區(qū)，用于存儲包括半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)，該半導(dǎo)體存儲器件包括初始化電路，用于執(zhí)行響應(yīng)電源電壓檢測器執(zhí)行的第一電源電壓的檢測來讀出芯片數(shù)據(jù)、并且根據(jù)讀出的芯片數(shù)據(jù)決定半導(dǎo)體存儲器件的操作的初始化。
在這種情況下，優(yōu)選的是，在從芯片數(shù)據(jù)的讀出到半導(dǎo)體存儲器件的操作的決定的過程中，不執(zhí)行外部命令。
在執(zhí)行通過標(biāo)記是真還是假的確定和讀出芯片數(shù)據(jù)的同時(shí)，外部命令變?yōu)闊o效。因此，能夠防止初始化處理過程中的誤操作。
在這種情況下，在從芯片數(shù)據(jù)的讀出到半導(dǎo)體存儲器件的操作的決定期間，優(yōu)選的是保持輸出禁止從和向非易失性存儲單元讀出和寫入的信號。
因此，可以從外部確定禁止在初始化處理過程中存取存儲單元塊的狀態(tài)。結(jié)果是，可以防止誤操作和數(shù)據(jù)破壞。

圖1是顯示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲器件的配置的電路圖；圖2A和2B是顯示本實(shí)施例的半導(dǎo)體存儲器件的存儲單元的電路圖。圖2A示出了包括在正常存儲單元區(qū)中的存儲單元，圖2B示出了包括在芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)中的存儲單元；圖3是顯示本實(shí)施例的半導(dǎo)體存儲器件的初始化過程的流程圖；圖4是顯示在初始化包括在本實(shí)施例的半導(dǎo)體存儲器件中的芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)中的存儲單元中重寫的時(shí)序圖；圖5是顯示重寫到包括在本實(shí)施例的半導(dǎo)體存儲器件中的正常存儲區(qū)中的存儲單元的時(shí)序圖；圖6是顯示本實(shí)施例的半導(dǎo)體存儲器件中通電之后電源電壓與激勵第一和第二檢測信號的定時(shí)之間的關(guān)系的曲線圖；和圖7是顯示已知的半導(dǎo)體存儲器件的配置的電路圖。
具體實(shí)施例方式
以下參考

本發(fā)明的一個(gè)實(shí)施例。
圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲器件的電路配置，該存儲器件是具有包括由鐵電材料制造的電容膜的電容器的鐵電存儲器(FeRAM)。
如圖1所示，本實(shí)施例的半導(dǎo)體存儲器件包括第一存儲單元塊11，第二存儲單元塊12，第三存儲單元塊13，和第四存儲單元塊14，這些存儲單元塊排列成列和行，并且每個(gè)都是由多個(gè)非易失性存儲單元構(gòu)成的。
第一至第四存儲單元塊11至14分別包括存儲用戶數(shù)據(jù)的第一至第四正常存儲單元區(qū)11a至14a；和包括，例如，相應(yīng)的存儲單元塊的操作模式、冗余替換地址、和系統(tǒng)的操作模式，并且存儲相同芯片數(shù)據(jù)的第一至第四芯片數(shù)據(jù)存儲區(qū)11b至14b。
芯片數(shù)據(jù)存儲區(qū)11b至14b還分別包括能夠存儲多個(gè)代表存儲的芯片數(shù)據(jù)的有效性(即，通過(pass)或失敗(failure))的數(shù)據(jù)片的通過標(biāo)記存儲區(qū)11c，12c，13c和14c。
現(xiàn)在說明存儲單元塊11至14的外圍電路(內(nèi)部電路)20。
外圍電路20包括存儲器控制電路21；命令解碼器22；系統(tǒng)寄存器23；第一電源電壓檢測器24A；第二電源電壓檢測器24B；和自動初始化電路25。
存儲器控制電路21將存儲器控制信號發(fā)送到相應(yīng)的存儲單元塊11至14。
命令解碼器22判別從命令外部PAD 31輸入的外部命令和從自動初始化電路25輸入的內(nèi)部命令，并且從判別的命令產(chǎn)生和輸出內(nèi)部控制信號。
存儲器控制電路21從/向系統(tǒng)寄存器23讀出或?qū)懭霐?shù)據(jù)(即，存儲器控制電路21存取系統(tǒng)寄存器23)，以便使系統(tǒng)寄存器24臨時(shí)存儲相應(yīng)的存儲單元塊11至14和系統(tǒng)的操作模式，以及冗余替換的地址。
第一電源電壓檢測器24A檢測初始化操作期間的第一電源電壓Vdet1，并將檢測結(jié)果作為第一檢測信號POR1輸出到命令解碼器22。
第二電源電壓檢測器24B檢測高于第一電源電壓Vdet1的第二電源電壓Vdet2，并且將檢測結(jié)果作為第二檢測信號POR2輸出到自動初始化電路25。
自動初始化電路25是由狀態(tài)機(jī)構(gòu)成的，并且在接收到來自第二電源電壓檢測器24B的第二檢測信號POR2時(shí)，初始化外圍電路20中需要初始化的電路。自動初始化電路25還將外部命令接收禁止信號POS輸出到命令解碼器22和存儲器控制電路22。
外圍電路20連接到用于接收輸入/輸出信號的輸入/輸出外部PAD 32，和用于接收地址信號的地址外部PAD 33。
如圖2A中所示，包括在每個(gè)正常存儲單元區(qū)11a至14a中的存儲單元50A包括晶體管51和鐵電電容器52。晶體管51具有連接到字線WL的柵極，連接到位線BL的漏極，和連接到電容器52的一個(gè)電極的源極。電容器52的另一個(gè)電極連接到單元板線CP。
本實(shí)施例的特征在于，包括在芯片存儲區(qū)11b至14b和通過標(biāo)記存儲區(qū)11c至14c的每一個(gè)中的存儲單元50B包括兩個(gè)晶體管51和兩個(gè)鐵電電容器52，如圖2B所示。
現(xiàn)在參考

自動初始化電路的操作，操作包括確定如此配置的FeRAM器件中的每個(gè)通過標(biāo)記是真還是假。
圖3示出了本實(shí)施例的FeRAM器件的初始化的流程。
在以下的說明中，假設(shè)在存儲單元測試完成之后，代表“通過”的PASS標(biāo)記已經(jīng)存儲在第二通過標(biāo)記存儲區(qū)12c中，代表“失敗”的FAIL標(biāo)記已經(jīng)存儲在第一、第三、和第四通過標(biāo)記存儲區(qū)11c、13c、和14c的每一個(gè)中。
例如，假設(shè)PASS標(biāo)記是“10100110”，F(xiàn)AIL標(biāo)記是“11011001”，并且每個(gè)標(biāo)記具有8-位構(gòu)造，其中所有位既不是“0”也不是“1”。在這種情況下，即使在位線和電源線短路時(shí)，構(gòu)成每個(gè)通過標(biāo)記的所有8位都變成“1”，也能如計(jì)劃的那樣進(jìn)行失敗確定。因此，提高了通過標(biāo)記的可靠性。
此外，為了防止通過標(biāo)記的數(shù)據(jù)被破壞，第一通過標(biāo)記存儲區(qū)11c存儲了與兩個(gè)數(shù)據(jù)片(即，兩個(gè)記錄)對應(yīng)的FAIL標(biāo)記，并且，以同樣的方式，第二通過標(biāo)記存儲區(qū)12c也存儲了一個(gè)與兩個(gè)數(shù)據(jù)片(即，兩個(gè)記錄)對應(yīng)的PASS標(biāo)記。
如圖3所示，首先，接通FeRAM器件的電源。然后，如備用步驟ST1中所示，在第一檢測信號POR1轉(zhuǎn)移到表示電源電壓Vdd達(dá)到第一電源電壓Vdet1的低電位之后，和在第二檢測信號POR2轉(zhuǎn)移到表示電源電壓Vdd達(dá)到第二電源電壓Vdet2的低電位之前，器件處于自動讀出備用模式。在這個(gè)步驟中，將第二檢測信號POR2設(shè)置到高電位，直到電源電壓Vdd超過第二電源電壓Vdet2。
接下來，在初始化步驟ST2，當(dāng)?shù)诙z測信號POR2轉(zhuǎn)移到低電位時(shí)，圖1中所示的自動初始化電路25初始化外圍電路20。當(dāng)初始化處理終止時(shí)，F(xiàn)eRAM器件前進(jìn)到備用步驟ST3中的備用模式。
本實(shí)施例的特征在于，當(dāng)在初始化期間電源電壓Vdd降低到第一電源電壓Vdet1時(shí)，第二檢測信號POR2轉(zhuǎn)移到高電位，從而使FeRAM器件返回到初始化備用步驟ST1中的自動讀出備用模式。
以下說明初始化步驟ST2中的自動初始化的流程。
首先，在第一通過標(biāo)記確定步驟ST21中，自動初始化電路25從第一通過標(biāo)記存儲區(qū)11c讀出通過標(biāo)記數(shù)據(jù)，并且確定讀出的通過標(biāo)記的有效性。如上所述，由于第一通過標(biāo)存儲區(qū)11c存儲著FAIL標(biāo)記，所以確定通過標(biāo)記是假，從而過程前進(jìn)到第二通過標(biāo)記確定步驟ST23。由于通過標(biāo)記對應(yīng)于兩個(gè)記錄，所以可以確定兩個(gè)記錄的有效性。
接下來，在第二通過標(biāo)記確定步驟ST23，自動初始化電路25從第二通過標(biāo)記存儲區(qū)12c讀出通過標(biāo)記數(shù)據(jù)，并且確定讀出的通過標(biāo)記的有效性。在這個(gè)步驟中，由于第二通過標(biāo)記存儲區(qū)12c存儲著PASS標(biāo)記，所以確定通過標(biāo)記是真，從而過程前進(jìn)到第二芯片數(shù)據(jù)讀出步驟ST24。由于通過標(biāo)記也對應(yīng)于兩個(gè)記錄，所示可以確定兩個(gè)記錄的有效性。
然后，在第二芯片數(shù)據(jù)讀出步驟ST24，從第二芯片數(shù)據(jù)存儲區(qū)12b讀出一片或更多片的芯片數(shù)據(jù)。
現(xiàn)在說明一個(gè)芯片數(shù)據(jù)的例子。
對于芯片數(shù)據(jù)，將例如8-位構(gòu)造中的一位設(shè)置為控制位，并且根據(jù)控制位將這個(gè)芯片數(shù)據(jù)定義為控制命令。
例如，如果將控制位定義為最高位，那么芯片數(shù)據(jù)和控制命令定義如下芯片數(shù)據(jù)＝“0XXXXXXX”(其中XXXXXXX是數(shù)據(jù)部分，并且X是“0”或“1”)控制命令＝“1YYYYYYY”(其中YYYYYYY是命令部分，并且Y是“0”或“1”)在控制命令的情況下，可以定義27個(gè)不同命令。
在本實(shí)施例中，作為控制命令的例子，將讀出停止命令和地址跳躍命令定義如下讀出停止命令＝“100YYYYY”地址跳躍命令＝“101ZZZZZ”(其中ZZZZZ是地址部分，并且Z是“0”或“1”)。
然后，在控制位確定步驟ST28中，確定芯片數(shù)據(jù)的控制位。例如，如果控制位是“1”并且被確定為讀出停止命令，那么過程直接前進(jìn)到備用步驟ST3，從而FeRAM器件進(jìn)入備用模式。因此，即使諸如冗余替換的地址之類的相應(yīng)芯片之間的芯片數(shù)據(jù)的記錄數(shù)量不同，也只能讀出預(yù)定片數(shù)的芯片數(shù)據(jù)，因此減少了讀出芯片數(shù)據(jù)和將讀出的芯片數(shù)據(jù)寫入到系統(tǒng)的寄存器23中所需的時(shí)間周期。
然后，如果控制位是“1”，并且在地址跳躍確定步驟ST30中確定為是地址跳躍命令，那么在地址裝載步驟ST31中獲得第二芯片數(shù)據(jù)存儲區(qū)12b內(nèi)的指定地址，并且在第二芯片數(shù)據(jù)讀出步驟ST24中，讀出指定地址上的內(nèi)容。
可以將相對地址或絕對地址用作跳躍地址。例如，如果要設(shè)置絕對地址，那么只要裝載地址值以設(shè)置絕對地址值就足夠了。如果要設(shè)置相對地址，那么將一個(gè)跳躍地址值(即，一個(gè)偏移值)加到當(dāng)前地址值。
以這種方式，即使芯片數(shù)據(jù)存儲區(qū)12b部分地包括缺陷區(qū)，地址跳躍命令也能使得從不是缺陷區(qū)的區(qū)域中讀出數(shù)據(jù)，從而可以有效地使用芯片數(shù)據(jù)存儲區(qū)。
另一方面，如果控制位是“0”并且在控制位確定步驟ST28中確定是芯片數(shù)據(jù)，那么不加改變地將讀出的數(shù)據(jù)寫入到系統(tǒng)寄存器23中的模式設(shè)置寄存器或冗余地址寄存器中。然后，在地址遞增步驟ST33中，將讀出地址更新到下一個(gè)地址。
然后，在第二芯片數(shù)據(jù)讀出步驟ST24中，從更新的地址讀出芯片數(shù)據(jù)。
當(dāng)在數(shù)據(jù)結(jié)束確定步驟ST32中確定已讀出的數(shù)據(jù)是代表數(shù)據(jù)結(jié)束的數(shù)據(jù)(EOD)時(shí)，或當(dāng)檢測到上述讀出停止命令時(shí)，F(xiàn)eRAM器件的初始化終止，并且過程前進(jìn)到備用步驟ST3。
在自動初始化過程中，自動初始化電路25將外部命令接收禁止信號POS輸出到命令解碼器22，以便禁止接收外部命令。以這種方式，在自動初始化過程中不再執(zhí)行外部命令，因此防止了初始化處理過程中的誤操作。
此外，如圖2B中所示，組成第二芯片數(shù)據(jù)存儲區(qū)12b和第二通過標(biāo)記存儲區(qū)12c的每一個(gè)的存儲單元50B具有所謂的雙晶體管，雙電容器(2T2C)結(jié)構(gòu)。因此，盡管在自動初始化中啟動了外部命令接收禁止信號POS，但是存儲控制電路21操作在2T2C控制模式。外部命令接收禁止信號POS能夠經(jīng)過輸入/輸出外部PAD 32輸出到外部，因此能夠從外部識別出芯片數(shù)據(jù)的讀出周期。
此外，如圖4的時(shí)序圖所示，本實(shí)施例的特征在于，采用了一種在讀取芯片數(shù)據(jù)和通過標(biāo)記的循環(huán)中，使得將芯片數(shù)據(jù)和通過標(biāo)記重寫到相應(yīng)的存儲單元的時(shí)間周期長于重寫到正常存儲單元區(qū)11a至14a中相應(yīng)的存儲單元的時(shí)間周期的控制模式。為了比較，圖5示出了在從正常存儲單元區(qū)讀出的循環(huán)中，重寫到存儲單元的時(shí)間周期的時(shí)間圖。
如圖4和5中所示，定時(shí)t2和下一個(gè)定時(shí)t3之間的間隔，即，感測放大器啟動信號SEN和單元板線CP是有效的時(shí)間周期，長于正常存儲單元區(qū)中存儲單元的情況，從而足以在讀出循環(huán)中將數(shù)據(jù)寫入到數(shù)據(jù)被重寫的2T2C存儲單元中。因此，大大提高了芯片數(shù)據(jù)和通過標(biāo)記的可靠性。
盡管沒有示出，在芯片數(shù)據(jù)和通過標(biāo)記的寫入操作中，使寫入時(shí)間周期長于正常存儲單元區(qū)中的存儲單元情況下的周期。
以下參考

本實(shí)施例的FeRAM器件的第一和第二電源電壓檢測器24A和24B是如何操作的。
圖6示出了接通電源之后電源電壓Vdd與激勵第一和第二檢測信號POR1和POR2的定時(shí)之間的關(guān)系。在圖6中，橫坐標(biāo)代表時(shí)間，而縱坐標(biāo)代表電源電壓Vdd。
通常，在執(zhí)行電源接通之后立即執(zhí)行的初始化時(shí)，需要考慮初始化處理過程中電源可能斷開的情況。
考慮到這種情況，在本實(shí)施例中，提供了用于檢測第一電源電壓Vdet1的第一電源電壓檢測器24A，和用于檢測高于第一電源電壓Vdet1的第二電源電壓Vdet2的第二電源電壓檢測器24B，以便即使在初始化處理過程中電源斷開時(shí)，也能防止讀出的芯片數(shù)據(jù)的破壞。
如圖6中所示，當(dāng)電源接通時(shí)，電源電壓Vdd隨時(shí)間逐漸提高。當(dāng)?shù)谝浑娫措妷簷z測器24A檢測到電源電壓Vdd到達(dá)第一檢測電壓Vdet1時(shí)，第一電源電壓檢測器24A將輸出到命令解碼器22的第一檢測信號POR1從高電位(＝電壓Vdet1)轉(zhuǎn)移到低電位。在這種情況下，當(dāng)電源電壓Vdd低于第一檢測電壓Vdet1時(shí)，命令解碼器22響應(yīng)處在高電位的第一檢測信號POR1，將重置信號輸出到需要重置的外圍電路(內(nèi)部電路)20。然后，當(dāng)電源電壓Vdd超過第一檢測電壓Vdet1時(shí)，響應(yīng)處在低電位的第一檢測信號POR1，取消重置信號。
然后，第二電源電壓檢測器24B檢測到電源電壓Vdd升高，達(dá)到第二檢測電壓Vdet2，第二電源電壓檢測器24B將輸出到自動初始化電路25的第二檢測信號POR2從高電位(＝電壓Vdet2)轉(zhuǎn)移到低電位。
第二檢測電壓Vdet2是允許接收外部命令的電壓。當(dāng)電源電壓Vdd提高到等于或高于第二檢測電壓Vdet2的電壓時(shí)，命令解碼器22接收外部命令，以初始化FeRAM器件的操作。
本實(shí)施例具有直到電源電壓Vdd達(dá)到第二檢測電壓Vdet2之后才開始初始化處理，并且當(dāng)檢測到第二檢測信號POR2的下降邊緣時(shí)自動初始化電路25才開始初始化的配置。更具體地講，自動初始化電路25將給定的內(nèi)部命令輸出到命令解碼器22。當(dāng)接收到內(nèi)部命令時(shí)，命令解碼器22發(fā)出讀取芯片數(shù)據(jù)并且將讀出的芯片數(shù)據(jù)寫入到系統(tǒng)寄存器23(模式寄存器和冗余地址寄存器)中的指令。
在這種情況下，具有在第二檢測信號POR2轉(zhuǎn)移到工作低電位時(shí)禁止接收隨后的外部命令的配置是十分重要的。
此外，可以防止自動初始化之下的芯片數(shù)據(jù)的破壞，以下說明作為第二檢測電壓Vdet2與第一檢測電壓Vdet1之間的差值ΔVdet。ΔVdet是由方程式(1)定義的ΔV det＞Icc×tCyc/C(1)(其中，Icc是讀取芯片數(shù)據(jù)的循環(huán)中的電流消耗，tCyc是讀取芯片數(shù)據(jù)的循環(huán)時(shí)間，C是電源電容值)。
方程式(1)的右側(cè)指示電壓降的量。如果設(shè)置左側(cè)ΔVdet大于右側(cè)電壓降的量，那么即使電源斷開，芯片數(shù)據(jù)的讀取也會在內(nèi)部電路重置之前終止，因此，能夠保證防止自動初始化過程中讀出的芯片數(shù)據(jù)的破壞。
在本實(shí)施例中，第一和第二電源電壓檢測器24A和24B不需要相互分離。
在本實(shí)施例中，對應(yīng)于相應(yīng)的四個(gè)存儲單元塊11至14提供了芯片數(shù)據(jù)存儲區(qū)11b至14b和通過標(biāo)記存儲區(qū)11c至14c。但是，并不必對應(yīng)于各個(gè)存儲單元塊提供芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)。
作為選擇，可以在單一的存儲單元塊中設(shè)置多個(gè)芯片數(shù)據(jù)存儲區(qū)和多個(gè)通過標(biāo)記存儲區(qū)。但是，在這種情況下，位線和字線可以共享。因此，本實(shí)施例的這種將這些區(qū)分配給對應(yīng)的存儲單元塊的布置是較好的。
在本實(shí)施例中，用FeRAM器件作為非易失性半導(dǎo)體存儲器件。但是，本發(fā)明并不限于該特定實(shí)施例。本發(fā)明可以應(yīng)用到FLASH存儲器，諸如EEPROM或磁性隨機(jī)存取存儲器(MRAM)之類的非易失性存儲器，和使用這些存儲器的系統(tǒng)。
本實(shí)施例中的芯片數(shù)據(jù)和控制命令的定義是一種示例。當(dāng)然，本發(fā)明并不限于本實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括至少一個(gè)包括非易失性存儲單元的存儲單元塊，其中該至少一個(gè)存儲單元塊包括多個(gè)用于存儲包含半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)，和多個(gè)用于存儲通過標(biāo)記的通過標(biāo)記存儲區(qū)，通過標(biāo)記存儲區(qū)對應(yīng)于相應(yīng)的芯片數(shù)據(jù)存儲區(qū)并且指示存儲的芯片數(shù)據(jù)的有效性，和芯片數(shù)據(jù)存儲區(qū)用于存儲相同的芯片數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的器件，其中該至少一個(gè)存儲單元塊包括多個(gè)存儲單元塊，和芯片數(shù)據(jù)存儲區(qū)設(shè)置在相應(yīng)的存儲單元塊中。
3.根據(jù)權(quán)利要求1所述的器件，其中每個(gè)通過標(biāo)記是由包含多個(gè)位的位串構(gòu)成的。
4.根據(jù)權(quán)利要求3所述的器件，其中每個(gè)通過標(biāo)記包含其中構(gòu)成位串的所有位既不是“0”也不是“1”的數(shù)據(jù)。
5.根據(jù)權(quán)利要求3所述的器件，其中芯片數(shù)據(jù)包括控制位，并且根據(jù)控制位將該芯片數(shù)據(jù)定義為用于發(fā)出初始化半導(dǎo)體存儲器件的指令的控制命令。
6.根據(jù)權(quán)利要求5所述的器件，其中控制命令包括用于停止從芯片數(shù)據(jù)存儲區(qū)讀出的讀出停止命令，或用于跳過讀出地址的跳躍命令。
7.根據(jù)權(quán)利要求1所述的器件，其中該至少一個(gè)存儲單元塊中的每個(gè)芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)包括了包含兩個(gè)晶體管和兩個(gè)電容器的非易失性存儲單元，和該至少一個(gè)存儲單元塊中的除了芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)之外的區(qū)包括了包含一個(gè)晶體管和一個(gè)電容器的非易失性存儲單元。
8.根據(jù)權(quán)利要求1所述的器件，其中非易失性存儲單元是帶有包括由鐵電材料制造的電容膜的電容器的鐵電存儲單元，和使得用于對芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)寫入和在讀取操作中從芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)重寫的時(shí)間周期比用于對該至少一個(gè)存儲單元塊中除了芯片數(shù)據(jù)存儲區(qū)和通過標(biāo)記存儲區(qū)外的區(qū)寫入和在讀取操作中從該區(qū)重寫的時(shí)間周期長。
9.一種用于初始化包括含有非易失性存儲單元的存儲單元塊的半導(dǎo)體存儲器件的方法，該存儲單元塊包括多個(gè)用于存儲包含半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)和多個(gè)用于存儲通過標(biāo)記的通過標(biāo)記存儲區(qū)，通過標(biāo)記存儲區(qū)對應(yīng)于相應(yīng)的芯片數(shù)據(jù)存儲區(qū)，并且表明存儲的芯片數(shù)據(jù)的有效性，芯片數(shù)據(jù)存儲區(qū)存儲相同的芯片數(shù)據(jù)，該方法包括步驟a)確定存儲在通過標(biāo)記存儲區(qū)之一中的通過標(biāo)記是真還是假；b)如果在步驟a)中確定通過標(biāo)記是真，那么初始化半導(dǎo)體存儲器件，以根據(jù)存儲在與所述通過標(biāo)記存儲區(qū)之一相關(guān)的芯片數(shù)據(jù)存儲區(qū)中的芯片數(shù)據(jù)決定半導(dǎo)體存儲器件的操作；和c)如果在步驟a)中確定通過標(biāo)記是假，那么確定存儲在剩余的通過標(biāo)記存儲區(qū)之一中的通過標(biāo)記是真還是假，其中重復(fù)步驟c)直到剩余的通過標(biāo)記是真。
10.一種半導(dǎo)體存儲器件，包括包括非易失性存儲單元的存儲單元塊；外圍電路，用于控制非易失性存儲單元的操作；和電源電壓檢測器，用于檢測重置外圍電路的第一電源電壓，和開始外部命令的接收、并且高于第一電源電壓的第二電源電壓。
11.根據(jù)權(quán)利要求10所述的器件，其中存儲單元塊包括用于存儲包含半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)，和半導(dǎo)體存儲器件包括用于執(zhí)行初始化的初始化電路，在初始化中，響應(yīng)由電源電壓檢測器執(zhí)行的第一電源電壓的檢測，讀出芯片數(shù)據(jù)，并且根據(jù)讀出的芯片數(shù)據(jù)決定半導(dǎo)體存儲器件的操作。
12.根據(jù)權(quán)利要求11所述的器件，其中在從芯片數(shù)據(jù)的讀出到半導(dǎo)體存儲器件的操作的決定的過程中，不執(zhí)行外部命令。
13.根據(jù)權(quán)利要求11所述的器件，其中在從芯片數(shù)據(jù)的讀出到半導(dǎo)體存儲器件的操作的決定的過程中，保持用于禁止從非易失性存儲單元讀出和向非易失性存儲單元寫入的信號的被輸出。
全文摘要
一種半導(dǎo)體存儲器件包括含有非易失性存儲單元的存儲單元塊(11)至(14)。存儲單元塊(11)至(14)包括用于存儲包含半導(dǎo)體存儲器件的操作參數(shù)的芯片數(shù)據(jù)的芯片數(shù)據(jù)存儲區(qū)(11b)至(14b)，和用于存儲對應(yīng)于相應(yīng)的芯片數(shù)據(jù)存儲區(qū)，并且顯示存儲的芯片數(shù)據(jù)的有效性的通過標(biāo)記的通過標(biāo)記存儲區(qū)(11c)至(14c)。芯片數(shù)據(jù)存儲區(qū)存儲相同的芯片數(shù)據(jù)。
文檔編號G11C7/00GK1669090SQ0381708
公開日2005年9月14日 申請日期2003年7月22日 優(yōu)先權(quán)日2002年7月25日
發(fā)明者村久木康夫, 平野博茂 申請人:松下電器產(chǎn)業(yè)株式會社