專利名稱：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及把多個(gè)半導(dǎo)體存儲(chǔ)器芯片內(nèi)置于封裝內(nèi)的IC卡存儲(chǔ)器系統(tǒng)等半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
作為半導(dǎo)體存儲(chǔ)器件之一，人們知道使電改寫(xiě)成為可能的EEPROM(電可擦除可編程只讀存儲(chǔ)器)。其中，把多個(gè)存儲(chǔ)單元串聯(lián)連接起來(lái)構(gòu)成NAND單元的NAND單元型EEPROM，作為可以高集成化的單元受到人們注意。
在這樣的NAND單元型EEPROM等的存儲(chǔ)器件中，通常，在電源投入后，要進(jìn)行芯片的初始化動(dòng)作。
像NAND單元型EEPROM那樣，把非常多的存儲(chǔ)單元集成起來(lái)的存儲(chǔ)器芯片，在芯片制造時(shí)，并不限于能夠正常地制造所有的存儲(chǔ)單元，發(fā)生有缺陷的存儲(chǔ)單元的可能性很高。即便是有一個(gè)不合格的存儲(chǔ)單元，其芯片就將變成為不合格品，就必須扔掉。但是，這樣的話，存儲(chǔ)器芯片的造價(jià)就將變得非常之高。
于是，在NAND單元型EEPROM等中預(yù)先設(shè)置有替換不合格品用的備用塊，例如，采用以塊為單位置換已經(jīng)發(fā)生了不合格存儲(chǔ)單元的塊的辦法，就可以拯救那些發(fā)生了不合格存儲(chǔ)單元的存儲(chǔ)器芯片，提高芯片合格品率。
作為先前的存儲(chǔ)器芯片的初始化動(dòng)作的一個(gè)例子，可以舉出備用塊對(duì)發(fā)生了上述那樣的不合格存儲(chǔ)單元的塊的置換或用來(lái)把在存儲(chǔ)器芯片內(nèi)使用的各種電壓設(shè)定為最佳值的電壓調(diào)整動(dòng)作等。
進(jìn)行該初始化動(dòng)作的期間，通常，在電壓投入時(shí)，在電源電壓到達(dá)規(guī)定范圍的值之后經(jīng)過(guò)了一定時(shí)間，例如，數(shù)百微秒左右為止的期間內(nèi)進(jìn)行設(shè)定，在該初始化動(dòng)作期間內(nèi)不能對(duì)芯片進(jìn)行控制。
以往，在使用存儲(chǔ)器芯片的系統(tǒng)一側(cè)，測(cè)定相當(dāng)于上述初始化動(dòng)作期間的時(shí)間以識(shí)別初始化動(dòng)作期間的結(jié)束，然后，再對(duì)存儲(chǔ)器芯片進(jìn)行控制。
但是，在該情況下，在使用存儲(chǔ)器芯片的系統(tǒng)一側(cè)必須進(jìn)行測(cè)量時(shí)間的多余作業(yè)，存在著存儲(chǔ)器芯片的控制變得復(fù)雜起來(lái)的問(wèn)題。
作為解決該問(wèn)題手段之一，有這樣的方法在電源投入時(shí)，從存儲(chǔ)器芯片輸出一個(gè)表示從電源電壓達(dá)到規(guī)定范圍的值之后到可以在外部控制存儲(chǔ)器芯片為止的期間為忙狀態(tài)的信號(hào)。至于忙狀態(tài)輸出，例如，NAND單元型EEPROM，從前就具有在數(shù)據(jù)讀出/數(shù)據(jù)寫(xiě)入/數(shù)據(jù)擦除的各個(gè)動(dòng)作中輸出存儲(chǔ)器芯片處于忙狀態(tài)這樣的功能。作為輸出是否處于忙狀態(tài)的方法，可以使用如下的方法(A)從忙狀態(tài)輸出專用焊盤(pán)輸出，(B)在輸入忙狀態(tài)輸出用指令后，在變成為數(shù)據(jù)輸出允許狀態(tài)時(shí)，從I/O焊盤(pán)輸出。
通常，由于忙狀態(tài)檢測(cè)方法取決于系統(tǒng)和使用者而不同，故采用作成為使得可以使用(A)、(B)這兩方的辦法來(lái)提高便利性。即，(A)、(B)兩方的實(shí)現(xiàn)是不可或缺的。
另一方面，在EEPROM或含有EEPROM的IC卡或存儲(chǔ)器系統(tǒng)中，以往一直使用安裝有多個(gè)存儲(chǔ)器芯片的封裝產(chǎn)品。就是說(shuō)，在IC卡或存儲(chǔ)器系統(tǒng)中，為了增加存儲(chǔ)器容量，人們廣為采用把多個(gè)存儲(chǔ)器芯片內(nèi)置于一個(gè)封裝內(nèi)的方法。作為一個(gè)例子，有內(nèi)置多個(gè)非易失性存儲(chǔ)器芯片的封裝。
圖1的框圖示出了內(nèi)置多個(gè)存儲(chǔ)器芯片并進(jìn)行了封裝化的現(xiàn)有的存儲(chǔ)器件的概略構(gòu)成。在這里，作為一個(gè)例子，示出了內(nèi)置2個(gè)存儲(chǔ)器芯片MC1、MC2的構(gòu)成。分別向存儲(chǔ)器件10內(nèi)的上述2個(gè)存儲(chǔ)器芯片MC1、MC2供給電源電壓Vcc和接地電壓GND。此外，上述兩存儲(chǔ)器芯片MC1、MC2的忙狀態(tài)輸出專用焊盤(pán)則共通地連接到忙狀態(tài)輸出專用端子11上。此外，上述兩個(gè)存儲(chǔ)器芯片MC1、MC2的I/O焊盤(pán)都連接到I/O端子13上。該I/O端子13被連接到I/O總線14上。
從上述輸出專用端子11輸出在存儲(chǔ)器芯片MC1、MC2之內(nèi)至少任何一方為忙狀態(tài)時(shí)就變成為‘L’電平的忙信號(hào)/BusyA(/意味著反轉(zhuǎn)信號(hào))。
在向存儲(chǔ)器件10輸入忙狀態(tài)輸出用指令時(shí)，若對(duì)應(yīng)的存儲(chǔ)器芯片為忙狀態(tài)，則上述I/O端子13就輸出‘L’電平的忙信號(hào)/Busy1或/Busy2。
在內(nèi)置多個(gè)存儲(chǔ)器芯片的封裝產(chǎn)品的情況下，在電源投入后一直到封裝內(nèi)的所有存儲(chǔ)器芯片的初始化動(dòng)作都結(jié)束為止的期間內(nèi)，必須輸出忙狀態(tài)。因此就必須從封裝內(nèi)的所有存儲(chǔ)器芯片輸出忙狀態(tài)，從每一個(gè)存儲(chǔ)器芯片通過(guò)I/O焊盤(pán)和I/O端子13輸出表示忙狀態(tài)的信號(hào)。
但是，電源投入時(shí)的忙信號(hào)的輸出時(shí)間寬度，一般地說(shuō)，由于對(duì)每一個(gè)芯片都存在著差別，故實(shí)際上每一個(gè)芯片都各不相同。就是說(shuō)，存在著一方的芯片為忙狀態(tài)而另一方的芯片為就緒(Ready)狀態(tài)，就是說(shuō)為非忙狀態(tài)的時(shí)候。
圖2的時(shí)序圖示出了在圖1所示的現(xiàn)有存儲(chǔ)器件中，從電源投入后到各個(gè)芯片變成為外部控制可能狀態(tài)為止的動(dòng)作的一個(gè)例子。當(dāng)電源被投入，電源電壓的值超過(guò)了規(guī)定值時(shí)，在存儲(chǔ)器芯片MC1、MC2中就開(kāi)始分別進(jìn)行初始化動(dòng)作?？梢赃M(jìn)行該初始化動(dòng)作的期間用‘H’電平表示。在這里，例如，假定與存儲(chǔ)器芯片MC1相比存儲(chǔ)器芯片MC2的初始化動(dòng)作所需要的時(shí)間長(zhǎng)。
此外，初始化動(dòng)作開(kāi)始后，就從存儲(chǔ)器芯片MC1、MC2通過(guò)I/O端子13輸出表示忙狀態(tài)的忙信號(hào)/Busy1、/Busy2。忙信號(hào)/Busy1、/Busy2為‘L’電平的期間與忙狀態(tài)對(duì)應(yīng)。忙狀態(tài)，由于一旦各個(gè)芯片的初始化動(dòng)作結(jié)束則被解除，故相對(duì)于忙信號(hào)/Busy1來(lái)說(shuō)，忙信號(hào)/Busy2變成為就緒狀態(tài)的時(shí)間要晚。即，會(huì)產(chǎn)生忙信號(hào)/Busy1、/Busy2變成為彼此不同的邏輯狀態(tài)的期間(圖2中的Tx)。在該Tx的期間內(nèi)，由于從存儲(chǔ)器芯片MC1輸出的忙信號(hào)/Busy1為‘H’電平，而從存儲(chǔ)器芯片MC2輸出的忙信號(hào)/Busy2為‘L’電平，故電源電壓Vcc和接地電位GND之間通過(guò)存儲(chǔ)器芯片MC1、MC2短路。歸因于該短路，出于各個(gè)芯片內(nèi)的接地電壓的電平上升或電源電壓的電平下降等原因，存在著芯片進(jìn)行誤動(dòng)作的可能。此外，在各個(gè)芯片中，由于一般地說(shuō)從I/O焊盤(pán)流出的輸出電流的值被設(shè)定得大，故也就會(huì)產(chǎn)生通過(guò)I/O總線14在芯片彼此間流動(dòng)大電流，器件本身遭受破壞的危險(xiǎn)性。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，可以提供在封裝內(nèi)設(shè)置多個(gè)存儲(chǔ)器芯片，在電源投入后電源電壓的值到達(dá)規(guī)定值時(shí)就變成為忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作結(jié)束之前的期間內(nèi)維持忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作全部結(jié)束之后，就解除忙狀態(tài)的半導(dǎo)體存儲(chǔ)器件。


圖1的框圖示出了現(xiàn)有的存儲(chǔ)器件的概略性的構(gòu)成。
圖2的時(shí)序圖示出了圖1的存儲(chǔ)器件的動(dòng)作的一個(gè)例子。
圖3的框圖示出了本發(fā)明的存儲(chǔ)器件的概略性的基本構(gòu)成。
圖4的框圖示出了圖3中的存儲(chǔ)器芯片的內(nèi)部構(gòu)成。
圖5A、圖5B是圖4中的存儲(chǔ)單元陣列內(nèi)的1個(gè)NAND單元的平面圖及其等效電路。
圖6A、圖6B是圖5A所示的NAND單元的剖面圖。
圖7是圖4中的存儲(chǔ)單元陣列的等效電路圖。
圖8的電路圖具體地示出了實(shí)施例1的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖9A、B的電路圖示出了設(shè)置在圖8的忙控制電路中的輸出控制電路的詳細(xì)的構(gòu)成。
圖10A、圖10B的電路圖示出了設(shè)置在圖8的另一忙控制電路中的輸出控制電路的詳細(xì)的構(gòu)成。
圖11的時(shí)序圖示出了使用圖9的輸出控制電路的情況下的圖8的忙控制電路的動(dòng)作的一個(gè)例子。
圖12的時(shí)序圖示出了使用圖10的輸出控制電路的情況下的圖8的忙控制電路的動(dòng)作的一個(gè)例子。
圖13的電路圖具體地示出了實(shí)施例2的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖14的電路圖具體地示出了實(shí)施例3的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖15的電路圖具體地示出了實(shí)施例3的變形例的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖16的電路圖具體地示出了實(shí)施例4的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖17的電路圖具體地示出了實(shí)施例5的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖18的電路圖具體地示出了實(shí)施例6的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖19A、圖19B的電路圖示出了在圖17所示的實(shí)施例的電路內(nèi)設(shè)置的控制電路的構(gòu)成。
圖20的電路圖示出了在圖17所示的實(shí)施例的電路中設(shè)置的另外的控制電路的構(gòu)成。
圖21的電路圖示出了圖20中的開(kāi)關(guān)電路的詳細(xì)的構(gòu)成。
圖22的電路圖示出了圖20中的開(kāi)關(guān)電路的另一詳細(xì)的構(gòu)成。
圖23A、圖23B的電路圖示出了在圖17所示的實(shí)施例的電路中設(shè)置的控制電路的構(gòu)成。
圖24的電路圖具體地示出了實(shí)施例7的存儲(chǔ)器件內(nèi)的忙控制電路的一部分的構(gòu)成。
圖25的等效電路圖示出了圖4中的存儲(chǔ)單元陣列的另外的構(gòu)成。
圖26的等效電路圖示出了圖4中的存儲(chǔ)單元陣列的再一種構(gòu)成。
圖27的等效電路圖示出了圖4中的存儲(chǔ)單元陣列的再一種構(gòu)成。
圖28的等效電路圖示出了圖4中的存儲(chǔ)單元陣列的再一種構(gòu)成。
圖29的電路圖示出了圖13的實(shí)施例電路的變形例的構(gòu)成。
圖30的電路圖示出了圖14的實(shí)施例電路的變形例的構(gòu)成。
圖31的電路圖示出了圖15的實(shí)施例電路的變形例的構(gòu)成。
圖32的電路圖示出了圖16的實(shí)施例電路的變形例的構(gòu)成。
圖33的電路圖示出了圖17的實(shí)施例電路的變形例的構(gòu)成。
具體實(shí)施例方式
以下，參看附圖詳細(xì)地說(shuō)明本發(fā)明的實(shí)施例。
圖3的框圖示出了本發(fā)明的存儲(chǔ)器件的概略性的基本構(gòu)成。在該存儲(chǔ)器件10中，在同一封裝內(nèi)內(nèi)置有多個(gè)由NAND單元型EEROM構(gòu)成的存儲(chǔ)器芯片。在這里，雖然作為一個(gè)例子示出的是內(nèi)置2個(gè)存儲(chǔ)器芯片MC1、MC2的情況，但是，也可以內(nèi)置2個(gè)以上的存儲(chǔ)器芯片。
給存儲(chǔ)器件10內(nèi)的上述兩存儲(chǔ)器芯片MC1、MC2分別供給電源電壓Vcc和接地電壓GND。此外，上述兩個(gè)存儲(chǔ)器芯片MC1、MC2的忙狀態(tài)輸出專用焊盤(pán)被共通地連接到忙狀態(tài)專用輸出端子11上。該輸出專用端子11通過(guò)負(fù)載電阻12被連接到電源電壓Vcc的節(jié)點(diǎn)上。此外，上述兩個(gè)存儲(chǔ)器芯片MC1、MC2的I/O焊盤(pán)都連接到I/O端子13上。該I/O端子13則連接到I/O總線14上。
從上述輸出專用端子13，輸出在存儲(chǔ)器芯片MC1、MC2之內(nèi)變成為忙狀態(tài)的期間長(zhǎng)的一方的存儲(chǔ)器芯片的整個(gè)忙期間內(nèi)，變成為‘L’電平的那樣的忙信號(hào)/BusyA(/意味著反轉(zhuǎn)信號(hào))。
有時(shí)候要在上述兩個(gè)存儲(chǔ)器芯片MC1、MC2之間，至少設(shè)置1條以上的布線16，并通過(guò)布線16相互傳送各個(gè)存儲(chǔ)器芯片的忙狀態(tài)。
從上述I/O端子13輸出忙信號(hào)/Busy1、/Busy2。
在內(nèi)置多個(gè)存儲(chǔ)器芯片的封裝產(chǎn)品中，在電源投入時(shí)一直到封裝內(nèi)的全部存儲(chǔ)器芯片的初始化動(dòng)作都結(jié)束為止必須輸出忙狀態(tài)。因此，必須從封裝內(nèi)的全部存儲(chǔ)器芯片輸出忙狀態(tài)，從每一個(gè)存儲(chǔ)器芯片通過(guò)I/O端子13輸出表明忙狀態(tài)的信號(hào)。
另外，來(lái)自I/O端子13的忙狀態(tài)輸出，只有在數(shù)據(jù)輸出允許狀態(tài)的時(shí)候才可以進(jìn)行，在數(shù)據(jù)輸出禁止?fàn)顟B(tài)的時(shí)候，I/O端子13總是處于浮置狀態(tài)。該數(shù)據(jù)輸出允許/禁止?fàn)顟B(tài)的控制，通常可以用控制專用引腳(芯片內(nèi)的焊盤(pán)電壓)進(jìn)行。以下，在就/Busy1、/Busy2進(jìn)行論述的情況下，規(guī)定基本上指的是與上邊所說(shuō)的(B)忙狀態(tài)輸出用指令輸入后的數(shù)據(jù)輸出允許狀態(tài)下的/Busy1、/Busy2的狀態(tài)。
圖4的框圖示出了圖3中的存儲(chǔ)器芯片MC1、MC2各自的內(nèi)部構(gòu)成。
在圖4中，在存儲(chǔ)單元陣列21中分別設(shè)置有多個(gè)具有控制柵極、浮置柵極和選擇柵極的NAND型存儲(chǔ)單元。這多個(gè)NAND單元被分成為塊。在存儲(chǔ)單元陣列21上，連接有位線控制電路22、行譯碼器23、阱電位控制電路24、源極線控制電路25和高電壓/中間電壓產(chǎn)生電路26。
在上述位線控制電路22上，連接有接受從地址緩沖器27輸出的地址信號(hào)的列譯碼器電路28和數(shù)據(jù)輸入輸出緩沖器29。該位線控制電路22，根據(jù)列譯碼器電路28的輸出信號(hào)，進(jìn)行數(shù)據(jù)的讀出、寫(xiě)入、再寫(xiě)入、寫(xiě)入驗(yàn)證和擦除。就是說(shuō)，該位線控制電路22，主要由CMOS觸發(fā)電路構(gòu)成，進(jìn)行用來(lái)向存儲(chǔ)單元中進(jìn)行寫(xiě)入的數(shù)據(jù)的鎖存、用來(lái)讀出位線電位的讀出動(dòng)作和用來(lái)進(jìn)行寫(xiě)入后的驗(yàn)證讀出的讀出動(dòng)作以及再寫(xiě)入數(shù)據(jù)的鎖存動(dòng)作。
在行譯碼器電路23上，連接有地址緩沖器27、字線控制電路30、行譯碼器控制電源電路31。行譯碼器電路23控制存儲(chǔ)單元的控制柵極和選擇柵極。字線控制電路30控制所選中的塊內(nèi)的字線的電位，行譯碼器電源控制電路31控制行譯碼器電路23的電源電位。
阱電位控制電路24控制要形成存儲(chǔ)單元陣列21的p型阱區(qū)域或p型襯底的電位，源極線控制電路25控制存儲(chǔ)單元陣列21內(nèi)的源極線的電壓。此外，高電壓/中間電壓產(chǎn)生電路26，產(chǎn)生擦除用高電壓和中間電壓，供往正在進(jìn)行擦除動(dòng)作的p型阱區(qū)域或者通過(guò)字線控制電路30、行譯碼器電源控制電路31和列譯碼器電路23供往正在進(jìn)行寫(xiě)入的字線，同時(shí)，還通過(guò)位線控制電路22供往位線。
在各個(gè)存儲(chǔ)器芯片中，還設(shè)置有忙控制電路32。該忙控制電路32，在電源投入時(shí)，在從電源電壓達(dá)到了規(guī)格保證范圍的值之后到可以在外部控制存儲(chǔ)器芯片為止的期間，或在電源投入后的通常動(dòng)作時(shí)，在數(shù)據(jù)讀出/數(shù)據(jù)寫(xiě)入/數(shù)據(jù)擦除的各個(gè)動(dòng)作中，輸出顯示為忙狀態(tài)的上述兩種忙信號(hào)/BusyA、/Busy1(或/Busy2)。
圖5A示出了圖4中的存儲(chǔ)單元陣列21內(nèi)的1個(gè)NAND型存儲(chǔ)單元的平面圖，圖5B示出了圖5A的等效電路圖。此外，圖6A示出了沿著圖5A所示的6A-6A線的剖面圖，圖6B示出了沿著圖5A所示的6B-6B線的剖面圖。另外，在圖5A、圖5B和圖6A、圖6B中，對(duì)于同一部分賦予同一標(biāo)號(hào)。
如圖5A、圖5B和圖6A、圖6B所示，在被元件隔離氧化膜42圍起來(lái)的p型硅襯底(或p型阱區(qū))41內(nèi)，形成由多個(gè)NAND單元構(gòu)成的存儲(chǔ)單元。在1個(gè)NAND單元內(nèi)，設(shè)置有8個(gè)存儲(chǔ)單元M1～M8，這8個(gè)存儲(chǔ)單元M1～M8，進(jìn)行串聯(lián)連接。
在各個(gè)存儲(chǔ)單元中，在襯底41上邊，中間存在著柵極絕緣膜43地形成有浮置柵極44(441、442、…、448)。在該浮置柵極44(441、442、…、448)的上部，中間存在著柵極絕緣膜45地形成控制柵極46(461、462、…、468)。構(gòu)成這些存儲(chǔ)單元的源極、漏極的n型擴(kuò)散層491、492、…、498為相鄰的單元所共有，借助于此，把各個(gè)存儲(chǔ)單元串聯(lián)連接起來(lái)。
在各個(gè)NAND單元的漏極一側(cè)和源極一側(cè)，分別設(shè)置選擇柵極449、469和4410、4610。這些選擇柵極可以與存儲(chǔ)單元的浮置柵極和控制柵極同時(shí)形成。形成了這些存儲(chǔ)單元的襯底41上邊，被例如由CVD氧化膜構(gòu)成的層間絕緣膜47被覆起來(lái)，在該層間絕緣膜47的上邊形成位線48。該位線48被連接到NAND單元的一端一側(cè)的漏極擴(kuò)散層490上。
配置在行方向上的NAND單元的控制柵極46(461、462、…、468)，如圖5A、圖5B所示，作為控制柵極線CG1、CG2、…、CG8，被共通地配置。這些控制柵極線將變成為字線。選擇柵極449、469和4410、4610也分別被連續(xù)地配置在行方向上。定義為選擇柵極線SG1、SG2。
圖7示出了把上述那樣的NAND單元配置成矩陣狀的存儲(chǔ)單元陣列的等效電路。在這里，把共有字線或選擇柵極線的NAND單元群叫做塊，把用虛線圍起來(lái)的區(qū)域定為一個(gè)塊。存儲(chǔ)單元中的讀出、寫(xiě)入等的動(dòng)作，通常，要選擇多個(gè)塊中的一個(gè)塊后予以執(zhí)行。
其次，對(duì)上述NAND單元型EEPROM中的數(shù)據(jù)寫(xiě)入、擦除和讀出動(dòng)作進(jìn)行說(shuō)明。
數(shù)據(jù)寫(xiě)入的動(dòng)作，從離位線接觸最遠(yuǎn)的位置的存儲(chǔ)單元開(kāi)始依次進(jìn)行。給被選中的存儲(chǔ)單元的控制柵極加上高電壓Vpgm(例如，18V左右)，得益于此。就可以給位線一側(cè)的存儲(chǔ)單元的控制柵極和選擇柵極加上中間電位Vmw(例如10V左右)，根據(jù)數(shù)據(jù)給位線加上0V或中間電位Vmb(例如，8V左右)。
在向位線提供0V時(shí)，其電位一直可以傳達(dá)給被選存儲(chǔ)單元的漏極，并產(chǎn)生因隧道電流從漏極向浮置柵極流動(dòng)而形成的電子注入。歸因于此，被選中的存儲(chǔ)單元的閾值電壓就向正方向漂移。把該狀態(tài)例如定為‘1’。在向位線提供中間電位Vmb時(shí)，不產(chǎn)生電子注入，因此閾值電壓不會(huì)發(fā)生變化，停止于負(fù)的狀態(tài)。該狀態(tài)為‘0’。
數(shù)據(jù)擦除可以以塊單位進(jìn)行。就是說(shuō)，可以對(duì)于被選中的NAND單元塊內(nèi)的所有存儲(chǔ)單元同時(shí)進(jìn)行數(shù)據(jù)擦除。就是說(shuō)，被選中的NAND單元塊內(nèi)的所有控制柵極都變成為0V，給p型阱區(qū)(或p型襯底)加上高電壓Vera(例如，22V左右)。位線、字線、非被選NAND單元塊內(nèi)的控制柵極和所有選擇柵極線都變成為浮置狀態(tài)。借助于此，在被選中的NAND單元塊內(nèi)的存儲(chǔ)單元中，都會(huì)向p型阱區(qū)(或p型襯底)釋放歸因于隧道電流而產(chǎn)生的浮置柵極的電子，閾值電壓向負(fù)的方向漂移。
數(shù)據(jù)讀出動(dòng)作，使被選中的存儲(chǔ)單元的控制柵極變成為0V，使除此之外的存儲(chǔ)單元的控制柵極和選擇柵極變成為例如大體上的電源電壓Vcc或比電源電壓稍微高的讀出用電壓VH(通常，為小于Vcc的2倍的電壓電平，其值在5V以下)。采用在該狀態(tài)下，檢測(cè)是否有電流向被選存儲(chǔ)單元流的辦法，進(jìn)行數(shù)據(jù)讀出。
然而，在圖3的存儲(chǔ)器件10中，為了使得一直到2個(gè)存儲(chǔ)器芯片MC1、MC2的初始化動(dòng)作都結(jié)束為止2個(gè)存儲(chǔ)器芯片都變成為忙狀態(tài)那樣地進(jìn)行控制，就必須檢測(cè)同一封裝內(nèi)的別的存儲(chǔ)器芯片的忙狀態(tài)。作為這種檢測(cè)的方法，可以考慮以下的2種方法(1)用從忙狀態(tài)專用輸出端子11輸出的忙信號(hào)/BusyA檢測(cè)其它的存儲(chǔ)器芯片的忙狀態(tài)的方法，(2)用共通地連接到封裝內(nèi)的所有芯片上的專用布線16，通過(guò)該布線16檢測(cè)其它的存儲(chǔ)器芯片的忙狀態(tài)的方法。
(1)的方法，雖然有可以避免封裝內(nèi)布線或芯片內(nèi)焊盤(pán)增加的優(yōu)點(diǎn)，但是，由于輸出忙信號(hào)/BusyA的忙狀態(tài)輸出專用端子11位于芯片的外部，故結(jié)果就變成為要受到電壓施加等的影響，有必要對(duì)它們進(jìn)行詳細(xì)的研究。
另一方面，(2)的方法，由于僅僅在封裝內(nèi)才設(shè)有專用布線，不需要引出到封裝的外部來(lái)，故雖然不需要進(jìn)行系統(tǒng)中的布線電容、電壓施加等的詳細(xì)研究，但是卻存在著封裝內(nèi)的布線或芯片內(nèi)的焊盤(pán)數(shù)會(huì)增加的缺點(diǎn)。因此，必須根據(jù)封裝產(chǎn)品的用途研究到底要采用(1)、(2)中的哪一種方法。
圖8的電路圖具體地示出了采用上述方法(2)的本發(fā)明實(shí)施例1的存儲(chǔ)器件中示于圖3中的2個(gè)存儲(chǔ)器芯片MC1、MC2中分別設(shè)置的圖4中的忙控制電路32的一部分的構(gòu)成。
設(shè)置在兩存儲(chǔ)器芯片MC1、MC2中的忙控制電路32，具有同樣的電路構(gòu)成，用標(biāo)號(hào)32-1、32-2示出了存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路。
在忙控制電路32-1、32-2中，在電源投入時(shí)，在存儲(chǔ)器芯片MC1、MC2內(nèi)發(fā)生的內(nèi)部忙信號(hào)busy1、busy2被供往N溝MOS晶體管51的柵極和2輸入NOR電路52的一方的輸入端子。上述晶體管51的源極連接到接地電壓的節(jié)點(diǎn)上，漏極則通過(guò)芯片上邊的焊盤(pán)連接到忙狀態(tài)輸出專用端子11上。該端子11，如先前所述，通過(guò)負(fù)載電阻12連接到電源電壓Vcc的節(jié)點(diǎn)上。
通過(guò)2條布線16中的各自一方，相互地向上述2輸入NOR電路52的另一方的輸入端子供給在另一方的忙控制電路中產(chǎn)生的內(nèi)部忙信號(hào)。該NOR電路52構(gòu)成檢測(cè)其它存儲(chǔ)器芯片中忙狀態(tài)的檢測(cè)電路。這樣一來(lái)，在忙狀態(tài)輸出用指令輸入時(shí)，就可以從各個(gè)NOR電路52通過(guò)芯片上邊的I/O焊盤(pán)向?qū)?yīng)的I/O端子13輸出忙信號(hào)/Busy1、/Busy2。
另外，在上述NOR電路52的輸出節(jié)點(diǎn)和I/O端子13之間，設(shè)置輸出控制電路53，在電源投入時(shí)，在從電源電壓達(dá)到了規(guī)格保證范圍的值后到可以在外部控制存儲(chǔ)器芯片為止的期間(把該期間叫做電源復(fù)位期間)內(nèi)輸出忙信號(hào)，同時(shí)，在電源復(fù)位期間結(jié)束后的通常動(dòng)作模式時(shí)的數(shù)據(jù)讀出/數(shù)據(jù)寫(xiě)入/數(shù)據(jù)擦除的各個(gè)動(dòng)作期間內(nèi)，與指令相對(duì)應(yīng)地輸出忙信號(hào)。
圖9A、圖9B和圖10A、圖10B示出了在圖8的電路中設(shè)置的輸出控制電路53的不同的詳細(xì)電路構(gòu)成。
其次，在說(shuō)明圖8所示電路的動(dòng)作之前，對(duì)在圖9A、圖9B和圖10A、圖10B中所示的輸出控制電路的細(xì)節(jié)進(jìn)行說(shuō)明。
圖9A、圖9B示出了設(shè)置在忙控制電路32-1和32-2中的輸出控制電路53的詳細(xì)的電路構(gòu)成。在這里，假定把芯片地址0分配給設(shè)置有忙控制電路32-1的存儲(chǔ)器芯片MC1，把芯片地址1分配給設(shè)置有忙控制電路32-2的存儲(chǔ)器芯片MC2。
設(shè)置在忙控制電路32-1內(nèi)的輸出控制電路53，如圖9A所示，由并聯(lián)地把P溝和N溝MOS晶體管的源極·漏極間連接起來(lái)的CMOS傳送門(mén)電路100；分別使在電源復(fù)位期間內(nèi)變成為‘H’電平的電源復(fù)位信號(hào)POR反轉(zhuǎn)的反相器101、102；供給反相器102的輸出和在選中設(shè)置有該忙控制電路32-1的存儲(chǔ)器芯片MC1時(shí)變成為‘H’電平的片選信號(hào)chip select0的NAND電路103；供給上述反相器101和NAND電路103的輸出的NAND電路104；使該NAND電路104的輸出反轉(zhuǎn)的反相器105構(gòu)成。這樣一來(lái)，上述NAND電路104的輸出和反相器105的輸出，就可以供往上述CMOS傳送門(mén)電路100的N溝和P溝的MOS晶體管的柵極。
圖9B所示的設(shè)置在忙控制電路32-2內(nèi)的輸出控制電路53，被作成為與圖9A所示的電路基本上相同的構(gòu)成，與圖9A不同之處在于取代片選信號(hào)chip select0向NAND電路103供給chip select1。在這里，該片選信號(hào)chip select1，是在選中設(shè)置有忙控制電路32-2的存儲(chǔ)器芯片MC2時(shí)變成為‘H’電平的信號(hào)。
在電源復(fù)位期間內(nèi)，電源復(fù)位信號(hào)POR將變成為‘H’電平。這時(shí)，反相器101的輸出，將變成為‘L’電平，NAND電路104的輸出將變成為‘H’電平。因此，忙控制電路32-1、32-2內(nèi)的各個(gè)CMOS傳送門(mén)電路100變成為ON，從圖8中的NOR電路52輸出的忙信號(hào)/Busy1、/Busy2，就經(jīng)由各個(gè)控制電路53，通過(guò)各個(gè)芯片上邊的I/O焊盤(pán)向I/O端子13輸出。
如上所述，在作為輸出控制電路53使用圖9A、圖9B所示構(gòu)成的電路時(shí)，結(jié)果就變成為從存儲(chǔ)器件10內(nèi)的所有存儲(chǔ)器芯片輸出來(lái)自電源復(fù)位期間中的I/O端子的忙信號(hào)。
來(lái)自該I/O端子的忙信號(hào)的輸出，并非一定要用存儲(chǔ)器件10內(nèi)的所有存儲(chǔ)器芯片進(jìn)行不可，也可以僅僅使用存儲(chǔ)器件10內(nèi)的一個(gè)芯片，例如芯片地址0的芯片進(jìn)行。如上所述，在用一個(gè)芯片進(jìn)行的情況下，由于進(jìn)行輸出的芯片借助于布線16的信號(hào)檢測(cè)別的芯片的忙狀態(tài)，進(jìn)行反映了該檢測(cè)結(jié)果的忙狀態(tài)的輸出，故也可以進(jìn)行作為存儲(chǔ)器件10的正確的忙狀態(tài)的輸出。圖10A、圖10B示出了實(shí)現(xiàn)用芯片地址0的一個(gè)芯片進(jìn)行這樣的忙狀態(tài)的輸出方法的輸出控制電路53的電路構(gòu)成例。
圖10A、圖10B示出了設(shè)置在忙控制電路32-1、32-2中的輸出控制電路53的詳細(xì)的電路構(gòu)成。在這里，假定把芯片地址0分配給設(shè)置有忙控制電路32-1的存儲(chǔ)器芯片MC1，把芯片地址1分配給設(shè)置有忙控制電路32-2的存儲(chǔ)器芯片MC2。
設(shè)置在忙控制電路32-1內(nèi)的輸出控制電路53，如圖10A所示，由并聯(lián)地把P溝和N溝MOS晶體管的源極漏極間連接起來(lái)的CMOS傳送門(mén)電路100；供給在電源復(fù)位期間內(nèi)變成為‘H’電平的電源復(fù)位信號(hào)POR和只有在芯片地址0的芯片中才變成為‘H’電平(在其它的芯片地址的芯片中則變成為‘L’電平)的信號(hào)chip Add0的NAND電路106；使上述電源復(fù)位信號(hào)POR反轉(zhuǎn)的反相器102；在供給該反相器102的輸出和在選中設(shè)置有該忙控制電路32-1的存儲(chǔ)器芯片MC1時(shí)變成為‘H’電平的片選信號(hào)chip select0的NAND電路103；供給上述兩個(gè)NAND電路106、103的輸出的NAND電路104；使該NAND電路104的輸出反轉(zhuǎn)的反相器105構(gòu)成。這樣一來(lái)，上述NAND電路104的輸出和反相器105的輸出，就可以供往上述CMOS傳送門(mén)電路100的N溝和P溝MOS晶體管的柵極。
圖10B所示的設(shè)置在忙控制電路32-2內(nèi)的輸出控制電路53，被作成為與圖10A所示的電路基本上相同的構(gòu)成，與圖10A不同之處在于取代片選信號(hào)chip select0向NAND電路103供給chip select1。如圖10B所示，作為芯片地址信號(hào)，與圖10A同樣，向NAND電路106輸入chip Add0。該芯片地址信號(hào)chip Add0，由于在存儲(chǔ)器芯片MC1內(nèi)，即，在忙控制電路32-1內(nèi)，將變成為‘H’電平，在存儲(chǔ)器芯片MC2內(nèi)，即，在忙控制電路32-2內(nèi)，將變成為‘L’電平，故在電源復(fù)位期間內(nèi)，對(duì)于I/O端子13來(lái)說(shuō)，結(jié)果就變成為僅僅從存儲(chǔ)器芯片MC1輸出忙信號(hào)。
在電源復(fù)位期間結(jié)束后，就變成為與使用圖9的輸出控制電路的情況和使用圖10的輸出控制電路的情況下同樣的動(dòng)作。在電源復(fù)位期間結(jié)束后，反相器102的輸出將變成為‘H’。這樣一來(lái)，在數(shù)據(jù)讀出/數(shù)據(jù)寫(xiě)入/數(shù)據(jù)擦除的各個(gè)動(dòng)作期間內(nèi)，在相應(yīng)于指令輸入輸出忙信號(hào)時(shí)，就只有被選中的芯片的片選信號(hào)才會(huì)變成為‘H’。因此，輸入被選狀態(tài)的片選信號(hào)的NAND電路103的輸出將變成為‘H’電平。在該情況下，只有芯片選擇狀態(tài)的存儲(chǔ)器芯片的忙控制電路內(nèi)的CMOS傳送門(mén)電路100變成為ON，使得可以從NOR電路52輸出的忙信號(hào)/Busy1、/Busy2經(jīng)由其輸出控制電路53向I/O端子13輸出。
其次，參看圖11、圖12所示的時(shí)序圖說(shuō)明在圖8所示的實(shí)施例1的存儲(chǔ)器件中，從電源投入到2個(gè)存儲(chǔ)器芯片MC1、MC2變成為可外部控制狀態(tài)為止的動(dòng)作的一個(gè)例子。在圖11、圖12中，作為/Busy1、/Busy2的電平，示出了把在來(lái)自I/O端子13的數(shù)據(jù)輸出變成為允許狀態(tài)時(shí)的來(lái)自I/O端子13的數(shù)據(jù)的輸出電平，在數(shù)據(jù)輸出禁止?fàn)顟B(tài)下，/Busy1、/Busy2通常都將變成為浮置狀態(tài)。另外，在該情況下，由于相當(dāng)于電源復(fù)位期間，故忙信號(hào)/Busy1、/Busy2的輸出，在作為輸出控制電路53使用圖9的電路的情況下，可以由忙信號(hào)控制電路32-1、32-2內(nèi)的兩方的輸出控制電路53進(jìn)行(相當(dāng)于圖11)，另一方面，在作為輸出控制電路53使用圖10的電路的情況下，則僅僅可以用忙控制電路32-1內(nèi)的輸出控制電路53進(jìn)行(相當(dāng)于圖12)。
當(dāng)投入電源，電源電壓的值超過(guò)了規(guī)定值時(shí)，在存儲(chǔ)器芯片MC1、MC2中就分別開(kāi)始進(jìn)行初始化動(dòng)作。進(jìn)行該初始化動(dòng)作期間，用‘H’電平表示。在進(jìn)行初始化動(dòng)作期間內(nèi)，內(nèi)部忙信號(hào)busy1、busy2維持‘H’電平。在這里。假定例如與存儲(chǔ)器芯片MC1比存儲(chǔ)器芯片MC2的初始化動(dòng)作所需要的時(shí)間長(zhǎng)。
即便是一方的存儲(chǔ)器芯片MC1的初始化動(dòng)作結(jié)束，內(nèi)部忙信號(hào)busy1從‘H’電平變化為‘L’電平，而另一方的存儲(chǔ)器芯片MC2的初始化動(dòng)作尚未完成，內(nèi)部忙信號(hào)busy2就保持‘H’電平的原狀不變，故一方的存儲(chǔ)器芯片MC1一側(cè)的忙控制電路32-1內(nèi)的NOR電路52的輸出，即忙信號(hào)/Busy1仍保持‘L’電平的原狀不變。而當(dāng)另一方的存儲(chǔ)器芯片MC2的初始化動(dòng)作完成，內(nèi)部忙信號(hào)Busy2從‘H’電平變化成為‘L’電平時(shí)，一方的存儲(chǔ)器芯片MC1一側(cè)的忙信號(hào)/Busy1就變化成‘H’電平。
在另一方的存儲(chǔ)器芯片MC2中，在圖11的情況下(使用圖9的電路時(shí))，當(dāng)初始化動(dòng)作結(jié)束，內(nèi)部忙信號(hào)Busy2從‘H’電平變化成‘L’電平時(shí)，忙信號(hào)/Busy2就變化成‘H’電平。即，忙信號(hào)/Busy1和/Busy2的忙期間(‘L’電平)變成為相同。此外，在圖12的情況下(使用圖10所示的電路時(shí))，在存儲(chǔ)器芯片MC2中，在初始化動(dòng)作期間內(nèi)，輸出節(jié)點(diǎn)(忙信號(hào)/busy2的節(jié)點(diǎn))保持浮置狀態(tài)。
另外，在存儲(chǔ)器芯片MC1、MC2的內(nèi)部忙信號(hào)busy1、Busy2為‘H’電平的期間內(nèi)，由于晶體管51導(dǎo)通，忙狀態(tài)輸出專用端子11跌落到‘L’電平，故從該忙狀態(tài)輸出專用端子11輸出的忙信號(hào)/BusyA，在與內(nèi)部忙信號(hào)busy1、busy2之內(nèi)變成為忙狀態(tài)的期間長(zhǎng)的一方的內(nèi)部忙信號(hào)對(duì)應(yīng)的忙期間內(nèi)，被設(shè)定為‘L’電平(使用圖9、圖10中的不論哪一個(gè)圖的電路時(shí)都通用)。即，忙信號(hào)/BusyA的信號(hào)波形，實(shí)質(zhì)上變成為與Busy1、Busy2的信號(hào)波形相同。
如上所述，在具有圖8所示那樣的忙控制電路的存儲(chǔ)器件中，不復(fù)存在忙信號(hào)/Busy1、/Busy2變成為彼此不同的邏輯狀態(tài)的期間，可以防止通過(guò)存儲(chǔ)器芯片MC1、MC2電源電壓Vcc與接地電壓GND之間進(jìn)行短路。因此，可以完全消除因存在忙信號(hào)/Busy1、/Busy2變成為彼此不同的邏輯電平狀態(tài)的期間而產(chǎn)生的先前說(shuō)明的種種問(wèn)題。
圖13的電路圖具體地示出了采用上述(1)的方法的本發(fā)明的實(shí)施例2的存儲(chǔ)器件的忙控制電路32的一部分的構(gòu)成。
設(shè)置在兩存儲(chǔ)器芯片MC1、MC2上的忙控制電路32，具有同樣的電路構(gòu)成，存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路用標(biāo)號(hào)32-1、32-2表示。在忙控制電路32-1、32-2內(nèi)分別設(shè)置有N溝的MOS晶體管51、輸出控制電路52和2輸入AND電路54。向MOS晶體管51的柵極供給在存儲(chǔ)器芯片MC1、MC2的內(nèi)部產(chǎn)生的內(nèi)部忙信號(hào)busy1、Busy2。上述晶體管51的源極連接到接地電壓的節(jié)點(diǎn)上，漏極則通過(guò)芯片上邊的忙狀態(tài)輸出專用焊盤(pán)連接到忙狀態(tài)輸出專用端子11上。該端子11通過(guò)負(fù)載電阻12連接到電源電壓Vcc的節(jié)點(diǎn)上。
向上述AND電路54的輸入端子，輸入內(nèi)部忙信號(hào)busy1的反轉(zhuǎn)信號(hào)/busy1，和忙狀態(tài)輸出專用端子11輸出的忙信號(hào)/BusyA。AND電路54的輸出，通過(guò)輸出控制電路53向I/O端子13輸出。
在該情況下，AND電路54構(gòu)成檢測(cè)其它存儲(chǔ)器芯片中的忙狀態(tài)的檢測(cè)電路。在忙狀態(tài)輸出用指令輸入后，在變成為數(shù)據(jù)輸出允許狀態(tài)時(shí)，就從各個(gè)AND電路54向I/O端子13輸出忙信號(hào)/Busy1或/Busy2。
在圖13所示的實(shí)施例2的存儲(chǔ)器件中，AND電路54的輸出信號(hào)，由于在2個(gè)輸入信號(hào)中的任何一方為‘L’電平時(shí)都將變成為‘L’電平，故忙信號(hào)/Busy1、/Busy2的‘L’平期間，由內(nèi)部忙信號(hào)/busy1、/busy2和忙信號(hào)/BusyA之內(nèi)‘L’電平期間長(zhǎng)的一方的信號(hào)決定。
因此，在該情況下，也不復(fù)存在忙信號(hào)/Busy1、/Busy2變成為彼此不同的邏輯狀態(tài)的期間，可以防止通過(guò)I/O總線14(圖3中所示)在存儲(chǔ)器芯片MC1、MC2之間在電源電壓Vcc與接地電壓GND之間進(jìn)行短路。另外，在圖13的情況下，忙信號(hào)/Busy1、/Busy2的信號(hào)波形，也和圖11或圖12是同樣的。
圖14的電路圖具體地示出了采用上述(2)的方法的本發(fā)明的實(shí)施例3的存儲(chǔ)器件的忙控制電路32的一部分的構(gòu)成。
設(shè)置在兩存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路32，具有同樣的電路構(gòu)成，存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路用標(biāo)號(hào)32-1、32-2表示。
在忙控制電路32-1、32-2內(nèi)分別設(shè)置有N溝的MOS晶體管51、輸出控制電路53和2輸入AND電路55、N溝MOS晶體管56和負(fù)載電阻57。向MOS晶體管51的柵極供給在存儲(chǔ)器芯片MC1、MC2的內(nèi)部產(chǎn)生的內(nèi)部忙信號(hào)busy1和Busy2。上述晶體管51的源極連接到接地電壓的節(jié)點(diǎn)上，漏極則通過(guò)芯片上邊的忙狀態(tài)輸出專用焊盤(pán)連接到忙狀態(tài)輸出專用端子11上。該端子11通過(guò)負(fù)載電阻12連接到電源電壓Vcc的節(jié)點(diǎn)上。
向上述AND電路55的輸入端子，輸入內(nèi)部忙信號(hào)busy1的反轉(zhuǎn)信號(hào)/busy1。在上述AND電路55的另一方的輸入端子和接地電壓的節(jié)點(diǎn)之間，插入起著開(kāi)關(guān)作用的MOS晶體管56的漏極、源極，向該MOS晶體管56的柵極輸入內(nèi)部忙信號(hào)busy1。此外，把負(fù)載電阻57連接到AND電路55另一方的輸入端子和電源電壓Vcc的節(jié)點(diǎn)之間。上述MOS晶體管56的漏極，就是說(shuō)，AND電路55的另一方的輸入端子，通過(guò)布線16在彼此不同的芯片間共通地進(jìn)行連接。AND電路55的輸出，通過(guò)輸出控制電路53向I/O端子13輸出。
在該情況下，由AND電路55、MOS晶體管56和負(fù)載電阻57構(gòu)成的電路，構(gòu)成檢測(cè)其它存儲(chǔ)器芯片中的忙狀態(tài)的檢測(cè)電路。這樣一來(lái)，在忙狀態(tài)輸出用指令輸入后的數(shù)據(jù)輸出允許狀態(tài)時(shí)，就從各個(gè)AND電路54經(jīng)由輸出控制電路53，通過(guò)芯片上邊的I/O焊盤(pán)，從I/O端子13輸出忙信號(hào)/Busy1或/Busy2。
在圖14所示的實(shí)施例3的存儲(chǔ)器件中，MOS晶體管56根據(jù)內(nèi)部忙信號(hào)busy1、busy2進(jìn)行導(dǎo)通控制。MOS晶體管56的漏極，就是說(shuō)，AND電路55的另一方的輸入端子，由于通過(guò)布線16在彼此不同的芯片間共通地進(jìn)行連接，故AND電路55的另一方的輸入端子的輸入信號(hào)，借助于內(nèi)部忙信號(hào)busy1、busy2之內(nèi)‘H’電平期間長(zhǎng)的一方的內(nèi)部忙信號(hào)，在該 ‘H’電平期間內(nèi)設(shè)定為‘L’電平。
在電源投入后，AND電路55的輸出信號(hào)，由于在2個(gè)輸入信號(hào)都變成為‘H’電平時(shí)將變成為‘H’電平，故在該情況下，也不復(fù)存在忙信號(hào)/Busy1、/Busy2變成為彼此不同的邏輯狀態(tài)的期間。因此，可以防止通過(guò)I/O總線14(在圖3中所示)在存儲(chǔ)器芯片MC1、MC2之間電源電壓Vcc與接地電壓GND之間發(fā)生短路。
圖15示出了實(shí)施例3的變形例的存儲(chǔ)器件。該變形例的存儲(chǔ)器件內(nèi)的忙控制電路32-1、32-2的基本構(gòu)成由于和圖14相同，故對(duì)于那些與圖14對(duì)應(yīng)的部位賦予同一標(biāo)號(hào)而省略其說(shuō)明，以下僅僅對(duì)與圖14不同的地方進(jìn)行說(shuō)明。
在該變形例的存儲(chǔ)器件內(nèi)的忙控制電路32-1、32-2中，圖14中的MOS晶體管51被省略，此外，由于忙狀態(tài)輸出專用端子11被兼用做圖14中的布線16，故負(fù)載電阻12被連接到MOS晶體管56的公共漏極，即布線17上。
在該圖15所示的實(shí)施例3的變形例的存儲(chǔ)器件中，除去可以得到與圖14同樣的效果外，還可以得到這樣的效果比起圖14的情況來(lái)，元件數(shù)可以減少與沒(méi)有晶體管51的量相對(duì)應(yīng)的那么大的量。
然而，在上述實(shí)施例1到3及其變形例中，說(shuō)明的是在輸出忙信號(hào)/BusyA的忙狀態(tài)輸出專用端子11或布線17中，在芯片外部，連接有負(fù)載電阻12，該端子11或布線17，總是被上拉到‘H’電平(Vcc)上的情況。
但是，本發(fā)明即便是在忙狀態(tài)輸出專用端子11或布線17在芯片外部不總是被上拉到‘H’電平的情況下，也可以實(shí)施。
通常，作為檢測(cè)封裝品的忙狀態(tài)的方法，可以考慮2種方法(A)為了檢測(cè)忙狀態(tài)輸出專用端子的信號(hào)，總是使該端子上拉到‘H’電平的情況，和(B)作為忙狀態(tài)輸出指令輸入后的數(shù)據(jù)輸出允許狀態(tài)，使之從I/O焊盤(pán)輸出的情況。在僅僅使用上述(B)的使用者或系統(tǒng)的情況下，由于不進(jìn)行使用忙狀態(tài)輸出專用端子11的忙狀態(tài)的檢測(cè)，故也沒(méi)有必要在芯片外部把忙狀態(tài)輸出專用端子11上拉到‘H’電平。
圖16具體地示出了采用上述(B)的方法的本發(fā)明的實(shí)施例4的存儲(chǔ)器件，分別在圖3中的2個(gè)存儲(chǔ)器芯片MC1、MC2中設(shè)置的圖4中的忙控制電路32的一部分的構(gòu)成。
設(shè)置在兩存儲(chǔ)器芯片MC1、MC2中的忙控制電路32，具有同樣的電路構(gòu)成，用標(biāo)號(hào)32-1、32-2示出了存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路。另外，該實(shí)施例4的存儲(chǔ)器件內(nèi)的忙控制電路32-1、32-2的基本構(gòu)成與圖15是相同的，所以對(duì)于那些與圖15對(duì)應(yīng)的部位賦予同一標(biāo)號(hào)而省略其說(shuō)明，以下僅僅對(duì)那些與圖15不同的地方進(jìn)行說(shuō)明。
就如先前所說(shuō)明的那樣，在該實(shí)施例4的存儲(chǔ)器件中，由于忙狀態(tài)輸出的布線17不被使用者或系統(tǒng)監(jiān)視，故未設(shè)置連接到該布線17上的負(fù)載電阻12。因此，輸出借助于布線進(jìn)行相互連接的存儲(chǔ)器芯片MC1、MC2各自的忙信號(hào)/BusyA的忙狀態(tài)輸出專用焊盤(pán)，在芯片外部基本上將變成為非連接狀態(tài)。
為了檢測(cè)把各個(gè)芯片的忙狀態(tài)輸出專用焊盤(pán)共通地連接起來(lái)的布線17的信號(hào)以進(jìn)行忙狀態(tài)的檢測(cè)，就必須使該布線17的節(jié)點(diǎn)上拉到‘H’電平。作為上拉該布線17的節(jié)點(diǎn)的元件，可以使用設(shè)置在各個(gè)忙控制電路32-1、32-2中的負(fù)載電阻57。
在本實(shí)施例的存儲(chǔ)器件的情況下，由于可以通過(guò)布線17在不同的忙控制電路彼此間進(jìn)行忙信號(hào)的授受，故也不復(fù)存在忙信號(hào)/Busy1、/Busy2變成為彼此不同的邏輯狀態(tài)的期間，可以防止通過(guò)I/O總線14(示于圖3)在存儲(chǔ)器芯片MC1、MC2之間電源電壓Vcc與接地電壓GND之間發(fā)生短路。
圖17的電路圖，示出了采用忙狀態(tài)輸出用的布線17不被使用者或系統(tǒng)進(jìn)行監(jiān)視的情況下的上述(B)的方法的本發(fā)明的實(shí)施例5的存儲(chǔ)器件，具體地示出了在圖3中的2個(gè)存儲(chǔ)器芯片MC1、MC2內(nèi)分別設(shè)置的圖4中的忙控制電路32的一部分的構(gòu)成。
設(shè)置在兩存儲(chǔ)器芯片MC1、MC2中的忙控制電路32，具有同樣的電路構(gòu)成，用標(biāo)號(hào)32-1、32-2示出了存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路。另外，該實(shí)施例5的存儲(chǔ)器件內(nèi)的忙控制電路32-1、32-2的基本構(gòu)成與圖16是相同的，所以對(duì)于那些與圖16對(duì)應(yīng)的部位賦予同一標(biāo)號(hào)而省略其說(shuō)明，以下僅僅對(duì)那些與圖16不同的地方進(jìn)行說(shuō)明。
本實(shí)施例的存儲(chǔ)器件與圖16的存儲(chǔ)器件的不同之處在于這一點(diǎn)把P溝MOS晶體管58的源極、漏極間插入到忙控制電路32-1、32-2內(nèi)的負(fù)載電阻57和電源電壓Vcc的節(jié)點(diǎn)之間，并用控制信號(hào)P1或P2控制該MOS晶體管58的柵極。
在這樣的構(gòu)成中，P溝MOS晶體管58，借助于控制信號(hào)P1或P2，被控制為使得從電源投入時(shí)的芯片初始化開(kāi)始時(shí)到所有的存儲(chǔ)器芯片初始化動(dòng)作都結(jié)束為止的整個(gè)期間內(nèi)都變成為ON狀態(tài)。布線17的節(jié)點(diǎn)，僅僅在封裝品的初始化動(dòng)作期間內(nèi)才被上拉到‘H’電平，在初始化動(dòng)作結(jié)束后，由于MOS晶體管58將變成為OFF狀態(tài)，故不會(huì)消耗無(wú)用的電流。
另外，在存儲(chǔ)器芯片MC1、MC2中，在忙狀態(tài)時(shí)，由于使分別輸出忙信號(hào)/Busy1或/Busy2的I/O焊盤(pán)分別變成為‘L’電平，故要把MOS晶體管58、56的尺寸等設(shè)定為使得相對(duì)于由P溝MOS晶體管58和負(fù)載電阻57構(gòu)成的串聯(lián)連接電路的電流驅(qū)動(dòng)力來(lái)說(shuō)N溝MOS晶體管56的電流驅(qū)動(dòng)力變高。
即，在本實(shí)施例的存儲(chǔ)器件中，除去可以得到與先前的實(shí)施例1到4及其變形例同樣的效果之外，還可以得到在初始化動(dòng)作結(jié)束后不會(huì)消耗無(wú)用的電流的效果。
另外，在封裝內(nèi)只設(shè)置1個(gè)存儲(chǔ)器芯片之類的情況下，由于不需要檢測(cè)別的存儲(chǔ)器芯片的忙狀態(tài)，故也不再需要上拉忙信號(hào)/BusyA節(jié)點(diǎn)的功能。在該情況下，那種停止上拉忙信號(hào)/BusyA的節(jié)點(diǎn)的動(dòng)作本身的方法是有效的。
圖18示出了采用在使用者或系統(tǒng)中不監(jiān)視忙狀態(tài)輸出專用端子11的情況下的上述(B)的方法的本發(fā)明的實(shí)施例6的存儲(chǔ)器件，是具體地示出了設(shè)置有圖3中的2個(gè)存儲(chǔ)器芯片MC1、MC2中的任何一個(gè)的圖4中的忙控制電路32的一部分的構(gòu)成的電路圖。
另外，由于該實(shí)施例6的存儲(chǔ)器件內(nèi)的忙控制電路32的基本構(gòu)成與圖17是相同的，故對(duì)于與圖17對(duì)應(yīng)的部位賦予同一標(biāo)號(hào)而省略其說(shuō)明。
在本實(shí)施例的存儲(chǔ)器件中，由于僅設(shè)置1個(gè)存儲(chǔ)器芯片，故輸入到P溝MOS晶體管58的柵極的控制信號(hào)P1總是處于‘H’電平，該MOS晶體管58總是處于OFF狀態(tài)。
然而，如圖17所示，在存儲(chǔ)器件中可以設(shè)置多個(gè)存儲(chǔ)器芯片的情況下，在電源投入時(shí)的初始化動(dòng)作中，在存儲(chǔ)器件中的所有存儲(chǔ)器芯片中，可以同時(shí)使忙信號(hào)/BusyA的節(jié)點(diǎn)上拉。在該情況下，由于不需要對(duì)存儲(chǔ)器件中的多個(gè)存儲(chǔ)器芯片進(jìn)行區(qū)別，故具有控制變得簡(jiǎn)單起來(lái)的優(yōu)點(diǎn)。反之，由于存儲(chǔ)器件中的所有存儲(chǔ)器芯片中都要消耗電流，故消耗電流將增加。
于是，如果使得僅僅在存儲(chǔ)器件中的一部分的存儲(chǔ)器芯片中上拉忙信號(hào)/BusyA的節(jié)點(diǎn)那樣地進(jìn)行控制，則可以削減消耗電流，在功耗這一點(diǎn)上是極其有效的。
在該情況下，作為對(duì)在存儲(chǔ)器件內(nèi)的多個(gè)存儲(chǔ)器芯片之內(nèi)，究竟在哪一個(gè)芯片中上拉忙信號(hào)/BusyA的節(jié)點(diǎn)進(jìn)行控制的方法，可以考慮以下的方法。
通常，在封裝內(nèi)設(shè)置多個(gè)存儲(chǔ)器芯片的情況下，為了有區(qū)別地選擇芯片，要對(duì)每一個(gè)芯片分配不同的地址。然后，僅僅在所分配的芯片地址的值最小的芯片(例如0芯片地址)中才上拉忙信號(hào)/BusyA的節(jié)點(diǎn)的方法，和僅僅在芯片地址為偶數(shù)(或奇數(shù))的芯片中才上拉忙信號(hào)/BusyA的節(jié)點(diǎn)的方法。
如上所述，在封裝內(nèi)設(shè)置多個(gè)存儲(chǔ)器芯片的情況下，如果只在一部分的存儲(chǔ)器芯片中進(jìn)行上拉而不同時(shí)在所有芯片內(nèi)上拉忙信號(hào)/BusyA的節(jié)點(diǎn)，則在消耗電流這一點(diǎn)上是極其有效的。為了實(shí)現(xiàn)這樣的方法，為了根據(jù)芯片地址控制MOS晶體管58的ON/OFF狀態(tài)，只要追加目的為根據(jù)芯片地址控制先前的控制信號(hào)P1、P2的邏輯電平的控制電路即可。
圖19A、圖19B，示出了在圖17的實(shí)施例中，目的為僅僅使芯片地址的值最小的芯片內(nèi)的P溝MOS晶體管58，即僅僅使忙控制電路32-1內(nèi)的P溝MOS晶體管58導(dǎo)通的控制電路的構(gòu)成。
圖19A所示的控制電路，被設(shè)置在忙控制電路32-1內(nèi)?？刂齐娐酚墒箍刂菩盘?hào)P1反轉(zhuǎn)的反相器111、供給該反相器111的輸出和芯片地址chip Add0的NAND電路112構(gòu)成。這樣一來(lái)，就可以向忙控制電路32-1內(nèi)的P溝MOS晶體管(PMOS)58的柵極供給NAND電路112的輸出。
圖19B所示的控制電路基本上與圖19A的控制電路的電路構(gòu)成是相同的，僅僅向反相器111輸入控制信號(hào)P2這一點(diǎn)不同。因此，就可以向忙控制電路32-2內(nèi)的P溝MOS晶體管(PMOS)58的柵極供給NAND電路112的輸出。
在這里，如果假定給設(shè)置有忙控制電路32-1的存儲(chǔ)器芯片MC1分配芯片地址chip Add0，給設(shè)置有忙控制電路32-2的存儲(chǔ)器芯片MC2分配芯片地址chip Add1，則供往忙控制電路32-1一側(cè)的芯片地址chip Add0將變成為‘H’電平，供往忙控制電路32-2一側(cè)的芯片地址chip Add1將變成為‘L’電平。因此，在控制信號(hào)P1為‘L’電平時(shí)，即，在芯片初始化動(dòng)作時(shí)，忙控制電路32-1一側(cè)的NAND電路112的輸出變成為‘L’電平，忙控制電路32-2一側(cè)的P溝MOS晶體管58導(dǎo)通。就是說(shuō)，僅僅在存儲(chǔ)器芯片MC1一側(cè)MOS晶體管58導(dǎo)通，忙信號(hào)/BusyA的節(jié)點(diǎn)被上拉。
如上所述，在圖17所示的實(shí)施例5的存儲(chǔ)器件中，采用根據(jù)要安裝的存儲(chǔ)器芯片的個(gè)數(shù)或芯片地址對(duì)MOS晶體管58的ON/OFF狀態(tài)進(jìn)行控制的辦法，就可以削減消耗電流。
另外，通常，已安裝上多個(gè)存儲(chǔ)器芯片的封裝品內(nèi)的芯片地址，可以用如下的方法設(shè)定對(duì)于規(guī)定的焊盤(pán)，借助于鍵合供給規(guī)定電位的鍵合選擇方法，設(shè)置在芯片內(nèi)的熔斷絲的選擇熔斷方法。
圖20示出了例如存儲(chǔ)器芯片MC1內(nèi)的忙控制電路32-1的一部分的構(gòu)成。與存儲(chǔ)器芯片MC1對(duì)應(yīng)的芯片地址chip Add0，通過(guò)開(kāi)關(guān)電路113供往NOR電路114的一方的輸入端子。與存儲(chǔ)器芯片MC2對(duì)應(yīng)的芯片地址chip Add1，通過(guò)開(kāi)關(guān)電路115供往NOR電路114的另一方的輸入端子。上述NOR電路114的輸出，通過(guò)反相器116供往NAND電路117的一方的輸入端子。向上述NAND電路117的另一方的輸入端子，通過(guò)反相器118供給控制信號(hào)P1。
在這樣的構(gòu)成中，在使得開(kāi)關(guān)電路113、115之內(nèi)一方的開(kāi)關(guān)電路113變成為ON那樣地進(jìn)行控制的情況下，當(dāng)輸入芯片地址chip Add0后，該芯片地址chip Add0就通過(guò)開(kāi)關(guān)電路113向NOR電路114輸入，NOR電路114的輸出變成為‘L’電平。這時(shí)，反相器116的輸出變成為‘H’電平，在控制信號(hào)P1為‘L’電平時(shí)，即，在芯片初始化動(dòng)作時(shí)，NAND電路117的輸出變成為‘L’電平，圖17中的忙控制電路32-1一側(cè)的P溝MOS晶體管58導(dǎo)通。
另一方面，在使得開(kāi)關(guān)電路115也變成為ON那樣地進(jìn)行控制的情況下，芯片地址chip Add0、chip Add1這兩方都通過(guò)開(kāi)關(guān)電路113、115向NOR電路114輸入。
圖21示出了圖20中的開(kāi)關(guān)電路113、115的詳細(xì)的電路構(gòu)成。該開(kāi)關(guān)電路是用鍵合選擇方法對(duì)芯片地址進(jìn)行輸出控制的電路，由下述部分構(gòu)成并聯(lián)地把P溝和N溝MOS晶體管的源極·漏極間連接起來(lái)的CMOS傳送門(mén)電路200；通過(guò)電阻201上拉到Vcc上的焊盤(pán)202；把輸入端子連接到上述焊盤(pán)202上的反相器203；把源極、漏極間連接到CMOS傳送門(mén)電路200的輸出節(jié)點(diǎn)和接地電壓的節(jié)點(diǎn)之間，向柵極供給上述反相器203的輸出的N溝MOS晶體管204。因此，可以向上述CMOS傳送門(mén)電路200的N溝、P溝MOS晶體管的柵極，供給上述焊盤(pán)202的信號(hào)和反相器203的輸出。
在這樣的構(gòu)成中，如果不用鍵合絲把焊盤(pán)202連接到接地電壓的節(jié)點(diǎn)上，則焊盤(pán)202就通過(guò)電阻201被上拉到‘H’電平，CMOS傳送門(mén)電路200變成為ON。在CMOS傳送門(mén)電路200為ON狀態(tài)時(shí)，就通過(guò)該CMOS傳送門(mén)電路200向NOR電路114輸入芯片地址chipAdd0或chip Add1。
另一方面，如圖所示，如果借助于鍵合絲205把焊盤(pán)202連接到接地電壓的節(jié)點(diǎn)上，則焊盤(pán)202將變成為‘L’電平，CMOS傳送門(mén)電路200變成為OFF。這時(shí)，由于反相器203的輸出變成為‘H’電平，N溝MOS晶體管204變成為ON，故CMOS傳送門(mén)電路200的輸出節(jié)點(diǎn)被設(shè)定為接地電壓。
如上所述，倘采用圖20中的電路，則可以采用借助于鍵合絲205把焊盤(pán)202連接到接地電壓上或不進(jìn)行連接的辦法，選擇性地輸出芯片地址。
圖22示出了圖20中的開(kāi)關(guān)電路113、115的另外的詳細(xì)的電路構(gòu)成。該開(kāi)關(guān)電路是借助于設(shè)置在芯片內(nèi)的熔斷絲的選擇熔斷的方法對(duì)芯片地址進(jìn)行輸出控制的電路。該開(kāi)關(guān)電路，由于僅僅一部分的構(gòu)成與圖21所示的開(kāi)關(guān)電路不同，故僅僅說(shuō)明那些與圖21不同的地方，與圖21相同的地方則省略說(shuō)明。
在開(kāi)關(guān)電路中，把熔斷絲206連接在焊盤(pán)202與接地電壓的節(jié)點(diǎn)之間。該熔斷絲206，例如，可以用能束的照射等方法進(jìn)行熔斷。
在這樣的構(gòu)成中，如果熔斷絲206被熔斷，焊盤(pán)202就通過(guò)電阻201被上拉到‘H’電平，CMOS傳送門(mén)電路200變成為ON。在CMOS傳送門(mén)電路200為ON狀態(tài)時(shí)，就通過(guò)該CMOS傳送門(mén)電路200向NOR電路114輸入芯片地址chip Add0或chip Add1。
另一方面，如果熔斷絲206未被熔斷，焊盤(pán)202就變成為‘L’電平，CMOS傳送門(mén)電路200變成為OFF。這時(shí)，由于反相器203的輸出將變成為‘H’電平，N溝MOS晶體管204變成為導(dǎo)通，故可以把CMOS傳送門(mén)電路200的輸出節(jié)點(diǎn)設(shè)定為接地電壓。
如上所述，倘采用圖21的電路，就可以采用熔斷或不熔斷熔斷絲206的辦法選擇性地對(duì)芯片地址進(jìn)行輸出控制。
此外，在芯片初始化動(dòng)作中，把上述PMOS晶體管58設(shè)定為使得在chip Add0的芯片的情況下設(shè)為OFF狀態(tài)，在chip Add1以上的特定或在全部芯片的情況下變成為ON狀態(tài)的方法也是有效的。
通常，如圖18所示，在封裝內(nèi)只含有1個(gè)芯片的情況下，就可以把該芯片地址設(shè)定為0。在該情況下，如果在芯片地址為1的芯片中把上述PMOS晶體管58設(shè)定為ON狀態(tài)，則在單一芯片中上述PMOS晶體管58就自動(dòng)地被設(shè)定為OFF狀態(tài)，在多個(gè)芯片(通?？隙ù嬖谛酒刂窞?、1的2個(gè)芯片)的情況下，由于芯片地址1內(nèi)的PMOS晶體管58將變成為ON狀態(tài)，故結(jié)果就變成為自動(dòng)地實(shí)現(xiàn)上邊所說(shuō)的上拉動(dòng)作。如上所述，在芯片地址1的芯片的情況下總是設(shè)定為在芯片初始化動(dòng)作中進(jìn)行上拉動(dòng)作，和在導(dǎo)入了圖20到圖22的電路后，用鍵合或熔斷絲設(shè)定為僅僅芯片地址1才進(jìn)行上拉，是容易的。此外，在圖19的電路中，即便是采用把chip Add0變更為chip Add1的圖23的電路設(shè)置在全部芯片內(nèi)的辦法，在芯片地址1的芯片中，也可以總是在芯片初始化動(dòng)作中進(jìn)行上拉動(dòng)作。
圖24示出了使用者或在系統(tǒng)中不監(jiān)視忙狀態(tài)輸出用的布線17的情況下的采用上述(B)的方法的本發(fā)明的實(shí)施例7的存儲(chǔ)器件，是具體地示出了分別設(shè)置在圖3中的2個(gè)存儲(chǔ)器芯片MC1、MC2內(nèi)的圖4中的忙控制電路32的一部分的構(gòu)成的電路圖。
設(shè)置在兩存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路32，具有同樣的電路構(gòu)成，存儲(chǔ)器芯片MC1、MC2內(nèi)的忙控制電路用標(biāo)號(hào)32-1、32-2表示。另外，在實(shí)施例7的存儲(chǔ)器件內(nèi)的忙控制電路32-1、32-2，由于基本的構(gòu)成與圖17所示的構(gòu)成是同樣的，故對(duì)于那些與圖17對(duì)應(yīng)的地方賦予同一標(biāo)號(hào)而省略其說(shuō)明，以下，僅僅對(duì)那些與圖17不同的地方進(jìn)行說(shuō)明。
在圖17的存儲(chǔ)器件中，雖然說(shuō)明的是把P溝MOS晶體管58連接到負(fù)載電阻57與電源電壓Vcc的節(jié)點(diǎn)之間的情況，但是在本實(shí)施例的情況下，連接到該地方上的卻是N溝MOS晶體管59。因此，作為控制信號(hào)要向N溝MOS晶體管59的柵極供給分別進(jìn)行了邏輯反轉(zhuǎn)的控制信號(hào)/P1、/P2來(lái)取代先前的P1、P2。
另外，不言而喻本發(fā)明可以進(jìn)行種種的變形而不限定于上述實(shí)施例。例如，在上述各個(gè)實(shí)施例中，雖然說(shuō)明的是存儲(chǔ)器芯片是由NAND單元型EEPROM構(gòu)成的存儲(chǔ)器芯片，用把各個(gè)NAND單元串聯(lián)連接起來(lái)的8個(gè)存儲(chǔ)單元構(gòu)成的情況，但是，即便是在各個(gè)NAND單元內(nèi)存儲(chǔ)單元的個(gè)數(shù)為1個(gè)、2個(gè)、4個(gè)、16個(gè)、32個(gè)、64個(gè)的情況下也可以實(shí)現(xiàn)，這是不言而喻的。
此外，除去由NAND單元型EEPROM構(gòu)成的存儲(chǔ)器芯片之外，例如也可以使用由圖25的等效電路所示的那種NOR單元型EEPROM構(gòu)成的存儲(chǔ)器芯片，由圖26的等效電路所示的那種DINOR單元型EEPROM構(gòu)成的存儲(chǔ)器芯片，由圖27的等效電路所示的那種AND單元型EEPROM構(gòu)成的存儲(chǔ)器芯片，以及由圖28的等效電路所示的那種帶選擇晶體管的NOR單元型EEPROM構(gòu)成的存儲(chǔ)器芯片等。另外，至于DINOR單元型EEPROM的細(xì)節(jié)，在‘H.Onoda et al.，IEDM Technical Digest Paper，1992，pp.599-602’中進(jìn)行了講述，至于AND單元型EEPROM，在‘H.Kume et al.，IEDM Technical DigestPaper，1992，pp991-993’中進(jìn)行了講述。
此外，在上述各個(gè)實(shí)施例中，雖然是以可進(jìn)行數(shù)據(jù)電改寫(xiě)的非易失性半導(dǎo)體存儲(chǔ)器件為例進(jìn)行的說(shuō)明，但是對(duì)于其它的半導(dǎo)體存儲(chǔ)器件也同樣地可以實(shí)施。
此外，在上述各個(gè)實(shí)施例中，雖然說(shuō)明的是在存儲(chǔ)器芯片中，僅僅在電源投入時(shí)的初始化動(dòng)作中才進(jìn)行忙信號(hào)/BusyA的節(jié)點(diǎn)的上拉動(dòng)作的情況，但是這在其它的情況下，例如在通常動(dòng)作期間中，此外在存儲(chǔ)器芯片內(nèi)僅僅設(shè)置1個(gè)存儲(chǔ)器芯片的情況下，也可以使之進(jìn)行忙信號(hào)/BusyA的節(jié)點(diǎn)的上拉動(dòng)作。在該情況下，可以得到在不需要封裝的外部設(shè)置上拉電路的效果。
此外，在上述各個(gè)實(shí)施例中，雖然說(shuō)明的是使之進(jìn)行上拉動(dòng)作的情況而被選中為使之進(jìn)行上拉動(dòng)作的存儲(chǔ)器芯片究竟是處于忙狀態(tài)還是處于就緒狀態(tài)無(wú)關(guān)，但是，在其它的情況下，例如在被選中為使之進(jìn)行上拉動(dòng)作的存儲(chǔ)器芯片處于忙狀態(tài)的情況下，則可以控制為使之不進(jìn)行上拉動(dòng)作。在被選中的存儲(chǔ)器芯片處于忙狀態(tài)時(shí)，例如，圖17中的忙控制電路32-1內(nèi)的晶體管56就變成為ON狀態(tài)。在該狀態(tài)下，當(dāng)使晶體管58變成為ON狀態(tài)時(shí)，電流就會(huì)在電源電壓Vcc和接地電壓GND之間流動(dòng)，僅僅使無(wú)用的消耗電流增加。因此只有在被選中為使之進(jìn)行上拉動(dòng)作的存儲(chǔ)器芯片處于就緒狀態(tài)時(shí)，只有在電源投入時(shí)的初始化動(dòng)作中，或者，也包括在通常動(dòng)作中，才可以采用使用使忙信號(hào)/BusyA的節(jié)點(diǎn)進(jìn)行上拉動(dòng)作的辦法來(lái)實(shí)現(xiàn)低消耗電流。
此外，在使圖13到圖17的各個(gè)實(shí)施例電路象圖29到圖33的那樣地進(jìn)行變形的情況下，本發(fā)明也是有效的。在圖29到圖33的各個(gè)變形例電路中，示出了把圖13到圖17的各個(gè)實(shí)施例電路中的AND電路54、55置換成串聯(lián)連接的2個(gè)反相器60的情況下的構(gòu)成例。
在圖29到圖33的各個(gè)變形例電路中，也可以進(jìn)行與圖13到圖17的各個(gè)實(shí)施例電路同樣的動(dòng)作，此外，還可以采用使AND電路變成為2個(gè)反相器的辦法，來(lái)削減元件個(gè)數(shù)。
此外，在使忙狀態(tài)輸出專用焊盤(pán)的信號(hào)電平進(jìn)行了反轉(zhuǎn)的情況下，本發(fā)明當(dāng)然也是有效的。
對(duì)于那些本專業(yè)的熟練的技術(shù)人員來(lái)說(shuō)還存在著另外一些優(yōu)點(diǎn)和變形。因此，本發(fā)明就其更為廣闊的形態(tài)來(lái)說(shuō)并不限于上述附圖和說(shuō)明。此外，就如所附權(quán)利要求及其等效要求所限定的那樣，還可以有許多變形而不偏離總的發(fā)明的宗旨。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，在封裝內(nèi)設(shè)置有多個(gè)存儲(chǔ)器芯片，在電源投入后電源電壓的值到達(dá)規(guī)定值時(shí)成為忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作結(jié)束之前的期間內(nèi)維持忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作全部結(jié)束之后忙狀態(tài)被解除。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，上述多個(gè)存儲(chǔ)器芯片的I/O端子，被共通地連接到上述封裝的內(nèi)部。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，具備忙信號(hào)專用端子，用來(lái)對(duì)于上述多個(gè)存儲(chǔ)器芯片共通地進(jìn)行配置，輸出與具有與上述忙狀態(tài)對(duì)應(yīng)的忙狀態(tài)的上述忙信號(hào)不同的忙信號(hào)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，上述多個(gè)存儲(chǔ)器芯片分別具備對(duì)同一封裝內(nèi)的其它的存儲(chǔ)器芯片的忙狀態(tài)進(jìn)行檢測(cè)的檢測(cè)電路。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路，輸出反映同一封裝內(nèi)其它存儲(chǔ)器芯片的忙狀態(tài)的上述忙信號(hào)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路，輸入與對(duì)應(yīng)的存儲(chǔ)器芯片的上述忙狀態(tài)對(duì)應(yīng)的信號(hào)和與其它存儲(chǔ)器芯片的忙狀態(tài)對(duì)應(yīng)的信號(hào)，選定兩信號(hào)的邏輯以輸出上述忙信號(hào)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路是NOR電路。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路是AND電路。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路，由以下部分構(gòu)成根據(jù)與對(duì)應(yīng)的存儲(chǔ)器芯片的上述忙狀態(tài)對(duì)應(yīng)的信號(hào)進(jìn)行導(dǎo)通控制的開(kāi)關(guān)，其一端供給反映其它存儲(chǔ)器芯片的忙狀態(tài)的信號(hào)，另一端則連接到規(guī)定電位的節(jié)點(diǎn)上，輸入上述開(kāi)關(guān)的一端的信號(hào)的邏輯電路。
10.一種半導(dǎo)體存儲(chǔ)器件，具備以下部分設(shè)置在封裝內(nèi)的多個(gè)存儲(chǔ)器芯片；分別設(shè)置在上述多個(gè)存儲(chǔ)器芯片內(nèi)的多個(gè)忙控制電路，在電源投入后在電源電壓的值達(dá)到了規(guī)定值時(shí)變成為忙狀態(tài)，在上述各存儲(chǔ)器芯片的初始化動(dòng)作結(jié)束 前的期間內(nèi)維持忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作全部結(jié)束后就解除忙狀態(tài)；連接到上述多個(gè)忙控制電路上，向封裝的外部輸出根據(jù)輸入指令從各個(gè)忙控制電路輸出的忙信號(hào)的多個(gè)I/O端子。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，上述多個(gè)I/O端子在上述封裝內(nèi)部共通地進(jìn)行連接。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，還具備忙信號(hào)專用端子，用來(lái)對(duì)于上述多個(gè)存儲(chǔ)器芯片共通地進(jìn)行配置，輸出與具有與上述忙狀態(tài)對(duì)應(yīng)的忙狀態(tài)的上述忙信號(hào)不同的忙信號(hào)。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，上述多個(gè)忙控制電路分別具備對(duì)其它存儲(chǔ)器芯片的忙狀態(tài)進(jìn)行檢測(cè)后輸出上述忙信號(hào)的檢測(cè)電路。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路，輸入反映其它存儲(chǔ)器芯片的忙狀態(tài)的信號(hào)，根據(jù)上述所反映的信號(hào)輸出上述忙信號(hào)。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路，用來(lái)輸入與對(duì)應(yīng)的存儲(chǔ)器芯片的上述忙狀態(tài)對(duì)應(yīng)的信號(hào)和反映其它存儲(chǔ)器芯片的忙狀態(tài)的信號(hào)，根據(jù)兩信號(hào)輸出上述忙信號(hào)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路是NOR電路。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路是AND電路。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，上述檢測(cè)電路，由以下部分構(gòu)成根據(jù)與對(duì)應(yīng)的存儲(chǔ)器芯片的上述忙狀態(tài)對(duì)應(yīng)的信號(hào)進(jìn)行導(dǎo)通控制的開(kāi)關(guān)，其一端供給反映其它存儲(chǔ)器芯片的忙狀態(tài)的信號(hào)，另一端則連接到規(guī)定電位的節(jié)點(diǎn)上，輸入上述開(kāi)關(guān)的一端的信號(hào)的邏輯電路。
19.一種半導(dǎo)體存儲(chǔ)器件，具有輸出設(shè)置在封裝內(nèi)的存儲(chǔ)器芯片的忙狀態(tài)的忙狀態(tài)輸出專用焊盤(pán)，在上述存儲(chǔ)器芯片處于忙狀態(tài)的情況下上述焊盤(pán)被設(shè)定為第1電壓，在上述存儲(chǔ)器芯片處于就緒狀態(tài)的情況下上述焊盤(pán)被設(shè)定為第2電壓，將上述焊盤(pán)設(shè)定為第2電壓的元件被設(shè)置在上述存儲(chǔ)器芯片內(nèi)。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器件，在上述封裝內(nèi)設(shè)置有多個(gè)上述存儲(chǔ)器芯片。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)器件，把上述焊盤(pán)設(shè)定為第2電壓的元件，只有在從電源投入時(shí)的芯片初始化動(dòng)作開(kāi)始時(shí)，到在設(shè)置在封裝內(nèi)的上述多個(gè)存儲(chǔ)器芯片中初始化動(dòng)作結(jié)束為止的期間內(nèi)，才把上述焊盤(pán)設(shè)定為第2電壓。
22.根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器件，把上述焊盤(pán)設(shè)定為第2電壓的元件，與上述存儲(chǔ)器芯片為忙狀態(tài)、就緒狀態(tài)無(wú)關(guān)地把上述焊盤(pán)設(shè)定為第2電壓，在上述存儲(chǔ)器芯片為忙狀態(tài)時(shí)，采用使把上述焊盤(pán)設(shè)定為第1電壓的能力變得比把上述焊盤(pán)設(shè)定為第2電壓的能力還高的辦法，把上述焊盤(pán)設(shè)定為第1電壓。
23.根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器件，把上述焊盤(pán)設(shè)定為第2電壓的元件，根據(jù)用來(lái)對(duì)上述多個(gè)存儲(chǔ)器芯片進(jìn)行選擇的芯片地址，把上述焊盤(pán)設(shè)定為第2電壓。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體存儲(chǔ)器件，上述芯片地址借助于鍵合對(duì)芯片地址設(shè)定用焊盤(pán)供給規(guī)定電位的辦法進(jìn)行設(shè)定。
25.根據(jù)權(quán)利要求23所述的半導(dǎo)體存儲(chǔ)器件，上述芯片地址采用對(duì)設(shè)置在芯片內(nèi)的芯片地址設(shè)定用熔斷絲進(jìn)行選擇熔斷的辦法來(lái)設(shè)定。
全文摘要
一種半導(dǎo)體存儲(chǔ)器件，其特征在于具備多個(gè)存儲(chǔ)器芯片MC1、MC2；與這些存儲(chǔ)器芯片對(duì)應(yīng)地設(shè)置，分別輸出在電源投入后電源電壓的值到達(dá)規(guī)定值時(shí)就變成為忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作結(jié)束之前的期間內(nèi)維持忙狀態(tài)，在上述多個(gè)存儲(chǔ)器芯片的初始化動(dòng)作全部結(jié)束之后，就解除忙狀態(tài)的I/O端子13。
文檔編號(hào)G11C7/10GK1426068SQ02124600
公開(kāi)日2003年6月25日 申請(qǐng)日期2002年6月28日 優(yōu)先權(quán)日2001年6月29日
發(fā)明者中村寬, 今宮賢一, 竹內(nèi)健 申請(qǐng)人:株式會(huì)社東芝