專(zhuān)利名稱(chēng)：具有帶雙寄存器的頁(yè)緩存器的存儲(chǔ)器設(shè)備及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器設(shè)備領(lǐng)域，更明確指具有帶雙寄存器的頁(yè)(page)緩存器電路的閃速存儲(chǔ)器設(shè)備。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器設(shè)備最近的趨勢(shì)是高度集成、大容量和支持系統(tǒng)高速運(yùn)行。這些趨勢(shì)同樣針對(duì)易失性存儲(chǔ)器(例如，動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM))和非易失性存儲(chǔ)器(例如，閃速存儲(chǔ)器)。
閃速存儲(chǔ)器通常分為或非(NOR)類(lèi)型閃速存儲(chǔ)器以及與非(NAND)類(lèi)型閃速存儲(chǔ)器。NOR類(lèi)型閃速存儲(chǔ)器用于須高速無(wú)序閱讀少量信息的應(yīng)用，而NAND類(lèi)型閃速存儲(chǔ)器用于須順序閱讀信息的應(yīng)用。
閃速存儲(chǔ)器設(shè)備用存儲(chǔ)元(cell)存儲(chǔ)數(shù)據(jù)。存儲(chǔ)元包括元晶體管。每個(gè)元晶體管有一個(gè)控制極和一個(gè)浮動(dòng)門(mén)(floating gate)。由于閃速存儲(chǔ)器設(shè)備通過(guò)絕緣薄膜使用隧道效應(yīng)(tunneling)存儲(chǔ)信息，需要花費(fèi)一些時(shí)間來(lái)存儲(chǔ)信息。
為了在短時(shí)間內(nèi)存儲(chǔ)大量信息，NAND類(lèi)型閃速存儲(chǔ)器使用亦被稱(chēng)作頁(yè)緩存器電路的寄存器。大量的數(shù)據(jù)從外部提供，快速存儲(chǔ)在存儲(chǔ)區(qū)。它們首先存儲(chǔ)在寄存器，并從那里存儲(chǔ)到存儲(chǔ)元中。
在傳統(tǒng)NAND類(lèi)型閃速存儲(chǔ)器情況下，一頁(yè)數(shù)據(jù)的大小不超過(guò)512字節(jié)。如果假定NAND類(lèi)型閃速存儲(chǔ)器的程序時(shí)間(或信息存儲(chǔ)時(shí)間)是大約200到500微秒，一個(gè)字節(jié)的數(shù)據(jù)在100納秒時(shí)間段內(nèi)從外部裝載到頁(yè)緩存器電路，裝載512字節(jié)信息到頁(yè)緩存器電路花費(fèi)大約50微秒。
圖1顯示了現(xiàn)有技術(shù)的一個(gè)特定例子。圖1的直接文檔是來(lái)自美國(guó)專(zhuān)利號(hào)5,831,900(那個(gè)文檔的圖7)。對(duì)現(xiàn)在的討論已增加了附加標(biāo)記。
圖1的設(shè)備顯示在頁(yè)緩存器20-i被周?chē)娐窂?fù)位后，數(shù)據(jù)從數(shù)據(jù)線IO裝載到鎖存器30。裝載到鎖存器的數(shù)據(jù)通過(guò)晶體管Q4被編程到存儲(chǔ)元2-1、2-2、2-3(通常通過(guò)接收一個(gè)適合的編程命令信號(hào))。此編程過(guò)程通常用于編程N(yùn)AND閃速存儲(chǔ)器。
然而此過(guò)程有限制。在此編程操作中，如果要將數(shù)據(jù)裝載到鎖存器30中，它將不得不進(jìn)行等待，直到先裝載的數(shù)據(jù)在前面的程序循環(huán)中完成編程。如上所述，向鎖存器30的數(shù)據(jù)裝載以字節(jié)為單位進(jìn)行(例如，8比特)。所以，將數(shù)據(jù)加載到2048字節(jié)大的一頁(yè)將花費(fèi)很長(zhǎng)時(shí)間。這是因?yàn)殒i存器30繼續(xù)存儲(chǔ)數(shù)據(jù)直到寄存器信息被存儲(chǔ)到合適的相應(yīng)存儲(chǔ)元中。
現(xiàn)有技術(shù)的另一個(gè)問(wèn)題是向后復(fù)制(copy back)問(wèn)題。有時(shí)，需要從第一頁(yè)向第二頁(yè)數(shù)據(jù)執(zhí)行復(fù)制操作。如果希望在第一頁(yè)存儲(chǔ)元的數(shù)據(jù)通過(guò)晶體管Q7被鎖存到鎖存器30后執(zhí)行復(fù)制操作，那么，鎖存的數(shù)據(jù)通過(guò)晶體管Q4被編程到第二頁(yè)。在這種情況下，復(fù)制到第二頁(yè)的編程數(shù)據(jù)因?yàn)殒i存電路被翻轉(zhuǎn)。換句話說(shuō)，1變成0，0變成1。此問(wèn)題在現(xiàn)有技術(shù)中通過(guò)向存儲(chǔ)元陣列提供標(biāo)記元并依據(jù)數(shù)據(jù)是否被翻轉(zhuǎn)更新它們的值來(lái)解決。
圖2顯示了現(xiàn)有技術(shù)中這個(gè)問(wèn)題的一個(gè)特別例子。本文件的圖2是來(lái)自美國(guó)專(zhuān)利第5,996,041號(hào)(那個(gè)文檔的圖8和圖9)。對(duì)現(xiàn)在的討論已增加了附加標(biāo)記。
圖2中顯示了向后復(fù)制功能。存儲(chǔ)元陣列內(nèi)的第一頁(yè)數(shù)據(jù)被裝載到一個(gè)頁(yè)緩存器。然后，數(shù)據(jù)被復(fù)制到陣列中的另一處，但以相反的形式。右邊的比特是標(biāo)記元，指明數(shù)據(jù)是相反的形式。
現(xiàn)有技術(shù)對(duì)存儲(chǔ)器設(shè)備可變?yōu)槎啻笫鞘芟薜?。例如，如果假定?yè)緩存器電路可臨時(shí)存儲(chǔ)2048字節(jié)信息，當(dāng)1字節(jié)信息被裝載到頁(yè)緩存器電路要100納秒時(shí)，裝載2048字節(jié)信息要花費(fèi)大約200微秒。因此，裝載時(shí)間基本與200到500微秒的信息存儲(chǔ)時(shí)間(或編程時(shí)間)相似。因此，裝載時(shí)間極大地影響了NAND類(lèi)型閃速存儲(chǔ)器的信息存儲(chǔ)特性。
隨著NAND類(lèi)型閃速存儲(chǔ)器的集成度增加，與傳統(tǒng)的閃速存儲(chǔ)器相比，須處理越來(lái)越大量的數(shù)據(jù)。且須在不有損信息存儲(chǔ)特性的情況下處理。
發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術(shù)的這些問(wèn)題和限制。
通常，本發(fā)明提供了含有存儲(chǔ)元陣列來(lái)存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器設(shè)備以及一個(gè)Y門(mén)(Y-gating)電路來(lái)選通存儲(chǔ)于一組存儲(chǔ)元中的數(shù)據(jù)。一個(gè)頁(yè)緩存器連接在存儲(chǔ)元陣列與Y門(mén)電路之間。
頁(yè)緩存器包括相應(yīng)于組中每一存儲(chǔ)元的雙寄存器。此雙寄存器包括第一寄存器以及關(guān)聯(lián)的第二寄存器。第一和第二寄存器被用于彼此、與存儲(chǔ)元陣列的元、以及Y門(mén)電路交換數(shù)據(jù)，與現(xiàn)有技術(shù)相比，本發(fā)明充分允許更快的數(shù)據(jù)存儲(chǔ)以及更有利的向后復(fù)制。因此依據(jù)本發(fā)明的存儲(chǔ)器性能有所提高。
本發(fā)明通過(guò)如下參照附圖進(jìn)行的詳細(xì)描述，可變得更清晰，其中圖1是現(xiàn)有技術(shù)中含有頁(yè)緩存器的存儲(chǔ)器電路的示意圖。
圖2表示現(xiàn)有技術(shù)中向后復(fù)制操作，并且因?yàn)榉D(zhuǎn)了數(shù)據(jù)需要標(biāo)記比特。
圖3是依據(jù)本發(fā)明實(shí)施例制造的半導(dǎo)體存儲(chǔ)器設(shè)備的方框圖。
圖4是圖3的存儲(chǔ)器的陣列方案的示意圖。
圖5是圖3的設(shè)備的頁(yè)寄存器以及Y門(mén)電路的詳細(xì)電路圖。
圖6是說(shuō)明了依據(jù)本發(fā)明實(shí)施例的編程方法的流程圖。
圖7是完成圖6的方法的信號(hào)命令的時(shí)序圖。
圖8描述了當(dāng)應(yīng)用圖7的信號(hào)命令時(shí)圖5的電路中數(shù)據(jù)的流動(dòng)。
圖9是用于在圖3的設(shè)備執(zhí)行讀取方法的信號(hào)命令的時(shí)序圖。
圖10描述了當(dāng)應(yīng)用圖9的信號(hào)命令時(shí)圖5的電路中數(shù)據(jù)的流動(dòng)。
圖11是說(shuō)明依據(jù)本發(fā)明實(shí)施例的向后復(fù)制方法的流程圖。
圖12是為了在圖3的設(shè)備中執(zhí)行依據(jù)本發(fā)明實(shí)施例的向后復(fù)制方法的信號(hào)命令的時(shí)序圖。
圖13描述了按照?qǐng)D12的第一部分信號(hào)命令，數(shù)據(jù)被從存儲(chǔ)元傳輸?shù)巾?yè)緩存器中。
圖14描述了按照?qǐng)D12的第二部分信號(hào)命令，數(shù)據(jù)被從頁(yè)緩存器傳輸?shù)酱鎯?chǔ)元中。
圖15是說(shuō)明依據(jù)本發(fā)明實(shí)施例的刪除方法的流程圖。
圖16是用于在圖3的設(shè)備中執(zhí)行刪除方法的信號(hào)命令的時(shí)序圖。
圖17描述了當(dāng)應(yīng)用圖16的信號(hào)命令時(shí)圖5的電路中數(shù)據(jù)的流動(dòng)。
圖18描述了對(duì)兩種替換的存儲(chǔ)器設(shè)備設(shè)計(jì)采用多大存儲(chǔ)量。
圖19是一個(gè)表，說(shuō)明了對(duì)存儲(chǔ)器設(shè)備的各種設(shè)計(jì)選擇，包括圖18中的兩個(gè)。
圖20是說(shuō)明1塊排列的方框圖。
圖21是一個(gè)時(shí)間順序圖，說(shuō)明了依據(jù)本發(fā)明，數(shù)據(jù)如何被裝載以實(shí)現(xiàn)更高的容量。
具體實(shí)施例方式
如上所述，本發(fā)明提供了半導(dǎo)體存儲(chǔ)器設(shè)備及其使用方法。在此詳細(xì)描述本發(fā)明。
參照?qǐng)D3，描述了依據(jù)本發(fā)明制造的存儲(chǔ)器設(shè)備100。存儲(chǔ)器設(shè)備100可為與非閃速存儲(chǔ)器。存儲(chǔ)器設(shè)備100有存儲(chǔ)元陣列110來(lái)存儲(chǔ)數(shù)據(jù)、頁(yè)寄存器和檢測(cè)放大器(sense amplifier，S/A)塊120、以及用于選通存儲(chǔ)在一組存儲(chǔ)元中的數(shù)據(jù)的Y門(mén)電路130。頁(yè)寄存器和S/A塊120連接在存儲(chǔ)元陣列110以及Y門(mén)電路130之間。
頁(yè)寄存器和S/A塊120包括頁(yè)緩存器122。頁(yè)緩存器包括依據(jù)本發(fā)明的雙寄存器，將在以下更詳細(xì)描述。
設(shè)備100還包括附加部分，像X-緩存鎖存器和解碼器，Y-緩存鎖存器和解碼器，命令寄存器，控制邏輯和高壓發(fā)生器，以及全局緩存器。它們?nèi)顼@示地那樣，如在以下將被理解地那樣交換數(shù)據(jù)、地址以及命令信號(hào)。
現(xiàn)在參照?qǐng)D4，舉例顯示了存儲(chǔ)元的陣列110的排列狀況。顯示許多交替用BLe、Blo標(biāo)注的比特線(bit lines)?！癳”對(duì)應(yīng)“偶數(shù)”，“o”對(duì)應(yīng)“奇數(shù)”。每條比特線連接多個(gè)存儲(chǔ)元(M1，M2，…，Mm)。
一組存儲(chǔ)元(例如M1)被單獨(dú)一條字線(word line)(例如WL1)控制。在那個(gè)組中的元本文中稱(chēng)作一頁(yè)單元。
現(xiàn)在參考圖5，更詳細(xì)描述頁(yè)寄存器和S/A塊120以及Y門(mén)電路130。
Y門(mén)電路130位于頁(yè)寄存器和S/A塊120與數(shù)據(jù)線131之間。數(shù)據(jù)線131用于比特D0-D7。
Y門(mén)電路130由兩個(gè)NMOS晶體管132和133組成。晶體管132和133被信號(hào)YA和YB控制。信號(hào)YA和YB從源自列地址的信息提取。
頁(yè)寄存器和S/A塊120包括含有包括檢測(cè)節(jié)點(diǎn)E的檢測(cè)線125的單獨(dú)頁(yè)緩存器122。一條或多條比特線可在節(jié)點(diǎn)E被連接到頁(yè)緩存器122。在圖5的例子中，兩條比特線Ble和Blo被連接到節(jié)點(diǎn)E。
晶體管141具有源極，接相應(yīng)的比特線Ble；漏極，接提供信號(hào)VIRPWR的節(jié)點(diǎn)；和柵極，接收門(mén)控制信號(hào)VBLe。
晶體管142具有源極，接相應(yīng)的比特線Blo；漏極，接提供信號(hào)VIRPWR的節(jié)點(diǎn)；和柵極，接收門(mén)控制信號(hào)VBLo。
提供信號(hào)VIRPWR的節(jié)點(diǎn)由第一或第二供應(yīng)電壓中任何一個(gè)充電。因此，晶體管141和142響應(yīng)于門(mén)控制信號(hào)VBLe和VBLo，向比特線Ble和Blo應(yīng)用第一或第二供應(yīng)電壓。
另外，NMOS晶體管143響應(yīng)于BLSHFe信號(hào)連接比特線Ble到節(jié)點(diǎn)E。另外的NMOS晶體管144響應(yīng)于BLSHFo信號(hào)連接比特線Blo到節(jié)點(diǎn)E。
頁(yè)緩存器122因此通過(guò)檢測(cè)線125的節(jié)點(diǎn)E與比特線Ble、Blo相連。PMOS晶體管148在讀取操作中通過(guò)檢測(cè)線125向比特線Ble、Blo提供電流。PMOS晶體管148連接在電源電壓與檢測(cè)線之間，依據(jù)控制信號(hào)PLOAD通或斷。
重要地，頁(yè)緩存器122有兩個(gè)寄存器150、170?，F(xiàn)有技術(shù)只提供一個(gè)這樣的寄存器，都接到檢測(cè)線125。
第二寄存器150也被稱(chēng)作主寄存器150。主寄存器150包括兩個(gè)NMOS晶體管151、152，兩個(gè)反相器153、154以及一個(gè)PMOS晶體管155。數(shù)據(jù)存儲(chǔ)于由反相器153、154組成的主鎖存器156中。PMOS晶體管155組成了對(duì)主鎖存器156的預(yù)充電電路。
第一寄存器170也被稱(chēng)作輔助寄存器170。輔助寄存器170包括兩個(gè)NMOS晶體管171、172，兩個(gè)反相器173、174以及一個(gè)PMOS晶體管175。數(shù)據(jù)存儲(chǔ)于由反相器173、174組成的主鎖存器176中。PMOS晶體管175組成了對(duì)主鎖存器176的預(yù)充電電路。
本發(fā)明的頁(yè)緩存器122的雙寄存器(由兩個(gè)寄存器150、170制成)提供了許多優(yōu)點(diǎn)。比現(xiàn)有技術(shù)更好地執(zhí)行了功能，證實(shí)增加了頁(yè)緩存器電路的大小。
提供另外的結(jié)構(gòu)來(lái)促進(jìn)和控制兩個(gè)頁(yè)緩存器150、170，存儲(chǔ)元陣列110以及Y門(mén)電路130之間的數(shù)據(jù)交換。
接通控制信號(hào)PDUMP控制的NMOS晶體管181，以在主寄存器150和輔助寄存器170間傳輸數(shù)據(jù)。另外，它被斷開(kāi)將輔助寄存器170與主寄存器150電隔離。這個(gè)傳輸通過(guò)檢測(cè)線125方便地執(zhí)行。NMOS晶體管181也被稱(chēng)作隔離開(kāi)關(guān)。
NMOS晶體管182、183用于在輔助寄存器170中存儲(chǔ)信息。這分別相應(yīng)于外部輸入信號(hào)DI和nDI執(zhí)行。
NMOS晶體管184連接主寄存器150到比特線Ble、Blo中選擇的一條，或中斷與比特線Ble、Blo中選擇的一條的主寄存器150的連接。這在當(dāng)要被編程的信息從主寄存器150傳輸?shù)竭x擇的一條比特線時(shí)執(zhí)行。
NMOS晶體管185被控制信號(hào)PBDO控制。晶體管185在選擇的時(shí)間段內(nèi)，通過(guò)選擇的一條比特線向頁(yè)緩存器122外部輸出讀出的信息。
晶體管186用于檢查程序狀態(tài)，在主寄存器150的節(jié)點(diǎn)B提供程序通過(guò)/失敗信息。
現(xiàn)在描述本發(fā)明的方法。
現(xiàn)在參考圖6、圖7、圖8以及圖4，描述依據(jù)本發(fā)明的編程方法。編程是數(shù)據(jù)從設(shè)備外部輸入到設(shè)備的存儲(chǔ)器元的過(guò)程。
在圖6中用流程圖600說(shuō)明依據(jù)本發(fā)明實(shí)施例的編程方法。流程圖600的方法同樣可被圖3的電路100實(shí)現(xiàn)。
依據(jù)方框610，第一外部數(shù)據(jù)通過(guò)如電路130的Y門(mén)電路。第一外部數(shù)據(jù)通過(guò)送往頁(yè)緩存器，如頁(yè)緩存器122。數(shù)據(jù)可為單個(gè)數(shù)據(jù)或許多數(shù)據(jù)。甚至可以是一整頁(yè)數(shù)據(jù)。
依據(jù)下一個(gè)方框620，通過(guò)方框610的第一外部數(shù)據(jù)存儲(chǔ)于頁(yè)緩存器的第一寄存器。第一寄存器可為輔助寄存器170。
依據(jù)下一個(gè)可選方框630，開(kāi)關(guān)被啟動(dòng)以連接第一寄存器和第二寄存器。第二寄存器可為主寄存器150。開(kāi)關(guān)可為被信號(hào)PDUMP控制的NMOS晶體管181。
依據(jù)下一個(gè)方框640，存儲(chǔ)于第一寄存器的數(shù)據(jù)被存儲(chǔ)于第二寄存器。
依據(jù)下一個(gè)可選方框650，開(kāi)關(guān)被啟動(dòng)以隔離第一寄存器和第二寄存器。
依據(jù)下一個(gè)方框660，存儲(chǔ)于第二寄存器的數(shù)據(jù)被存儲(chǔ)于存儲(chǔ)元陣列的元中，這也稱(chēng)作編程。同時(shí)，第一寄存器接收第二外部數(shù)據(jù)并存儲(chǔ)其中。因此，可執(zhí)行信息存儲(chǔ)操作而不增加信息裝載時(shí)間。
在圖3的實(shí)施例中，方框660中的同時(shí)操作由于第一寄存器和第二寄存器的隔離成為可能。也可以采用其他方法。
參考圖7和圖8，詳細(xì)描述了本發(fā)明的編程方法。圖7顯示了可應(yīng)用于圖5電路的命令信號(hào)。水平軸被分為9個(gè)時(shí)間段，分別標(biāo)注為1、2、…9。
圖8顯示了應(yīng)用圖7的命令信號(hào)導(dǎo)致的圖5電路中數(shù)據(jù)怎樣傳輸。圖8使用與圖7相同的參考時(shí)間段，應(yīng)與圖7共同參照。
第一步(時(shí)間段1)，取數(shù)據(jù)線131為地電壓，晶體管175被PBSET信號(hào)打開(kāi)。這也被稱(chēng)作對(duì)第一頁(yè)的頁(yè)緩存器設(shè)置。
然后(時(shí)間段2)，輔助鎖存器176的節(jié)點(diǎn)D是處于高狀態(tài)，NMOS晶體管132和133被接通。因此，數(shù)據(jù)線上的數(shù)據(jù)0或1通過(guò)應(yīng)用信號(hào)DI和nDI的相位存儲(chǔ)于輔助鎖存器176。這也被稱(chēng)作第一頁(yè)數(shù)據(jù)裝載，松散地對(duì)應(yīng)于上述的方框610。
然后(時(shí)間段3)，存儲(chǔ)的數(shù)據(jù)從輔助寄存器170傳送至檢測(cè)線125。這通過(guò)轉(zhuǎn)換控制信號(hào)PDUMP到邏輯高狀態(tài)完成。在向主寄存器150傳輸數(shù)據(jù)前，檢測(cè)線125和鎖存器156的節(jié)點(diǎn)A分別被晶體管148和155預(yù)充電。
然后(時(shí)間段4)，信號(hào)被歸零。此處理也稱(chēng)作HV允許。
然后(時(shí)間段5)，通過(guò)預(yù)充電，比特線Ble、Blo合適的一個(gè)被設(shè)置。
然后(時(shí)間段6和時(shí)間段7)，相應(yīng)于上述方框660，兩個(gè)動(dòng)作同時(shí)發(fā)生。要被編程的數(shù)據(jù)通過(guò)啟動(dòng)BLSLT信號(hào)從主寄存器150傳輸至選擇的比特線Ble，并從那里至存儲(chǔ)元。另外，來(lái)自存儲(chǔ)器設(shè)備外部的下一個(gè)要編程的數(shù)據(jù)被存儲(chǔ)于(裝載于)輔助寄存器170。
一般，數(shù)據(jù)裝載操作以字節(jié)為單位進(jìn)行，編程操作以頁(yè)為單位進(jìn)行。數(shù)據(jù)裝載意味著數(shù)據(jù)從數(shù)據(jù)線傳輸至輔助寄存器170，編程操作意味著數(shù)據(jù)從主寄存器150傳輸至存儲(chǔ)元陣列110中的存儲(chǔ)元。如上所述，頁(yè)單元意味著多個(gè)存儲(chǔ)元被一個(gè)字線連接和控制。
由于兩個(gè)動(dòng)作同時(shí)發(fā)生，甚至在大量數(shù)據(jù)情況下，數(shù)據(jù)存儲(chǔ)特性得到了保持。因此，為增加頁(yè)緩存器電路的大小以頁(yè)緩存器電路實(shí)現(xiàn)輔助緩存器170是非常值得的。
然后(時(shí)間段8)，核實(shí)讀取操作，以及(時(shí)間段9)，為下一個(gè)裝載/編程操作對(duì)比特線再一次預(yù)充電。
現(xiàn)在參考圖9和圖10，更詳細(xì)描述圖3設(shè)備的讀取操作。假定數(shù)據(jù)從陣列110的一個(gè)存儲(chǔ)元被讀出，要讀出的存儲(chǔ)元的門(mén)控制信號(hào)應(yīng)用合適的電壓到字線。
圖9顯示了可被用于圖5的電路的命令信號(hào)。水平軸被分為6個(gè)時(shí)間段，分別標(biāo)注為1、2、…6。
圖10顯示了應(yīng)用圖9的命令信號(hào)導(dǎo)致的圖5電路中數(shù)據(jù)怎樣傳輸。圖10使用與圖9相同的參考時(shí)間段，應(yīng)與圖9共同參照。
簡(jiǎn)單地講，通過(guò)主寄存器150，旁路輔助寄存器170執(zhí)行讀出操作。這樣，輔助寄存器170當(dāng)以上述方式進(jìn)行數(shù)據(jù)裝載和數(shù)據(jù)編程時(shí)，不阻隔讀取數(shù)據(jù)。
為了執(zhí)行穩(wěn)定的讀取操作，比特線Ble和Blo首先通過(guò)使VIRPWR信號(hào)歸零經(jīng)NMOS晶體管141和142放電，并激勵(lì)控制信號(hào)VBLe和VBLo為高。(時(shí)間段1)同時(shí)，PBRST信號(hào)從邏輯高狀態(tài)轉(zhuǎn)換為邏輯低狀態(tài)，于是主寄存器150(或反相器153的一個(gè)輸入)的狀態(tài)被設(shè)置為預(yù)定狀態(tài)(例如，邏輯高狀態(tài))。
然后，PLOAD信號(hào)轉(zhuǎn)為低，因此PMOS裝載晶體管148被接通。NMOS晶體管143的控制信號(hào)BLSHFe的電壓變成為具有NMOS晶體管143門(mén)限電壓與比特線預(yù)充電電壓之和的電壓。用合適的電壓預(yù)充電比特線Ble后，BLSHFe信號(hào)轉(zhuǎn)為地電壓的邏輯低狀態(tài)。(時(shí)間段2)比特線的預(yù)充電電壓依據(jù)選擇的存儲(chǔ)元的狀態(tài)而變化。例如，在所選擇的存儲(chǔ)器元是關(guān)閉元(off cell)的情況下，比特線的預(yù)充電電壓繼續(xù)保持。在所選擇的存儲(chǔ)器元是開(kāi)啟元(on cell)的情況下，比特線的預(yù)充電電壓被降低。(時(shí)間段3)如果BLSHFe信號(hào)的電壓變?yōu)榻橛陬A(yù)充電電壓和以前的BLSHFe信號(hào)電平間的中間電壓，那么當(dāng)選擇存儲(chǔ)元是開(kāi)啟元時(shí)，檢測(cè)線125上的電壓通過(guò)關(guān)閉NMOS晶體管143被保持在電源電壓。但是，如果不是這樣，檢測(cè)線125上的電壓與比特線Ble電壓一同(或與比特線Ble同步)被降低。在BLSHFe信號(hào)變?yōu)榈仉妷旱倪壿嫷蜖顟B(tài)過(guò)程中，PLOAD信號(hào)變?yōu)殡娫措妷骸?br>
然后，NMOS晶體管152的門(mén)控制信號(hào)PBLCHM轉(zhuǎn)為電源電壓的邏輯高狀態(tài)，NMOS晶體管151依據(jù)檢測(cè)線狀態(tài)被接通或斷開(kāi)。結(jié)果，檢測(cè)線125的狀態(tài)被存儲(chǔ)于主寄存器150中。(時(shí)間段4)然后存儲(chǔ)于主寄存器150中的數(shù)據(jù)通過(guò)被控制信號(hào)PBDO控制的NMOS晶體管185再通過(guò)Y門(mén)電路傳輸?shù)綌?shù)據(jù)線。(時(shí)間段6)現(xiàn)在描述依據(jù)本發(fā)明的向后復(fù)制方法。在執(zhí)行讀取操作期間，可能需要通過(guò)將在第一地址上從存儲(chǔ)元的第一頁(yè)讀取的數(shù)據(jù)復(fù)制到存儲(chǔ)元的第二頁(yè)，來(lái)執(zhí)行頁(yè)復(fù)制操作。
現(xiàn)在參考圖11，使用流程圖1100說(shuō)明依據(jù)本發(fā)明實(shí)施例的一種向后復(fù)制方法。流程圖1100的方法也可被圖3的設(shè)備100實(shí)現(xiàn)。
依據(jù)方框1110，第一元的數(shù)據(jù)被存儲(chǔ)于頁(yè)緩存器的第一寄存器。這可通過(guò)讀取數(shù)據(jù)到輔助寄存器170執(zhí)行。讀取可經(jīng)上面方式執(zhí)行。
依據(jù)下個(gè)方框1120，第一寄存器存儲(chǔ)的數(shù)據(jù)被存儲(chǔ)到頁(yè)緩存器的第二寄存器。這通過(guò)在輔助寄存器170和主寄存器150間傳輸讀取的數(shù)據(jù)來(lái)執(zhí)行。此傳輸可選地包括啟動(dòng)開(kāi)關(guān)以連接第一寄存器與第二寄存器。
依據(jù)下個(gè)方框1130，第二寄存器的數(shù)據(jù)被存儲(chǔ)于存儲(chǔ)元陣列的第二元。這可經(jīng)上面方式以編程操作來(lái)執(zhí)行。
現(xiàn)在參考圖12、圖13、圖14，其更詳細(xì)描述了圖3的設(shè)備的向后復(fù)制操作。假定數(shù)據(jù)被從陣列110的原始存儲(chǔ)元中讀出到頁(yè)緩存器122，并在那里向后復(fù)制到不同的元。
圖12顯示了可被用于圖5電路的命令信號(hào)。水平軸被分為11個(gè)時(shí)間段，分別標(biāo)注為1、2、…11。
數(shù)據(jù)被從元讀出到頁(yè)緩存器。可看到在最初四個(gè)時(shí)間段1、2、3、4內(nèi)的信號(hào)命令與圖10中的基本上一樣，除了那些被讀到輔助寄存器170而不是主寄存器150的數(shù)據(jù)。
參考圖13，顯示了讀出到頁(yè)緩存器的數(shù)據(jù)。也顯示出空白部分，圖2的現(xiàn)有技術(shù)需要指示存儲(chǔ)數(shù)據(jù)極性(翻轉(zhuǎn)或不翻轉(zhuǎn))的附加指示比特。
參考圖12，數(shù)據(jù)于是被從輔助寄存器170傳輸至頁(yè)緩存器的主寄存器150。這發(fā)生在時(shí)間段5、6。
然后，數(shù)據(jù)在時(shí)間段7、8、9、10、11內(nèi)，被從主寄存器150編程到存儲(chǔ)器的其它元?？煽吹皆跁r(shí)間段5-11內(nèi)的信號(hào)命令與圖8中的基本一樣。
參考圖14，顯示了編程的數(shù)據(jù)?？梢钥闯?，依據(jù)本發(fā)明數(shù)據(jù)存儲(chǔ)于不同的元，而不翻轉(zhuǎn)它在原始元中的狀態(tài)。因此，不須包括圖2的指示比特，更節(jié)省了空間。
現(xiàn)在討論依據(jù)本發(fā)明的擦除方法。擦除一般轉(zhuǎn)儲(chǔ)(dump)數(shù)據(jù)。在閃速存儲(chǔ)器中，通過(guò)向存儲(chǔ)元供應(yīng)高電壓，門(mén)限電壓值介于-1伏至-3伏之間。寄存器中的數(shù)據(jù)被轉(zhuǎn)儲(chǔ)。
現(xiàn)在參考圖15使用流程圖1500說(shuō)明依據(jù)本發(fā)明的另一實(shí)施例在擦除后的核實(shí)讀取操作。流程圖1500的方法也可被圖3的設(shè)備100實(shí)現(xiàn)。
依據(jù)方框1510，第一存儲(chǔ)元的數(shù)據(jù)通過(guò)頁(yè)緩存器的第一寄存器被轉(zhuǎn)儲(chǔ)。
依據(jù)另一個(gè)方框1520，頁(yè)緩存器電路的第一寄存器中存儲(chǔ)的數(shù)據(jù)通過(guò)第二寄存器被轉(zhuǎn)儲(chǔ)。
依據(jù)另一個(gè)可選方框1530，第一寄存器中存儲(chǔ)的數(shù)據(jù)被晶體管186檢測(cè)是處于還是不處于存儲(chǔ)元的狀態(tài)。
現(xiàn)在參考圖16和圖17，描述對(duì)圖3的設(shè)備的擦除方法。圖16顯示了可被用于圖5的電路的命令信號(hào)。水平軸被分為6個(gè)時(shí)間段，分別標(biāo)注為1、2、…7。
圖17顯示了應(yīng)用圖16的命令信號(hào)導(dǎo)致的在圖5的電路中數(shù)據(jù)怎樣被擦除。圖17使用與圖16相同的參考時(shí)間段，應(yīng)與圖16共同參照。
在時(shí)間段1和2中，收到擦除執(zhí)行命令。在時(shí)間段3內(nèi)，比特線Ble和Blo被接地放電。在時(shí)間段4內(nèi)，對(duì)第一元產(chǎn)生核實(shí)讀取操作。在時(shí)間段5內(nèi)，對(duì)第二元產(chǎn)生核實(shí)讀取操作。
在時(shí)間段6內(nèi)，數(shù)據(jù)通過(guò)第一寄存器被轉(zhuǎn)儲(chǔ)。數(shù)據(jù)包括存儲(chǔ)元的數(shù)據(jù)以及來(lái)自頁(yè)緩存器的輔助寄存器170以及主寄存器150的數(shù)據(jù)。在時(shí)間段7內(nèi)，發(fā)生有線或(OR)操作，數(shù)據(jù)從主寄存器150的節(jié)點(diǎn)E被轉(zhuǎn)儲(chǔ)。
本發(fā)明提供了這樣的優(yōu)點(diǎn)，即使頁(yè)的大小增加了，存儲(chǔ)器的程序時(shí)間(或信息存儲(chǔ)時(shí)間)少量增加或根本不增加。另外，在頁(yè)緩存器電路上裝載信息的時(shí)間與頁(yè)增加的大小成比例增加。
參考圖18、圖19、圖20、圖21，其討論了在存儲(chǔ)器中處理大量數(shù)據(jù)的例子。因此舉例說(shuō)明了本發(fā)明的效率。
圖18敘述了對(duì)于A和B兩種情況，對(duì)存儲(chǔ)器設(shè)備的容量計(jì)算的存儲(chǔ)量有多大。
一個(gè)立體的方框敘述了設(shè)備的總的存儲(chǔ)容量。它可認(rèn)作塊棧，每塊是頁(yè)棧。每頁(yè)(同樣每塊)一個(gè)字節(jié)(B)寬。一個(gè)字節(jié)等于八個(gè)比特，即I/O0-I/O7。
在情況A中，一頁(yè)是(512+16)528字節(jié)長(zhǎng)。假定32頁(yè)的塊，264M比特的設(shè)備將有2048個(gè)塊的容量。
本發(fā)明使能的情況B中，一頁(yè)是(2048+64)2112字節(jié)長(zhǎng)。假定64頁(yè)的塊，1G比特的設(shè)備將有1024個(gè)塊的容量。
圖19顯示了對(duì)包括圖18的設(shè)備A和設(shè)備B的存儲(chǔ)器設(shè)備的不同設(shè)計(jì)選擇。
圖20舉例說(shuō)明了塊怎樣通過(guò)指定數(shù)據(jù)的連續(xù)頁(yè)為“偶”和“奇”，被從32頁(yè)重新配置為64頁(yè)。
本發(fā)明獲得比現(xiàn)有技術(shù)更快的裝載時(shí)間。這被例子舉例說(shuō)明。假定T1＝1字節(jié)裝載時(shí)間＝0.1μsF2＝1頁(yè)(對(duì)528字節(jié)和2112字節(jié)兩種情況)
T3＝編程時(shí)間＝200μsF4＝1塊(這里32頁(yè))于是現(xiàn)有技術(shù)的設(shè)備對(duì)于數(shù)據(jù)裝載、編程、數(shù)據(jù)裝載、編程等所需的時(shí)間總時(shí)間(現(xiàn)有技術(shù))＝[(T1×F2)+T3]×F4公式(1)這樣算出對(duì)528字節(jié)的設(shè)備需8089.6μs，對(duì)2112字節(jié)的設(shè)備需13158.4μs。因此，不可能在短時(shí)間內(nèi)存儲(chǔ)大量的信息到頁(yè)緩存器(信息存儲(chǔ)特性惡化)。
參考圖21，依據(jù)本發(fā)明數(shù)據(jù)將被更有效地裝載及編程。需要的總的時(shí)間為總時(shí)間(本發(fā)明)＝(T1×F2)+(T3×F4)公式(2)這樣，對(duì)2112字節(jié)的設(shè)備需6611.2μs，是公式1相應(yīng)時(shí)間的將近一半。這意味著現(xiàn)在可使用大容量(例如，超過(guò)2048字節(jié))的頁(yè)緩存器電路了。
本技術(shù)領(lǐng)域的專(zhuān)業(yè)人員將能夠根據(jù)本文中的描述作為一個(gè)整體實(shí)現(xiàn)本發(fā)明。為了提供對(duì)本發(fā)明更徹底的理解，陳列了大量的細(xì)節(jié)。在其它例子中，為了給本發(fā)明不帶來(lái)不必要的模糊，沒(méi)有詳細(xì)描述廣為人知的特性。
本發(fā)明以它的優(yōu)選方式被公開(kāi)，這里被公開(kāi)的特別實(shí)施例以及舉例說(shuō)明不被認(rèn)為受限。實(shí)際上，對(duì)于本技術(shù)領(lǐng)域的專(zhuān)業(yè)人員來(lái)說(shuō)，依據(jù)此描述，明顯地本發(fā)明可被多種方式修改。發(fā)明者認(rèn)為本發(fā)明的主題包括所有這里公開(kāi)的各種元件、特性、功能和/或特點(diǎn)的組合以及子組合。
所附權(quán)利要求限定了一定的被認(rèn)為新穎的和非顯而易見(jiàn)的組合以及子組合。對(duì)于其它元件、特性、功能和/或特點(diǎn)的組合以及子組合的其權(quán)利要求可存在于本文件中或相關(guān)文件中。
權(quán)利要求
1.一種非易失性的存儲(chǔ)元設(shè)備，包括存儲(chǔ)元陣列，用于存儲(chǔ)數(shù)據(jù)；Y門(mén)電路，用于選通存儲(chǔ)于一組存儲(chǔ)元中的數(shù)據(jù)；頁(yè)緩存器，用于通過(guò)檢測(cè)節(jié)點(diǎn)連接在存儲(chǔ)元陣列與Y門(mén)電路之間，頁(yè)緩存器包括一個(gè)相應(yīng)于組中每一存儲(chǔ)元的第一寄存器以及相關(guān)聯(lián)的第二寄存器，其中檢測(cè)節(jié)點(diǎn)共同連接到第一和第二寄存器，其中，第一寄存器被用于向存儲(chǔ)元寫(xiě)數(shù)據(jù)，相關(guān)聯(lián)的第二寄存器被用于通過(guò)Y門(mén)電路同時(shí)存儲(chǔ)外部的數(shù)據(jù)。
2.如權(quán)利要求1所述的設(shè)備，還包括有選擇地隔離第一寄存器和第二寄存器的隔離開(kāi)關(guān)。
3.如權(quán)利要求1所述的設(shè)備，其中，第一寄存器和第二寄存器的每個(gè)包括鎖存器，用于存儲(chǔ)數(shù)據(jù)；和預(yù)充電電路，用于預(yù)充電鎖存器。
4.如權(quán)利要求3所述的設(shè)備，還包括晶體管，連接鎖存器到Y(jié)門(mén)電路。
5.如權(quán)利要求1所述的設(shè)備，還包括多個(gè)比特線，用于在存儲(chǔ)元和頁(yè)緩存器之間傳輸數(shù)據(jù)，其中兩條比特線終止在頁(yè)緩存器的檢測(cè)節(jié)點(diǎn)。
6.如權(quán)利要求5所述的設(shè)備，其中第一寄存器適合通過(guò)檢測(cè)節(jié)點(diǎn)向第二寄存器傳輸數(shù)據(jù)。
7.如權(quán)利要求4所述的設(shè)備，還包括晶體管，連接檢測(cè)節(jié)點(diǎn)到鎖存器。
8.一種對(duì)非易失性存儲(chǔ)器設(shè)備的編程方法，包括讓第一外部數(shù)據(jù)通過(guò)Y門(mén)電路；然后，在頁(yè)緩存器的第一寄存器中存儲(chǔ)第一數(shù)據(jù)；然后，通過(guò)檢測(cè)節(jié)點(diǎn)在頁(yè)緩存器的第二寄存器中存儲(chǔ)第一數(shù)據(jù)；然后，通過(guò)檢測(cè)節(jié)點(diǎn)在存儲(chǔ)元陣列的第一元中存儲(chǔ)第一數(shù)據(jù)。
9.如權(quán)利要求8所述的方法，其中，第一外部數(shù)據(jù)是一整頁(yè)數(shù)據(jù)。
10.如權(quán)利要求8所述的方法，還包括啟動(dòng)隔離開(kāi)關(guān)，以在第二寄存器中存儲(chǔ)第一數(shù)據(jù)之前，連接第一寄存器和第二寄存器。
11.如權(quán)利要求8所述的方法，其中，Y門(mén)電路允許以字節(jié)為單位通過(guò)第一外部數(shù)據(jù)。
12.如權(quán)利要求11所述的方法，其中，字節(jié)單位是八比特。
13.如權(quán)利要求8所述的方法，其中，以頁(yè)為單位將第一數(shù)據(jù)從第一寄存器存儲(chǔ)到頁(yè)緩存器的第二寄存器。
14.如權(quán)利要求8所述的方法，其中以頁(yè)為單位將第一數(shù)據(jù)從第二寄存器存儲(chǔ)到存儲(chǔ)元陣列的第一元。
15.如權(quán)利要求8所述的方法，還包括在第一元存儲(chǔ)第一數(shù)據(jù)的同時(shí)，在第一寄存器中接收并存儲(chǔ)第二外部數(shù)據(jù)。
16.如權(quán)利要求15所述的方法，還包括啟動(dòng)隔離開(kāi)關(guān)，以隔離第一寄存器和第二寄存器。
17.如權(quán)利要求15所述的方法，還包括在陣列的第二元存儲(chǔ)第二數(shù)據(jù)；其中，第一元通過(guò)第一條比特線與第一寄存器相連，第二元通過(guò)第二條比特線與第一寄存器相連。
18.一種對(duì)非易失性存儲(chǔ)器設(shè)備的編程方法，包括將存儲(chǔ)元陣列中的第一元的數(shù)據(jù)存儲(chǔ)到頁(yè)緩存器的第一寄存器；然后，將數(shù)據(jù)存儲(chǔ)到頁(yè)緩存器的第二寄存器；然后，將數(shù)據(jù)存儲(chǔ)到存儲(chǔ)元陣列的第二元。
19.如權(quán)利要求18所述的方法，還包括啟動(dòng)隔離開(kāi)關(guān)，以連接第一寄存器和第二寄存器。
20.如權(quán)利要求18所述的方法，其中，數(shù)據(jù)存儲(chǔ)于第二存儲(chǔ)元，而不翻轉(zhuǎn)它在第一存儲(chǔ)元存儲(chǔ)時(shí)的狀態(tài)。
21.一種對(duì)非易失性存儲(chǔ)器設(shè)備的通過(guò)/失敗檢查方法，包括通過(guò)檢測(cè)節(jié)點(diǎn)，轉(zhuǎn)儲(chǔ)第一存儲(chǔ)元的數(shù)據(jù)到頁(yè)緩存器的第一寄存器；通過(guò)檢測(cè)節(jié)點(diǎn)，轉(zhuǎn)儲(chǔ)存儲(chǔ)于頁(yè)緩存器電路的第二寄存器的數(shù)據(jù)到第一寄存器，檢查第二寄存器中的數(shù)據(jù)。
22.如權(quán)利要求21所述的方法，還包括啟動(dòng)隔離開(kāi)關(guān)，以連接第一寄存器和第二寄存器。
全文摘要
一種存儲(chǔ)器設(shè)備，包括存儲(chǔ)元陣列，用于存儲(chǔ)數(shù)據(jù)；以及Y門(mén)電路，用于選通存儲(chǔ)于一組存儲(chǔ)元中的數(shù)據(jù)。頁(yè)緩存器連接在存儲(chǔ)元陣列與Y門(mén)電路之間。頁(yè)緩存器包括相應(yīng)于組中每一存儲(chǔ)元的雙寄存器。雙寄存器包括第一寄存器和相關(guān)聯(lián)的第二寄存器。第一寄存器和第二寄存器適合彼此間、與存儲(chǔ)元陣列的元、與Y門(mén)電路交換數(shù)據(jù)。
文檔編號(hào)G11C16/02GK1399279SQ0212023
公開(kāi)日2003年2月26日 申請(qǐng)日期2002年5月21日 優(yōu)先權(quán)日2001年7月23日
發(fā)明者任興洙 申請(qǐng)人:三星電子株式會(huì)社