專利名稱：低功率消耗的快閃存儲(chǔ)器的傳感電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種應(yīng)用于快閃存儲(chǔ)器的傳感電路，尤其涉及一種在低電壓下操作且低功率消耗的傳感電路。
背景技術(shù)：
近年來(lái)，隨著可攜式電子產(chǎn)品的需求增加，快閃(flash)存儲(chǔ)器的技術(shù)以及市場(chǎng)應(yīng)用也日益成熟擴(kuò)大。這些可攜式電子產(chǎn)品包括有數(shù)字相機(jī)的底片、手機(jī)、游戲機(jī)(video game apparatus)、個(gè)人數(shù)字助理(personal digital assistant，PDA)的存儲(chǔ)器、電話答錄裝置以及可編程IC等等。快閃存儲(chǔ)器是一種非易失存儲(chǔ)器(non-volatile memory)，其運(yùn)作原理是通過(guò)改變晶體管或存儲(chǔ)單元的閾值電壓(threshold voltage)來(lái)控制門極通道的開(kāi)關(guān)以達(dá)到存儲(chǔ)資料的目的，使儲(chǔ)存在存儲(chǔ)器中的資料不會(huì)因電源中斷而受到消失。
一般而言，快閃存儲(chǔ)器主要包含有一用來(lái)儲(chǔ)存電荷的浮置門極(floatinggate)以及一用來(lái)控制資料存取的控制門極(control gate)設(shè)置于浮置門極上，并通過(guò)一ONO(oxide-nitride-oxide，氧化物-氮化物-氧化物)結(jié)構(gòu)的介電層與浮置門極隔離。所以存儲(chǔ)器可以利用熱電子或穿隧的原理，將感應(yīng)電荷儲(chǔ)存于堆疊式門極中，使存儲(chǔ)器存入信號(hào)“0”。如果需要更換存儲(chǔ)器中的資料，只需再供給些許額外的能量，抹除儲(chǔ)存于浮置門極中的電子，就可再重新進(jìn)行資料寫入。
為了讀取存儲(chǔ)器中各存儲(chǔ)單元(memory cell)的狀態(tài)，必須使用一傳感放大器(sense amplifier)來(lái)檢測(cè)存儲(chǔ)單元中感應(yīng)電荷的儲(chǔ)存狀態(tài)，以判別該存儲(chǔ)單元所代表的數(shù)值為“0”或“1”。一般而言，現(xiàn)有傳感放大器以傳感類型區(qū)分為電壓模式(voltage mode)及電流模式(current mode)，對(duì)于運(yùn)作在電壓之下的快閃存儲(chǔ)器而言，會(huì)由于電壓擺蕩(voltage swing)過(guò)低，造成電壓模式的傳感放大器無(wú)法在低電壓操作環(huán)境中正常運(yùn)作，因此不能準(zhǔn)確地判別該存儲(chǔ)單元中感應(yīng)電荷的儲(chǔ)存狀態(tài)。然而，使用電流模式的傳感放大器可以在低電壓操作下的快閃存儲(chǔ)器中，透過(guò)電流變化對(duì)電壓的影響而得知存儲(chǔ)單元的電荷儲(chǔ)存狀態(tài)。
請(qǐng)參閱圖1，圖1為現(xiàn)有快閃存儲(chǔ)器的傳感電路10的電路示意圖，傳感電路10包含有一信號(hào)產(chǎn)生器11用來(lái)輸入脈沖，一輸出端13用來(lái)輸出代表二進(jìn)制數(shù)值的信號(hào)，兩輸入電路12、14分別連接于一參考單元16(reference cell)及一存儲(chǔ)單元18(memory cell)，一差動(dòng)放大器(differential amplifier)20用來(lái)根據(jù)兩不同的輸入信號(hào)而產(chǎn)生一相對(duì)應(yīng)的輸出信號(hào)，一電壓源Vdd用來(lái)提供該傳感電路10的操作偏壓，以及另一差動(dòng)放大器22用來(lái)處理參考單元16及存儲(chǔ)單元18所輸出的電流并在端點(diǎn)A、B產(chǎn)生相對(duì)應(yīng)的電壓變化。輸入電路12、14包含有控制開(kāi)關(guān)S1、S2，用來(lái)控制輸入電路12、14是否為通路或斷路，此外，晶體管24與差動(dòng)放大器22的晶體管26形成一電流鏡(current mirror)，因此參考單元16所產(chǎn)生的電流會(huì)經(jīng)由該電流鏡而在差動(dòng)放大器22中同時(shí)產(chǎn)生一相同大小的電流，同樣地，晶體管28與差動(dòng)放大器22的晶體管30亦形成一電流鏡，因此存儲(chǔ)單元18所產(chǎn)生的電流會(huì)經(jīng)由該電流鏡而在差動(dòng)放大器22中同時(shí)產(chǎn)生一相同大小的電流。
假若電壓源Vdd提供一1.8伏特的操作偏壓，當(dāng)信號(hào)產(chǎn)生器11輸入一高電平(high)的信號(hào)時(shí)，此時(shí)晶體管32、34會(huì)導(dǎo)通，所以端點(diǎn)A、B的電壓趨近于接地(ground)電壓，并且由于端點(diǎn)A、B的電壓是相等的，所以使差動(dòng)放大器20所產(chǎn)生的輸出電壓重置(reset)為接地電壓。當(dāng)信號(hào)產(chǎn)生器11輸入一低電平(low)的信號(hào)時(shí)，此時(shí)晶體管32、34會(huì)關(guān)閉，而當(dāng)控制開(kāi)關(guān)S1、S2導(dǎo)通而使輸入電路12、14形成通路時(shí)，則輸入電路12所產(chǎn)生的電流會(huì)經(jīng)由晶體管26、24所形成的電流鏡而輸入差動(dòng)放大器22，同理，輸入電路14所產(chǎn)生的電流亦會(huì)經(jīng)由晶體管28、30所形成的電流鏡而輸入差動(dòng)放大器22，假如輸入電路12所產(chǎn)生的電流小于輸入電路14所產(chǎn)生的電流，則端點(diǎn)A的電平經(jīng)由接地電壓而上升的幅度會(huì)大于端點(diǎn)B的電平的上升速度，因此當(dāng)端點(diǎn)A的電壓達(dá)到使晶體管33導(dǎo)通的閾值(threshold)時(shí)，端點(diǎn)B的電壓仍尚未達(dá)到使晶體管35導(dǎo)通的閾值，然后，晶體管33會(huì)導(dǎo)通而使端點(diǎn)B的電壓下降而箝制于接地電壓，而晶體管35會(huì)一直保持關(guān)閉狀態(tài)，所以造成端點(diǎn)A的電壓大于端點(diǎn)B的電壓，最后經(jīng)由差動(dòng)放大器電路20而產(chǎn)生一接近電壓源Vdd的輸出電壓。同理，若輸入電路12所產(chǎn)生的電流大于輸入電路14所產(chǎn)生的電流，則差動(dòng)放大器電路20會(huì)產(chǎn)生一接近接地電壓的輸出電壓，由于傳感電路10操作時(shí)，端點(diǎn)A、B是以接地電壓為超始值，而后慢慢提高電壓，當(dāng)?shù)竭_(dá)使晶體管32或晶體管34導(dǎo)通的閾值時(shí)，兩端點(diǎn)A、B中，其一端會(huì)被箝制于接地電壓而下降，然而另一端點(diǎn)必須不斷輸入電流以使電壓上升至接近電壓源Vdd的電壓值，因此現(xiàn)有電流模式的傳感電路10會(huì)需要較多的能量才能運(yùn)作，因此其功率消耗(power consumption)較大。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的是提供一種應(yīng)用于低電壓的操作環(huán)境的快閃存儲(chǔ)器的傳感電路，而且使用較少的功率消耗，以解決上述問(wèn)題。
本發(fā)明提供了一種快閃存儲(chǔ)器的傳感電路，用來(lái)根據(jù)該快閃存儲(chǔ)器中的存儲(chǔ)單元與一參考單元的電流大小來(lái)檢測(cè)該存儲(chǔ)單元儲(chǔ)存的資料。該傳感電路包含第一電流產(chǎn)生器，用來(lái)根據(jù)該存儲(chǔ)單元的電流產(chǎn)生第一電流；第一電路，電連接于該第一電流產(chǎn)生器，用來(lái)根據(jù)該第一電流產(chǎn)生器輸出的第一電流產(chǎn)生第一電壓，且該第一電路的第一端連接至電源供應(yīng)器；第二電流產(chǎn)生器，用來(lái)根據(jù)該參考單元的電流產(chǎn)生第二電流；第二電路，電連接于該第二電流產(chǎn)生器，用來(lái)根據(jù)該第二電流產(chǎn)生器輸出的第二電流產(chǎn)生第二電壓，且該第二電路的第一端連接至該電源供應(yīng)器；以及輸出電路，電連接于該第一電路的輸出端及該第二電路的輸出端，用來(lái)根據(jù)所述第一電壓及所述第二電壓來(lái)產(chǎn)生對(duì)應(yīng)于該存儲(chǔ)單元儲(chǔ)存的資料的輸出信號(hào)。該第一電路及該第二電路是經(jīng)由一開(kāi)關(guān)相互連接，當(dāng)該開(kāi)關(guān)開(kāi)啟且該第一電路的第二端及該第二電路的第二端浮接時(shí)，該第一電路及該第二電路之間的殘余電荷會(huì)平均地分散至該第一電路的輸出端及該第二電路的輸出端以使該第一電壓及該第二電壓趨近低于該電源供應(yīng)器的供應(yīng)電壓及高于一接地端的接地電壓的閾值電壓。當(dāng)該開(kāi)關(guān)關(guān)閉且該第一電路的第一端及該第二電路的第一端連接至該接地端時(shí)，該第一電壓及該第二電壓中的一電壓會(huì)根據(jù)該第一電流及該第二電流升至趨近該供應(yīng)電壓，且該第一電壓及該第二電壓中的另一電壓會(huì)根據(jù)該第一電流及該第二電流降至趨近該接地電壓。


圖1為現(xiàn)有快閃存儲(chǔ)器的傳感電路的電路示意圖。
圖2為本發(fā)明第一種快閃存儲(chǔ)器的傳感電路的電路示意圖。
圖3為圖2所示的傳感電路的驅(qū)動(dòng)示意圖。
圖4為圖2所示的輸出電路的電路示意圖。
圖5為本發(fā)明第二種快閃存儲(chǔ)器的傳感電路的電路示意圖。
圖6為本發(fā)明第三種快閃存儲(chǔ)器的傳感電路的電路示意圖。
圖7為本發(fā)明第四種快閃存儲(chǔ)器的傳感電路的電路示意圖。
圖8為本發(fā)明第五種快閃存儲(chǔ)器的傳感電路的電路示意圖。
具體實(shí)施例方式
請(qǐng)參閱圖2，圖2為本發(fā)明第一種快閃存儲(chǔ)器的傳感電路30的電路示意圖，傳感電路30是用來(lái)根據(jù)一存儲(chǔ)單元32以及一參考單元34的電流大小來(lái)檢測(cè)存儲(chǔ)單元32所代表的二進(jìn)制數(shù)值。傳感電路30包含第一電流鏡36，第一電路38，第二電流鏡40，第二電路42，輸出電路44以及電源供應(yīng)器45。第一電路38與第二電路42是互相對(duì)稱的電路，亦即第一電路38與第二電路42中的電路元件的連接方式與規(guī)格均相同。此外，晶體管50連接第一電路38與第二電路42，其經(jīng)由第一時(shí)鐘51來(lái)控制導(dǎo)通狀態(tài)，當(dāng)晶體管50導(dǎo)通時(shí)，第一電路38中端點(diǎn)S的電位會(huì)趨近于第二電路42中端點(diǎn)T的電位。另一晶體管52連接于第一電路38與第二電路42的一端，經(jīng)由第二時(shí)鐘53來(lái)控制導(dǎo)通狀態(tài)以控制第一電路38與第二電路42是否連接于接地電壓。開(kāi)關(guān)S1、S2、S3用來(lái)控制存儲(chǔ)單元32是否與第一電流鏡36形成一電流傳輸路徑，以及參考單元34是否與第二電流鏡40構(gòu)成一電流傳輸路徑，當(dāng)存儲(chǔ)單元32與第一電流鏡36形成一通路時(shí)，存儲(chǔ)單元32所產(chǎn)生的電流會(huì)經(jīng)由第一電流鏡36產(chǎn)生第一電流46而輸入第一電路38，同樣地，當(dāng)參考單元34與第二電流鏡40形成一通路時(shí)，參考單元34所產(chǎn)生的電流會(huì)經(jīng)由第二電流鏡40產(chǎn)生第二電流48而輸入第二電路42，本發(fā)明快閃存儲(chǔ)器的傳感電路30的運(yùn)作詳述如下。
請(qǐng)參閱圖2及圖3，圖3為圖2所示的傳感電路30的驅(qū)動(dòng)時(shí)鐘示意圖。本實(shí)施例中，電源供應(yīng)器45提供傳感電路30運(yùn)作所需的偏壓(例如1.8伏特)，當(dāng)在時(shí)間t0之前，開(kāi)關(guān)S1、S2、S3及第一時(shí)鐘51為低電平，而第二時(shí)鐘53是為高電平，此時(shí)傳感電路30內(nèi)部電荷先行達(dá)到一平衡狀態(tài)，而端點(diǎn)S、T亦會(huì)達(dá)到同一電平，且該電平是高于接地高壓。而當(dāng)時(shí)間為t0時(shí)，開(kāi)關(guān)S1、S2、S3及第一時(shí)鐘51為低電平，然而第二時(shí)鐘53由高電平轉(zhuǎn)變?yōu)榈碗娖?，此時(shí)傳感電路30的端點(diǎn)S、T的電平會(huì)略微調(diào)整，且亦會(huì)達(dá)到同一電平，且該電平高于接地電壓。然后，當(dāng)時(shí)間為t1時(shí)，開(kāi)關(guān)S1、S2、S3由低電平轉(zhuǎn)變?yōu)楦唠娖?，所以第一電流鏡36會(huì)根據(jù)存儲(chǔ)單元32所產(chǎn)生的電流而產(chǎn)生相對(duì)應(yīng)的第一電流46，第二電流鏡40會(huì)根據(jù)參考單元34所產(chǎn)生的電流而產(chǎn)生相對(duì)應(yīng)的第二電流48，以及晶體管50維持導(dǎo)通狀態(tài)而使兩端點(diǎn)S、T仍趨近同一電平，但是由于晶體管52為導(dǎo)通，因此第一電路38與第二電路42的一端是連接于電源供應(yīng)器45，而另一端則互相連接于接地電壓。此時(shí)，第一電路38與第二電路42中，晶體管54、56、62、63是運(yùn)作于飽和區(qū)(saturation region)，而晶體管58、60則運(yùn)作于線性區(qū)域(linear region)。若第二電流48小于第一電流46，則流過(guò)晶體管60的電流亦會(huì)小于流過(guò)晶體管58的電流，由于晶體管58、60運(yùn)作于線性區(qū)域，因此第一電路38中端點(diǎn)X的電平會(huì)大于第二電路42中端點(diǎn)Y的電平，但是，晶體管50是為導(dǎo)通而使兩端點(diǎn)S、T同時(shí)趨近一大于接地電壓的閾值電壓(例如1伏特)。晶體管54、56是運(yùn)作于飽和區(qū)，而晶體管54、56的門極(gate)電壓由于兩端點(diǎn)S、T而同時(shí)趨近同一電平，但是端點(diǎn)X的電平大于端點(diǎn)Y的電平，所以晶體管54的源極(source)電壓會(huì)大于晶體管56的源極電壓而造成流過(guò)晶體管54的電流會(huì)小于晶體管56的電流，如上所述，在時(shí)間t2之前，兩端點(diǎn)S、T的電平會(huì)由于晶體管50開(kāi)啟而同時(shí)趨近同一準(zhǔn)位。當(dāng)時(shí)間為t2時(shí)，第一時(shí)鐘51由低電平轉(zhuǎn)變?yōu)楦唠娖?，而開(kāi)關(guān)S1、S2、S3仍維持于高電平以及第二時(shí)鐘53仍維持于低電平，所以第一電流鏡36會(huì)根據(jù)存儲(chǔ)單元32所產(chǎn)生的電流而產(chǎn)生相對(duì)應(yīng)的第一電流46輸入第一電路38，且第二電流鏡40會(huì)根據(jù)參考單元34所產(chǎn)生的電流而產(chǎn)生相對(duì)應(yīng)的第二電流48輸入第二電路42，而由于晶體管52導(dǎo)通，因此第一電路38與第二電路42的一端會(huì)連接于接地電壓。如上所述，由于晶體管54的電流小于晶體管56的電流，所以當(dāng)?shù)谝粫r(shí)鐘51為高電平而使晶體管50非導(dǎo)通時(shí)且第二時(shí)鐘53為低電平使晶體管52導(dǎo)通時(shí)，晶體管56會(huì)使第二電路42中端點(diǎn)T的電平略為下降，同樣地，晶體管54亦會(huì)使第一電路38中端點(diǎn)S的電平略為上升，當(dāng)端點(diǎn)T的電平降低而最后使晶體管62導(dǎo)通時(shí)，端點(diǎn)S的電平會(huì)提升至趨近電源供應(yīng)器45提供傳感電路30運(yùn)作所需的電壓，并進(jìn)一步地提升晶體管60的門極電壓而使晶體管60能導(dǎo)通更大的電流，因此使端點(diǎn)T的電平能更快地趨近接地電壓，最后使端點(diǎn)S達(dá)到高電平而端點(diǎn)T為低電平，然后輸出電路44則根據(jù)端點(diǎn)S、T的電平而輸出一輸出信號(hào)來(lái)表示存儲(chǔ)單元32所代表的二進(jìn)制數(shù)值。同理，若對(duì)應(yīng)于參考單元34所產(chǎn)生的第二電流48大于對(duì)應(yīng)于存儲(chǔ)單元32所產(chǎn)生第一電流46，則最后端點(diǎn)S為低電平而端點(diǎn)T為高電平。
請(qǐng)參閱圖2及圖4，圖4為圖2所示的輸出電路44的電路示意圖。輸出電路44是由互補(bǔ)金屬氧化半導(dǎo)體(complementary metal-oxide semiconductor，CMOS)晶體管64、66組成，而晶體管64的門極連接于第一電路38的端點(diǎn)S，以及晶體管66的門極連接于第二電路42的端點(diǎn)T，且當(dāng)?shù)谝粫r(shí)鐘51輸入一高電平的信號(hào)時(shí)，輸出電路44才會(huì)啟動(dòng)而使晶體管64、66所構(gòu)成的反向器(inverter)發(fā)生作用。當(dāng)端點(diǎn)S為高電平而端點(diǎn)T為低電平時(shí)，第一輸出端68會(huì)輸出高電平而第二輸出端70會(huì)輸出低電平，相反的，當(dāng)端點(diǎn)T為高電平而端點(diǎn)S為低電平時(shí)，第一輸出端68會(huì)輸出低電平而第二輸出端70會(huì)輸出高電平，因此可根據(jù)第一輸出端68或第二輸出端70來(lái)判斷存儲(chǔ)單元32所代表的二進(jìn)制數(shù)值，舉例來(lái)說(shuō)，若第一電流46大于第二電流48，則端點(diǎn)S為高電平而端點(diǎn)T為低電平，因此輸出電路44的第一輸出端68會(huì)輸出高電平，亦即存儲(chǔ)單元32代表二進(jìn)制數(shù)值“1”，若第一電流46小于第二電流48，則端點(diǎn)S為低電平而端點(diǎn)T為高電平，因此輸出電路44的第一輸出端68會(huì)輸出低電平，亦即存儲(chǔ)單元32代表二進(jìn)制數(shù)值“1”。本實(shí)施例，輸出電路44包含晶體管64、66所構(gòu)成的兩反向器來(lái)對(duì)第一電流46及第二電流48進(jìn)行相對(duì)應(yīng)處理，然而亦可應(yīng)用一差動(dòng)放大器來(lái)對(duì)第一電流46及第二電流48進(jìn)行相對(duì)應(yīng)處理，亦屬本發(fā)明的范疇。
本實(shí)施例中，此外，由于存儲(chǔ)單元32是經(jīng)由第一電流鏡36而連接于第一電路38，因此第一電流鏡36所產(chǎn)生的第一電流46是固定的，不會(huì)受到第一電路38影響而改變，所以本發(fā)明傳感電路30亦可應(yīng)用于多電平快閃存儲(chǔ)器(multi-level flash memorv)。
請(qǐng)參閱圖5，圖5為本發(fā)明第二種快閃存儲(chǔ)器的傳感電路80的電路示意圖。圖2所示的傳感電路30是以電流鏡的方式來(lái)產(chǎn)生第一電流46及第二電流48，而本實(shí)施例中，是以第一電流產(chǎn)生器81來(lái)輸出對(duì)應(yīng)于存儲(chǔ)單元32的第一電流46，以及使用第二電流產(chǎn)生器82來(lái)輸出對(duì)應(yīng)于參考單元34的第二電流48，而傳感電路80中，第一時(shí)鐘51，第二時(shí)鐘53以及開(kāi)關(guān)S1、S2、S3的驅(qū)動(dòng)時(shí)鐘如同圖3所示，且端點(diǎn)X、Y、S、T的電平變化亦如同傳感電路30所述，最后，輸出電路44則根據(jù)端點(diǎn)S、T的電平而輸出一輸出信號(hào)來(lái)表示存儲(chǔ)單元32所代表的二進(jìn)制數(shù)值。
請(qǐng)參閱圖6至圖8，圖6為本發(fā)明第三種快閃存儲(chǔ)器的傳感電路90的電路示意圖，圖7為本發(fā)明第四種快閃存儲(chǔ)器的傳感電路100的電路示意圖，圖8為本發(fā)明第五種快閃存儲(chǔ)器的傳感電路110的電路示意圖。傳感電路90、100、110中，第一電流46是對(duì)應(yīng)于一存儲(chǔ)單元(未顯示)而輸入端點(diǎn)X，而第二電流48是對(duì)應(yīng)于一參考單元(未顯示)而輸入端點(diǎn)Y，且第一時(shí)鐘51與第二時(shí)鐘53的驅(qū)動(dòng)時(shí)鐘如圖3所示，如上所述，端點(diǎn)S、T的電平會(huì)根據(jù)第一電流46及第二電流48而產(chǎn)生相對(duì)應(yīng)的變動(dòng)，最后，輸出電路44則根據(jù)端點(diǎn)S、T的電平而輸出一輸出信號(hào)來(lái)表示該存儲(chǔ)單元所代表的二進(jìn)制數(shù)值。
相對(duì)于現(xiàn)有技術(shù)，本發(fā)明快閃存儲(chǔ)器的傳感電路在啟動(dòng)輸出電路以進(jìn)行檢測(cè)存儲(chǔ)單元與參考單元的電流前，先將連接于輸出電路的兩端點(diǎn)的電位提升至一預(yù)定電平，然后于檢測(cè)存儲(chǔ)單元與參考單元的電流時(shí)，兩端點(diǎn)的電位則以該預(yù)定電平為起始點(diǎn)而分別提升至高電平及低電平，因此可以大幅減少功率消耗。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所限定的范圍內(nèi)的各種變化與修改，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種快閃存儲(chǔ)器的電流模式傳感電路，用來(lái)根據(jù)所述快閃存儲(chǔ)器中的存儲(chǔ)單元與參考單元的電流大小來(lái)檢測(cè)所述存儲(chǔ)單元儲(chǔ)存的資料，所述傳感電路包含第一電流產(chǎn)生器，用來(lái)根據(jù)所述存儲(chǔ)單元的電流產(chǎn)生第一電流；第一電路，電連接于所述第一電流產(chǎn)生器，用來(lái)根據(jù)所述第一電流產(chǎn)生器輸出的第一電流產(chǎn)生第一電壓，所述第一電路的第一端連接至電源供應(yīng)器；第二電路產(chǎn)生器，用來(lái)根據(jù)所述參考單元的電流產(chǎn)生第二電流；第二電路，電連接于所述第二電流產(chǎn)生器，用來(lái)根據(jù)所述第二電流產(chǎn)生器輸出的第二電流產(chǎn)生第二電壓，所述第二電路的第一端是連接至所述電源供應(yīng)器；以及輸出電路，電連接于所述第一電路的輸出端及所述第二電路的輸出端，用來(lái)根據(jù)所述第一電壓及所述第二電壓產(chǎn)生對(duì)應(yīng)于所述存儲(chǔ)單元儲(chǔ)存的資料的輸出信號(hào)；其中所述第一電路及所述第二電路是經(jīng)由一開(kāi)關(guān)相互連接，當(dāng)所述開(kāi)關(guān)開(kāi)啟且所述第一電路的第二端及所述第二電路的第二端浮接時(shí)，所述第一電路及所述第二電路之間的殘余電荷會(huì)平均地分散至所述第一電路的輸出端及所述第二電路的輸出端以使所述第一電壓及所述第二電壓趨近低于所述電源供應(yīng)器的供應(yīng)電壓及高于一接地端的接地電壓的閾值電壓，當(dāng)所述開(kāi)關(guān)關(guān)閉且所述第一電路的第二端及所述第二電路的第二端連接至所述接地端時(shí)，所述第一電壓及所述第二電壓中之一電壓會(huì)根據(jù)所述第一電流及所述第二電流升至趨近所述供應(yīng)電壓，且所述第一電壓及所述第二電壓中的另一電壓會(huì)根據(jù)所述第一電流及所述第二電流降至趨近所述接地電壓。
2.如權(quán)利要求1所述的傳感電路，其中所述輸出電路包含至少一對(duì)反向器或至少一差動(dòng)放大器。
3.如權(quán)利要求1所述的傳感電路，其中所述第一電路及所述第二電路是相互對(duì)稱的。
4.如權(quán)利要求1所述的傳感電路，其中所述第一電流產(chǎn)生器是第一電流鏡，用來(lái)根據(jù)所述存儲(chǔ)單元的電流產(chǎn)生所述第一電流，所述第二電流產(chǎn)生器是第二電流鏡，用來(lái)根據(jù)所述參考單元的電流產(chǎn)生所述第二電流。
全文摘要
本發(fā)明提供一種快閃存儲(chǔ)器的傳感電路，用來(lái)檢測(cè)一存儲(chǔ)單元儲(chǔ)存的資料，該傳感電路包含第一電流產(chǎn)生器，用來(lái)根據(jù)該存儲(chǔ)單元的電流產(chǎn)生第一電流至第一電路；第二電流產(chǎn)生器，用來(lái)根據(jù)參考單元的電流產(chǎn)生第二電流至第二電路；以及開(kāi)關(guān)。當(dāng)該開(kāi)關(guān)開(kāi)啟且該第一及第二電路的共同端浮接時(shí)，該第一及第二電路會(huì)產(chǎn)生相同的閾值電壓。當(dāng)該開(kāi)關(guān)關(guān)閉且該第一及第二電路的共同端接地時(shí)，該第一及第二電路的閾值電壓會(huì)分別升高及降低。
文檔編號(hào)G11C16/06GK1438653SQ0210465
公開(kāi)日2003年8月27日 申請(qǐng)日期2002年2月10日 優(yōu)先權(quán)日2002年2月10日
發(fā)明者林泓均, 梁甫年, 林慶源 申請(qǐng)人:力旺電子股份有限公司