的2個輸出端與列狀態(tài)寄存器404的2個輸出端共同組成4位鍵盤狀態(tài)信號輸出端，輸出 鍵盤狀態(tài)信號II、12、13、14。
[0038] 實施例中，行S態(tài)緩沖器401的使能輸入ENl低電平有效，列S態(tài)緩沖器402的使能 輸入EN2高電平有效;EN巧此肥均連接至振蕩器500的CK取樣脈沖輸出端。行狀態(tài)寄存器403 與列狀態(tài)寄存器404的接收脈沖輸入端化K3XLK4均連接至振蕩器500的CK取樣脈沖輸出 端，行狀態(tài)寄存器403在CK取樣脈沖的下降沿進(jìn)行數(shù)據(jù)鎖存，列狀態(tài)寄存器404在CK取樣脈 沖的上升沿進(jìn)行數(shù)據(jù)鎖存。
[0039] 當(dāng)行S態(tài)緩沖器401和列S態(tài)緩沖器402使用同型號的S態(tài)緩沖器，例如，同時使 用S態(tài)緩沖器74肥241時，74肥241的使能輸入為高電平有效，因此，在CK取樣脈沖輸出端與 行S態(tài)緩沖器401的使能輸入端ENl之間，需要增加一個非口。同樣地，當(dāng)行狀態(tài)寄存器403 和列狀態(tài)寄存器404使用同型號的數(shù)據(jù)寄存器，例如，行狀態(tài)寄存器403和列狀態(tài)寄存器404 均使用雙D觸發(fā)器74HC74組成數(shù)據(jù)寄存器時，74肥74的觸發(fā)輸入為上升沿有效，因此，在CK 取樣脈沖輸出端與行狀態(tài)寄存器403的接收脈沖輸入端CLK3之間，需要增加一個非口。
[0040] 圖1中的第一緩沖寄存器101、第二緩沖寄存器102、狀態(tài)碼寄存器200、編碼器300、 數(shù)據(jù)組合單元500組成掃描定位電路，其實施例電路圖如圖3所示。實施例矩陣式鍵盤電路 輸出的狀態(tài)信號有4位，因此，第一緩沖寄存器101、第二緩沖寄存器102都要求寄存4位二進(jìn) 制數(shù)據(jù)，第一緩沖寄存器101的4個數(shù)據(jù)輸入端DlO~D13依次連接至11、12、13、14，第二緩沖 寄存器102的4個數(shù)據(jù)輸入端D14~D17也依次連接至II、12、13、14。
[0041] 數(shù)據(jù)組合單元500用于實現(xiàn)兩路輸入數(shù)據(jù)的選擇排序與組合。實施例中，兩路輸入 數(shù)據(jù)中的1路是4位數(shù)據(jù)J，J中包括扣^2、^、扣；另外1路是4位數(shù)據(jù)1(，1(中包括1(3、1(2、1(1、 KO; 1路8位的輸出數(shù)據(jù)是L。數(shù)據(jù)組合單元500的功能是，8位輸出數(shù)據(jù)L有兩種排序組合，一 種排序組合是4位數(shù)據(jù)J在前，4位數(shù)據(jù)K在后，即輸出L7~LO依次為J3、J2、J1、J0、K3、K2、K1、 KO;另外一種排序組合是4位數(shù)據(jù)K在前，4位數(shù)據(jù)J在后，即輸出L7~LO依次為K3、K2、K1、K0、 扣^2、^、郵;兩種排序組合受數(shù)據(jù)選擇信號5的控制。
[0042] 數(shù)據(jù)組合單元500可W采用數(shù)據(jù)選擇器、=態(tài)緩沖器，或者是其他方式實現(xiàn)。圖4為 數(shù)據(jù)組合單元500實施例原理圖，由2個四2選1數(shù)據(jù)選擇器501、502組成，501、502的數(shù)據(jù)選 擇信號S均連接至CP2掃描脈沖。當(dāng)CP2為低電平時，四2選1數(shù)據(jù)選擇器501、502選擇通道0， 即L7~LO等于0、1(2、1(1、1(0、扔^2、11^0;當(dāng)〔口2為高電平時，四2選1數(shù)據(jù)選擇器501、502選 擇通道1，即 L7~LO 等于 J3、J2、J1、J0、K3、K2、K1、K0。
[0043] 狀態(tài)碼寄存器200要求寄存8位二進(jìn)制數(shù)據(jù)，其8位數(shù)據(jù)輸入端D27~D20連接至數(shù) 據(jù)組合單元500的8位數(shù)據(jù)輸出端L7~LO;編碼器300的8個輸入端A7~AO連接至狀態(tài)碼寄存 器200的8個數(shù)據(jù)輸出端Q27~Q20。編碼器300輸出經(jīng)過掃描定位確定的4位二進(jìn)制鍵號。
[0044] 圖3實施例中，第一緩沖寄存器101、第二緩沖寄存器102、狀態(tài)碼寄存器200均由邊 沿觸發(fā)器組成，優(yōu)選由邊沿觸發(fā)的D觸發(fā)器組成，例如，由雙D觸發(fā)器74HC74、4D觸發(fā)器 74HC175、8D觸發(fā)器74HC273組成。第一緩沖寄存器101中的4個邊沿觸發(fā)器的觸發(fā)輸入端連 接在一起組成接收脈沖輸入端，連接至CP2掃描脈沖，下降沿進(jìn)行數(shù)據(jù)鎖存;第二緩沖寄存 器102中的4個邊沿觸發(fā)器的觸發(fā)輸入端連接在一起組成接收脈沖輸入端，連接至CP2掃描 脈沖，上升沿進(jìn)行數(shù)據(jù)鎖存;狀態(tài)碼寄存器200的8個邊沿觸發(fā)器的觸發(fā)輸入端連接在一起 組成接收脈沖輸入端，連接至CPl時鐘脈沖，上升沿進(jìn)行數(shù)據(jù)鎖存。
[0045] 圖3實施例中，第一緩沖寄存器101、第二緩沖寄存器102、狀態(tài)碼寄存器200均由上 升沿觸發(fā)的8D觸發(fā)器74HC273,由于第一緩沖寄存器101要求下降沿進(jìn)行數(shù)據(jù)鎖存，因此， CP2掃描脈沖需要經(jīng)過一個非口反相后，再連接至第一緩沖寄存器101的接收脈沖輸入端； 另外，要使所述74肥273的清零功能處于無效狀態(tài)，保證第一緩沖寄存器101、第二緩沖寄存 器102、狀態(tài)碼寄存器200只具有觸發(fā)功能。
[0046] 圖3實施例中，編碼器300為只讀存儲器。只讀存儲器的地址輸入端A7~AO為編碼 器300的輸入端，只讀存儲器的數(shù)據(jù)輸出端D3~DO為編碼器300的編碼輸出端C3~CO。
[0047]實施例未畫出產(chǎn)生CPl時鐘脈沖、CP2掃描脈沖、CK取樣脈沖的振蕩器，振蕩器為多 諧振蕩器，輸出C P1時鐘脈沖、C P 2掃描脈沖和C K取樣脈沖，C P1時鐘脈沖的周期為2 0~ 1 OOms，CP2掃描脈沖為CP1時鐘脈沖的二分頻信號，CP1、CP2的波形如圖5所示。CP1時鐘脈 沖、CP2掃描脈沖和CK取樣脈沖也可W由一種矩陣式鍵盤掃描及編碼電路之外的電路或者 裝置提供。
[004引一種矩陣式鍵盤掃描及編碼電路的工作原理如下：
[0049] 圖2中，矩陣式鍵盤的4個按鍵W2 X 2的矩陣形式排列，所有的行線與列線都通過 上拉電阻接至電源+VCC。矩陣式鍵盤由CK取樣脈沖控制，采用反轉(zhuǎn)法獲取鍵盤狀態(tài)信號14、 13、12、11。例如，沒有鍵按下的鍵盤狀態(tài)信號是1111，51按下的鍵盤狀態(tài)信號是1010,51、52 同時按下的鍵盤狀態(tài)信號是0010。鍵盤狀態(tài)信號的4位二進(jìn)制碼稱為鍵值。
[0050] CK取樣脈沖控制對矩陣式鍵盤進(jìn)行采樣讀取鍵值的方法是:在CK取樣脈沖的低電 平，通過行=態(tài)緩沖器401控制所有行線輸出低電平，列=態(tài)緩沖器402輸出高阻態(tài)開放列 線；在CK取樣脈沖的上升沿由列狀態(tài)寄存器404采樣讀取列線狀態(tài)作為鍵值的高2位;在CK 取樣脈沖的高電平，通過列=態(tài)緩沖器402控制所有列線輸出低電平，行=態(tài)緩沖器401輸 出高阻態(tài)開放行線;在CK取樣脈沖的下降沿由行狀態(tài)寄存器403采樣讀取行線狀態(tài)作為鍵 值的低2位;上述過程周而復(fù)始，列狀態(tài)寄存器404、行狀態(tài)寄存器403輸出的4位鍵值始終為 矩陣式鍵盤的最新狀態(tài)。
[0051 ]從CK取樣脈沖控制對矩陣式鍵盤進(jìn)行采樣讀取鍵值的方法可知，行S態(tài)緩沖器 401在CK取樣脈沖的低電平使能有效時，同時要求列狀態(tài)寄存器404在CK取樣脈沖的上升沿 進(jìn)行數(shù)據(jù)鎖存、列S態(tài)緩沖器402在CK取樣脈沖的高電平使能有效、行狀態(tài)寄存器403在CK 取樣脈沖的下降沿進(jìn)行數(shù)據(jù)鎖存。反過來，如果行=態(tài)緩沖器401在CK取樣脈沖的高電平使 能有效時，同時要求列狀態(tài)寄存器404在CK取樣脈沖的下降沿進(jìn)行數(shù)據(jù)鎖存、列S態(tài)緩沖器 402在CK取樣脈沖的低電平使能有效、行狀態(tài)寄存器403在CK取樣脈沖的上升沿進(jìn)行數(shù)據(jù)鎖 存。
[0052] 在上述CK取樣脈沖控制采樣讀取鍵值的過程中，行狀態(tài)寄存器403、列狀態(tài)寄存器 404進(jìn)行采樣的時刻恰好是列=態(tài)緩沖器402與行=態(tài)緩沖器401進(jìn)行狀態(tài)反轉(zhuǎn)的時刻，正 常工作下的行狀態(tài)寄存器403或列狀態(tài)寄存器404能夠正確采樣。如果要求有一定時序上的 裕量，則可W對連接至列S態(tài)緩沖器402與行S態(tài)緩沖器401的CK取樣脈沖進(jìn)行延遲，方法 是令CK取樣脈沖經(jīng)過RC延遲電路再連接至行S態(tài)緩沖器401與列S態(tài)緩沖器402的ENl、 EN2,延遲時間由RC延遲電路決定，確定RC延遲電路的延遲時間的原則是，延遲的CK取樣脈 沖相位不超過90%或者是CK取樣脈沖經(jīng)過幾個口電路的緩沖后再連接至行=態(tài)緩沖器401 與列=態(tài)緩沖器402的ENl、EN2，此時的延遲時間為所述幾個口電路的總時延時間。
[0053] 第一緩沖寄存器101、第二緩沖寄存器102在CP2掃描脈沖控制下，交替對矩陣式鍵 盤輸出的狀態(tài)信號11、12、13、14進(jìn)行數(shù)據(jù)鎖存;將最新鎖存數(shù)據(jù)的緩沖寄存器的輸出稱為 現(xiàn)態(tài)鍵值，稍前鎖存數(shù)據(jù)的緩沖寄存器的輸出稱為前態(tài)鍵值，因此，第一緩沖寄存器101、第 二緩沖寄存器102在CP2掃描脈沖控制下，交替輸出現(xiàn)態(tài)鍵值與前態(tài)鍵值。
[0054] 結(jié)合實施例的圖3與圖5，CP2掃描脈沖下降沿過后，在CP2掃描脈沖的低電平狀態(tài)， 第一緩沖寄存器101輸出的現(xiàn)態(tài)鍵值連接至數(shù)據(jù)組合單元500的輸入端扣^2心1、郵，第二 緩沖寄存器102輸出的前態(tài)鍵值連接至數(shù)據(jù)組合單元500的輸入端〇、1(2、1(1、1(0，而此時數(shù) 據(jù)選擇信號S連接至CP2掃描脈沖，為低電平，數(shù)據(jù)組合單元500的輸出L7~LO等于K3、K2、 Kl、K0、J3、J2、Jl、JO，即前態(tài)鍵值在前，現(xiàn)態(tài)鍵值在后;CP2掃描脈沖上升沿過后，在CP2掃描