浮點(diǎn)數(shù)乘法運(yùn)算控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于電數(shù)字?jǐn)?shù)據(jù)處理技術(shù)領(lǐng)域，具體涉及到浮點(diǎn)數(shù)乘法運(yùn)算控制器。
【背景技術(shù)】
[0002]現(xiàn)代科學(xué)技術(shù)對(duì)數(shù)據(jù)運(yùn)算精度要求及大量數(shù)據(jù)的存儲(chǔ)要求越來(lái)越高，這就使得設(shè)計(jì)一種浮點(diǎn)數(shù)運(yùn)算及存儲(chǔ)處理電路顯得更為重要，現(xiàn)代生產(chǎn)工藝的發(fā)展使得現(xiàn)場(chǎng)可編程門(mén)陳列FPGA的成本越來(lái)越低，在實(shí)際使用中，F(xiàn)PGA具有靈活可配置的特點(diǎn)，逐漸取代專(zhuān)用集成電路ASIC?，F(xiàn)有技術(shù)對(duì)于大量浮點(diǎn)數(shù)的傳輸，運(yùn)算及結(jié)果處理存在以下不足:大量浮點(diǎn)數(shù)的傳輸需要CPU干預(yù)的太多，影響CPU的執(zhí)行效率；浮點(diǎn)數(shù)的乘法運(yùn)算多采用軟件實(shí)現(xiàn)，這就耗費(fèi)大量的CPU執(zhí)行時(shí)間；浮點(diǎn)數(shù)的乘法運(yùn)算結(jié)果多采用軟件指令回讀方式，每一次結(jié)果就要回讀，執(zhí)行的指令太多。
[0003]PCI總線(xiàn)是個(gè)人電腦中使用最為廣泛的接口，具有與處理器和存儲(chǔ)器子系統(tǒng)完全并行操作的能力，隱含中央仲裁系統(tǒng)，并采用多路復(fù)用方式(地址線(xiàn)和數(shù)據(jù)線(xiàn))減少了引腳數(shù)，還可以采用DMA傳輸，傳輸速度快，最大數(shù)據(jù)傳輸速率133MB/S。

【發(fā)明內(nèi)容】

[0004]本實(shí)用新型所要解決的技術(shù)問(wèn)題在于克服現(xiàn)有浮點(diǎn)數(shù)乘法運(yùn)算技術(shù)的不足，提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、使用方便的浮點(diǎn)數(shù)乘法運(yùn)算控制器。
[0005]解決上述技術(shù)問(wèn)題所采用的技術(shù)方案是它具有:對(duì)整機(jī)進(jìn)行控制的FPGA電路；Flash電路，該電路與FPGA電路相連；通信電路，該電路與FPGA電路相連；PCI電路，該電路與FPGA電路相連。
[0006]本實(shí)用新型的FPGA電路為:集成電路U2A的43腳?48腳依次接集成電路Ul的159腳、152腳、154腳、135腳、151腳、143腳，集成電路U2A的41腳接集成電路Ul的146腳、30腳接集成電路Ul的149腳、31腳接集成電路Ul的150腳、33腳接集成電路Ul的134腳、34腳接集成電路Ul的158腳、35腳接集成電路Ul的163腳、37腳接集成電路Ul的153腳、I腳和2腳接Flash電路；
[0007]集成電路U2B的160腳?165腳接集成電路Ul的60腳、63腳?67腳，集成電路U2B的168腳?171腳接集成電路Ul的68腳、71腳?73腳，集成電路U2B的173腳、175腳、176腳、179腳?182腳、185腳、187腳?189腳、191腳?193腳接集成電路Ul的74腳?87腳，集成電路U2B的195腳、197腳?201腳、203腳、205腳?208腳接集成電路Ul 的 94 腳、93 腳、91 腳、142 腳、157 腳、156 腳、155 腳、144 腳、160 腳、139 腳；
[0008]集成電路U2C的105腳?108腳、110腳、112腳?115腳接集成電路Ul的138腳、137腳、53腳、136腳、145腳、148腳、90腳、58腳、59腳，集成電路U2C的151腳、152腳接通?目電路;
[0009]集成電路U2D的56腳?61腳、63腳、64腳、67腳?72腳、74腳?77腳、80腳?82腳、84腳、86腳?90腳、92腳、94腳?97腳、101腳?104腳依次接集成電路Ul的131腳?126腳、125腳、124腳、123腳?119腳、118腳?113腳、112腳?110腳、107腳、106腳?102腳、101腳、100腳?96腳、95腳、54腳?57腳；
[0010]集成電路U2E的22腳通過(guò)電阻R3接地、123腳通過(guò)電阻R4接3V電源、26腳通過(guò)電阻R5接3V電源、121腳通過(guò)電阻R6接3V電源、125腳和126腳接地、20腳和21腳接flash電路；
[0011]集成電路U2F的7腳、29腳、42腳、166腳、172腳、183腳、194腳、202腳、109腳、122腳、136腳、148腳、62腳、71腳、83腳、91腳、98腳接3V電源，集成電路U2F的32腳、66腳、79腳、120腳、178腳、190腳接1.2V電源；
[0012]集成電路U2G地端接地；
[0013]集成電路U2H的電源端接1.2V電源、地端接地；
[0014]集成電路U2A?集成電路U2H的型號(hào)為EP2C8Q208C8 ；
[0015]集成電路Ul的型號(hào)為PCI9054。
[0016]由于本實(shí)用新型采用PCI協(xié)議、DMA方式傳輸，節(jié)省運(yùn)算時(shí)間，浮點(diǎn)數(shù)的一切運(yùn)算采用硬件實(shí)現(xiàn)，硬件電路可配置，調(diào)試方便。本實(shí)用新型具有電路簡(jiǎn)單、使用方便可推廣使用。
【附圖說(shuō)明】
[0017]圖1是本實(shí)用新型的電氣原理方框圖。
[0018]圖2是圖1中PCI電路和FPGA電路的電子線(xiàn)路原理圖。
[0019]圖3是圖1中FPGA電路和Flash電路以及通信電路的電子線(xiàn)路原理圖。
【具體實(shí)施方式】
[0020]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這些實(shí)施例。
[0021]實(shí)施例1
[0022]在圖1中，本實(shí)施例的浮點(diǎn)數(shù)乘法運(yùn)算控制器由PCI電路、FPGA電路、Flash電路、通信電路連接構(gòu)成，PCI電路與FPGA電路相連，F(xiàn)lash電路與FPGA電路相連，通信電路與FPGA電路相連。
[0023]在圖2、圖3中，本實(shí)施例的PCI電路由集成電路Ul、集成電路U3、電阻Rl、電阻R2、插座Jl連接構(gòu)成，集成電路Ul的型號(hào)為PCI9054、集成電路U3的型號(hào)為ST93CS46。集成電路Ul的53腳?60腳、63腳?68腳、71腳?87腳、90腳?98腳、100腳?107腳、110腳?114腳、117腳?131腳、134腳?139腳、142腳?146腳、148腳、150腳?160腳、163腳接FPGA電路，集成電路Ul的51腳?46腳、43腳、42腳、40腳?36腳、34腳?31腳、15腳?8腳、5腳?2腳、175腳?173腳、41腳、30腳、16腳、6腳、17腳、18腳、21腳、23腳、22 腳、25 腳、26 腳、24 腳、29 腳、172 腳、168 腳、167 腳、52 腳、7 腳、171 腳、169 腳、170 腳依次接插座Jl的57腳?5腳，集成電路Ul的164腳接集成電路U3的I腳、165腳接集成電路U3的2腳、166腳接集成電路U3的3腳和4腳，集成電路Ul的I腳、20腳、28腳、35腳、45腳、62腳、70腳、89腳、99腳、109腳、116腳、133腳、141腳、147腳、162腳接3V電源，集成電路Ul的19腳、27腳、44腳、61腳、69腳、88腳、108腳、115腳、132腳、140腳、176腳、161腳接地，集成電路U3的5腳接地、8腳接3V電源、6腳通過(guò)電阻Rl接3V電源、7腳通過(guò)電阻R2接地，插座Jl的I腳?4腳接地。
[0024]本實(shí)施例的FPGA電路由集成電路U2A?集成電路U2H、電阻R3?電阻R6連接構(gòu)成，集成電路U2A?集成電路U2H的型號(hào)為EP2C8Q208C8，集成電路U2A的43腳?48腳依次接集成電路Ul的159腳、152腳、154腳、135腳、151腳、143腳，集成電路U2A的41腳接集成電路Ul的146腳、30腳接集成電路Ul的149腳、31腳接集成電路Ul的150腳、33腳接集成電路Ul的134腳、34腳接集成電路Ul的158腳、35腳接集成電路Ul的163腳、37腳接集成電路Ul的153腳、I腳和2腳接Flash電路。集成電路U2B的160腳?165腳接集成電路Ul的60腳、63腳?67腳，集成電路U2B的168腳?171腳接集成電路Ul的68腳、71腳?73腳，集成電路U2B的173腳、175腳、176腳、179腳?182腳、185腳、187腳?189腳、191腳?193腳接