一種spi接口總線結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于嵌入式系統(tǒng)領(lǐng)域，涉及一種SPI接口總線結(jié)構(gòu)。
【背景技術(shù)】
[0002]SPI (Serial Peripheral Interface—串行外設(shè)接口)總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。SPI總線系統(tǒng)可直接與各個(gè)廠家生產(chǎn)的多種標(biāo)準(zhǔn)外圍器件直接接口，該接口一般使用4條線:串行時(shí)鐘線(SCLK)、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線(MISO)、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(MOSI)和低電平有效的從機(jī)選擇線(NSS)。
[0003]隨著國內(nèi)智能電網(wǎng)的大力推廣，合并單元和智能終端的應(yīng)用需求越來越多，功能和性能要求越來越高。運(yùn)用SPI總線實(shí)現(xiàn)單個(gè)主設(shè)備對多從串行配置方式已經(jīng)不能滿足現(xiàn)場的應(yīng)用需求，急需實(shí)現(xiàn)多個(gè)從設(shè)備的并行配置；而SPI接口在某時(shí)刻只能實(shí)現(xiàn)對單一從設(shè)備的配置。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型目的在于克服現(xiàn)有技術(shù)的不足，提供了一種SPI接口總線結(jié)構(gòu)，解決了 SPI接口在配置多個(gè)外設(shè)時(shí)的靈活擴(kuò)展問題，既能夠?qū)崿F(xiàn)簡單的逐個(gè)串行配置，也能夠?qū)崿F(xiàn)多個(gè)外設(shè)的同時(shí)配置。
[0005]為達(dá)到上述目的，本實(shí)用新型采用以下技術(shù)方案:
[0006]一種SPI接口總線結(jié)構(gòu)，包括主控板MUC，CPLD和多個(gè)外部設(shè)備，主控板MUC通過SPI總線與CPLD連接，CPLD與多個(gè)外部設(shè)備連接，主控板MUC通過SPI總線接口發(fā)送配置外部設(shè)備控制命令，CPLD解析控制命令對多個(gè)外部設(shè)備通道進(jìn)行切換。
[0007]進(jìn)一步，所述SPI總線采用SPI背板總線結(jié)構(gòu)。
[0008]進(jìn)一步，所述外部設(shè)備為DSP，主控板MUC通過SPI總線與4個(gè)DSP連接。
[0009]本實(shí)用新型通過一片CPLD作為SPI總線擴(kuò)展的中間橋梁，同時(shí)連接SPI總線和各個(gè)外部設(shè)備，在CPLD中完成SPI總線命令解析，總線到外設(shè)的SPI通道切換開關(guān)，外設(shè)響應(yīng)內(nèi)容解析向總線響應(yīng)功能。不需對原SPI總線和MCU單板總線做改動(dòng)，采用CPLD實(shí)現(xiàn)SPI總線對多個(gè)外部設(shè)備的并行配置多，提高對后續(xù)擴(kuò)展的靈活性。
【附圖說明】
[0010]圖1是SPI接口總線擴(kuò)展實(shí)現(xiàn)的架構(gòu)圖；
[0011]圖2是圖1中工作流程解析圖；
[0012]圖中:1、主控板MCU，2、SPI總線，3、CPLD，4、外部設(shè)備。
【具體實(shí)施方式】
[0013]下面結(jié)合圖1、圖2和【具體實(shí)施方式】對本實(shí)用新型進(jìn)行詳細(xì)說明。
[0014]如圖1所示，本實(shí)用新型包括主控板MUCl，CPLD3和多個(gè)外部設(shè)備4，主控板MUCl通過SPI總線2與CPLD3連接，CPLD3與多個(gè)外部設(shè)備4連接，主控板MUCl通過SPI總線接口發(fā)送配置外部設(shè)備控制命令，CPLD3解析控制命令對多個(gè)外部設(shè)備4通道進(jìn)行切換。
[0015]進(jìn)一步，所述SPI總線2采用SPI背板總線結(jié)構(gòu)，外部設(shè)備4為DSP，DSPU DSP2、DSP3和DSP4，主控板MUCl通過SPI總線2與4個(gè)DSP連接。
[0016]圖1中MCU和SPI背板總線是裝置中已經(jīng)投入使用的，不做更改。在新單板件上添加CPLD和4個(gè)DSP外設(shè)。
[0017]如圖2所示，主控板MCUl通過SPI總線2接口發(fā)送配置外部設(shè)備控制命令后，CPLD3解析內(nèi)容，根據(jù)命令對外部設(shè)備4通道進(jìn)行切換，支持總線切換到單個(gè)或者多個(gè)外設(shè)接口。當(dāng)主控板MCUl完成配置后，各個(gè)外部設(shè)備4會(huì)根據(jù)自身的判斷做出響應(yīng)，返回到CPLD3。CPLD3對每個(gè)外設(shè)的響應(yīng)做出解析和判斷，然后響應(yīng)MCU，返回各個(gè)外設(shè)的狀態(tài)。
【主權(quán)項(xiàng)】
1.一種SPI接口總線結(jié)構(gòu)，其特征在于:包括主控板MUC(I)，CPLD (3)和多個(gè)外部設(shè)備(4)，主控板MUC(I)通過SPI總線(2)與CPLD(3)連接，CPLD(3)與多個(gè)外部設(shè)備(4)連接，主控板MUC(I)通過SPI總線接口發(fā)送配置外部設(shè)備控制命令，CPLD (3)解析控制命令對多個(gè)外部設(shè)備(4)通道進(jìn)行切換。
2.根據(jù)權(quán)利要求1所述的SPI接口總線結(jié)構(gòu)，其特征在于:所述SPI總線(2)采用SPI背板總線結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的SPI接口總線結(jié)構(gòu)，其特征在于:所述外部設(shè)備(4)為DSP，主控板MUC(I)通過SPI總線⑵與4個(gè)DSP連接。
【專利摘要】本實(shí)用新型公開了一種SPI接口總線結(jié)構(gòu)，包括主控板MUC，CPLD和多個(gè)外部設(shè)備，主控板MUC通過SPI總線與CPLD連接，CPLD與多個(gè)外部設(shè)備連接，主控板MUC通過SPI總線接口發(fā)送配置外部設(shè)備控制命令，CPLD解析控制命令對多個(gè)外部設(shè)備通道進(jìn)行切換；通過一片CPLD作為SPI總線擴(kuò)展的中間橋梁，同時(shí)連接SPI總線和各個(gè)外部設(shè)備，在CPLD中完成SPI總線命令解析，總線到外設(shè)的SPI通道切換開關(guān)，外設(shè)響應(yīng)內(nèi)容解析向總線響應(yīng)功能。不需對原SPI總線和MCU單板總線做改動(dòng)，采用CPLD實(shí)現(xiàn)SPI總線對多個(gè)外部設(shè)備的并行配置多，提高對后續(xù)擴(kuò)展的靈活性。
【IPC分類】G06F13-40
【公開號(hào)】CN204515764
【申請?zhí)枴緾N201520158071
【發(fā)明人】楊運(yùn)良, 靳小飛, 劉波, 嚴(yán)結(jié)實(shí)
【申請人】西電通用電氣自動(dòng)化有限公司
【公開日】2015年7月29日
【申請日】2015年3月19日