Q6比D6延遲一個CP時鐘脈沖周期。同樣，實際電路中不存在所述的Q6脈沖。
[0070]圖5中，編碼器300輸出的編碼C3~C0是處于維持狀態(tài)，沒有變化，還是發(fā)生改變， 實際是由4位延遲緩沖器601、異或門602、異或門603、異或門604、異或門605、或門606所組 成的邏輯電路完成。4個異或門分別與編碼器300編碼輸出端C3~C0中的1位相對應，輸入分 別為4位延遲緩沖器601的輸入、輸出信號。例如，異或門602的兩個輸入信號分別為C0和 C01，C01比C0延遲一個CP時鐘脈沖周期，因此，當C0發(fā)生變化時，異或門602輸出1個CP時鐘 脈沖周期寬度的正脈沖；當C0為一個CP時鐘脈沖周期寬度變化信號時，異或門602輸出2個 CP時鐘脈沖周期寬度的正脈沖。異或門603、異或門604、異或門605分別判斷C1~C3是否發(fā) 生變化，原理與判斷C0是否發(fā)生變化相同。異或門602、異或門603、異或門604、異或門605的 輸出端分別連接至或門606的輸入端，或門606用于綜合判斷C0~C3是否發(fā)生變化，只要C0 ~C3發(fā)生變化，或門606即輸出鍵盤狀態(tài)變化脈沖F，該脈沖為正脈沖。
[0071] 實施例中，延遲緩沖器601選擇上升沿觸發(fā)的8D觸發(fā)器74HC273。
[0072] 延遲緩沖器601還可以采用其他方案，例如，采用RC電路，利用4個RC電路分別對C0 ~C3進行延遲;如果RC電路的延遲時間小于一個CP時鐘脈沖周期，則編碼器300輸出一個周 期的有效編碼C3~C0時，在輸出有效編碼C3~C0開始和輸出有效編碼C3~C0結束都產生一 個鍵盤狀態(tài)變化脈沖，鍵盤狀態(tài)變化脈沖的寬度等于RC電路延遲時間；如果RC電路的延遲 時間大于等于一個CP時鐘脈沖周期，則編碼器300輸出一個周期的有效編碼C3~CO時，在輸 出有效編碼C3~C0開始時產生一個鍵盤狀態(tài)變化脈沖，脈沖寬度大于等于2個CP時鐘脈沖 周期。要求RC電路的延遲時間不超過2個CP時鐘脈沖周期，以免產生漏報。
[0073]所述的發(fā)明電路中，將對單鍵操作、組合鍵操作、鍵盤維持狀態(tài)操作的定位，由CP 脈沖掃描轉換成同一二進制長度的狀態(tài)碼，采用統(tǒng)一編碼的方式進行處理，單鍵操作、組合 鍵操作、鍵盤維持狀態(tài)操作僅體現在狀態(tài)碼的不同上；如果需要增減按鍵操作功能或者是 調整按鍵操作功能，不需要修改鍵盤掃描電路結構，只需根據增減后的狀態(tài)碼表更新編碼 器300、即重新寫入更新只讀存儲器301的存儲內容即可。所述發(fā)明電路沒有使用單片機、 ARM等微控制器，不用運行程序，工作可靠。
【主權項】
1. 一種矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于，由矩陣式鍵盤、第一緩沖寄存 器、第二緩沖寄存器、編碼器組成； 所述矩陣式鍵盤共有X行、Y列，設有N位鍵盤狀態(tài)信號輸出端;所述N位鍵盤狀態(tài)信號為 電平信號;所述N=X+Y; 所述第一緩沖寄存器為N位二進制寄存器;第一緩沖寄存器的N位數據輸入端連接至N 位鍵盤狀態(tài)信號輸出端； 所述第二緩沖寄存器為N位二進制寄存器;第二緩沖寄存器的N位數據輸入端連接至第 一緩沖寄存器的N位數據輸出端； 所述編碼器有2 X N位編碼輸入端;所述2 X N位編碼輸入端中的N位數據輸入端連接至 第一緩沖寄存器的N位數據輸出端，另外N位數據輸入端連接至第二緩沖寄存器的N位數據 輸出端； 所述第一緩沖寄存器的接收脈沖輸入端和第二緩沖寄存器的接收脈沖輸入端均連接 至時鐘脈沖;所述矩陣式鍵盤由取樣脈沖控制獲取鍵盤狀態(tài)信號。2. 根據權利要求1所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述矩陣式鍵 盤由X行-Y列按鍵矩陣、行三態(tài)緩沖器、列三態(tài)緩沖器、行狀態(tài)寄存器、列狀態(tài)寄存器組成； 所有按鍵矩陣的行線分別連接至行三態(tài)緩沖器的輸出端，所有按鍵矩陣的列線分別連接至 列三態(tài)緩沖器的輸出端;行三態(tài)緩沖器和列三態(tài)緩沖器的所有輸入端連接至低電平;所有 按鍵矩陣的行線分別連接至行狀態(tài)寄存器的輸入端，所有按鍵矩陣的列線分別連接至列狀 態(tài)寄存器的輸入端;所述行狀態(tài)寄存器的輸出端與列狀態(tài)寄存器的輸出端共同組成鍵盤狀 態(tài)信號輸出端。3. 根據權利要求2所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述行三態(tài)緩 沖器在取樣脈沖的低電平使能有效時，要求列狀態(tài)寄存器在取樣脈沖的上升沿進行數據鎖 存、列三態(tài)緩沖器在取樣脈沖的高電平使能有效、行狀態(tài)寄存器在取樣脈沖的下降沿進行 數據鎖存;或者是，行三態(tài)緩沖器在取樣脈沖的高電平使能有效時，要求列狀態(tài)寄存器在取 樣脈沖的下降沿進行數據鎖存、列三態(tài)緩沖器在取樣脈沖的低電平使能有效、行狀態(tài)寄存 器在取樣脈沖的上升沿進行數據鎖存。4. 根據權利要求1所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述第一緩沖 寄存器和第二緩沖寄存器在時鐘脈沖的上升沿同時進行數據鎖存，或者在時鐘脈沖的下降 沿同時進行數據鎖存;所述第一緩沖寄存器的N位數據輸出端和第二緩沖寄存器的N位數據 輸出端共同輸出2 XN位的狀態(tài)碼;所述狀態(tài)碼由有效狀態(tài)碼和無效狀態(tài)碼組成;所述編碼 器輸出的鍵號由有效鍵號和無效鍵號組成;所述有效狀態(tài)碼由有效鍵盤操作或狀態(tài)產生， 編碼器輸入每一個有效狀態(tài)碼時對應輸出相應的有效鍵號;所述無效狀態(tài)碼由無效鍵盤操 作或狀態(tài)產生，編碼器輸入所有無效狀態(tài)碼時都對應輸出無效鍵號。5. 根據權利要求4所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述編碼器有 Μ位鍵號輸出端，Μ值的選擇應滿足2?大于等于有效鍵號與無效鍵號的數量之和。6. 根據權利要求5所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:還包括鍵盤狀 態(tài)變化脈沖產生單元，用于判斷矩陣式鍵盤輸出的鍵號是否發(fā)生改變，當矩陣式鍵盤輸出 的鍵號發(fā)生改變時，輸出鍵盤狀態(tài)變化脈沖。7. 根據權利要求6所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述鍵盤狀態(tài) 變化脈沖產生單元由Μ位延遲緩沖器、Μ個異或門和或門組成;Μ位延遲緩沖器用于對矩陣式 鍵盤輸出的Μ位鍵號分別進行信號延遲;Μ個異或門的輸入分別為Μ位延遲緩沖器的輸入、輸 出信號;Μ個異或門的輸出分別連接至或門的輸入端；或門的輸出端輸出鍵盤狀態(tài)變化脈 沖。8. 根據權利要求1所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述時鐘脈沖 的周期為20~100ms;所述取樣脈沖的周期不大于所述時鐘脈沖的周期。9. 根據權利要求8所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:所述取樣脈沖 為所述時鐘脈沖。10. 根據權利要求1所述的矩陣式鍵盤狀態(tài)識別及編碼電路，其特征在于:還包括振蕩 器;所述振蕩器輸出時鐘脈沖和取樣脈沖。
【專利摘要】一種矩陣式鍵盤狀態(tài)識別及編碼電路，由矩陣式鍵盤、第一緩沖寄存器、第二緩沖寄存器、編碼器組成。所述電路經由時鐘脈沖掃描，將對單鍵操作、組合鍵操作、鍵盤維持狀態(tài)操作的定位，轉換成同一二進制長度的有效狀態(tài)碼和無效狀態(tài)碼，經過編碼器編碼后輸出與每一個有效狀態(tài)碼對應的有效鍵號或者是輸出與所有無效狀態(tài)碼對應的無效鍵號；不同的單鍵操作、組合鍵操作、鍵盤維持狀態(tài)操作僅體現在狀態(tài)碼的不同上；如果需要增減按鍵操作功能或者是調整按鍵操作功能，不需要修改鍵盤掃描電路結構，只需根據增減后的狀態(tài)碼與鍵號之間的對應關系更改編碼器即可。所述發(fā)明電路不用編寫和運行程序，工作可靠。
【IPC分類】H03M11/20, G06F3/02
【公開號】CN105700698
【申請?zhí)枴緾N201610004249
【發(fā)明人】周維龍, 凌云, 孔玲爽, 曾紅兵, 陳剛, 郭艷杰
【申請人】湖南工業(yè)大學
【公開日】2016年6月22日
【申請日】2016年1月5日