一種高速接口數(shù)據(jù)發(fā)送與接收的方法和裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，特別涉及一種高速接口數(shù)據(jù)發(fā)送與接收的方法和裝置。
【背景技術(shù)】
[0002]隨著通信技術(shù)的飛速發(fā)展，高速數(shù)據(jù)傳輸系統(tǒng)成為了當(dāng)前研究的熱點(diǎn)，而關(guān)于高速接口數(shù)據(jù)發(fā)送與接收則是其中一個(gè)重要的內(nèi)容?，F(xiàn)有技術(shù)中，基于高速接口數(shù)據(jù)發(fā)送與接收的方法主要有兩種，一種方法是在發(fā)送(Transmitter，TX)端，數(shù)據(jù)(data)和時(shí)鐘信號(hào)(clock, elk)保持同步發(fā)出；在接收(Receiver, RX)端,直接用elk來(lái)采樣data。為確保elk正確采樣到data,在TX端和RX端間的傳輸應(yīng)保證data和elk間的相位同步,具體參閱圖1。
[0003]然而，此技術(shù)僅適用于時(shí)鐘頻率比較低的電路，隨著頻率的提升，越來(lái)越難保證data和elk的同步關(guān)系，當(dāng)data和elk相位相差過(guò)大時(shí),數(shù)據(jù)采樣就可能出錯(cuò)。
[0004]另一種方法是在TX端，data和elk保持同步發(fā)出；在RX端端，有相位調(diào)整模塊，可以把elk調(diào)整到不同的相位。在正常工作之前，首先需要測(cè)量在集成電路(IntegratedCircuit, IC)內(nèi)部，或者IC內(nèi)部及印刷電路板(Print Circuit Broad, pcb)上，data和elk各自的延時(shí)，計(jì)算出他們的延時(shí)差值；其次，根據(jù)延時(shí)差值以及elk的工作頻率，對(duì)應(yīng)配置合適的相位調(diào)整值，確保調(diào)整過(guò)相位的elk能夠正確采樣到data，具體參閱圖2。
[0005]這種方法雖然解決了上述方案中時(shí)鐘頻率高且data和elk相位差過(guò)大時(shí)，采樣data可能出現(xiàn)錯(cuò)誤的問(wèn)題。但是,這里需要測(cè)量不同IC,不同pcb上，data和elk各自的延時(shí)，帶來(lái)大量的測(cè)量工作，增加測(cè)量成本。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實(shí)施例提供一種高速接口數(shù)據(jù)發(fā)送與接收的方法和裝置，用以解決現(xiàn)有技術(shù)中存在頻率提升時(shí)，data與elk難以同步導(dǎo)致的數(shù)據(jù)采樣錯(cuò)誤，以及高頻引起的測(cè)量工作和測(cè)量成本增加的問(wèn)題。
[0007]本發(fā)明實(shí)施例提供的具體技術(shù)方案如下:
[0008]一種高速接口數(shù)據(jù)發(fā)送與接收的方法，包括:
[0009]在測(cè)試模式下，TX端生成測(cè)試序列并將測(cè)試序列發(fā)往RX端，以及對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行相位調(diào)整，并將相位調(diào)整結(jié)果發(fā)往RX端；
[0010]RX端基于獲得的相位調(diào)整結(jié)果對(duì)接收的data進(jìn)行采樣，獲得采樣結(jié)果，并將采樣結(jié)果依次進(jìn)行存儲(chǔ)，獲得采樣序列，以及將獲得的采樣序列與預(yù)設(shè)的測(cè)試樣本進(jìn)行比較，獲得比較結(jié)果；
[0011]其中，所述TX端根據(jù)系統(tǒng)通知確定所述比較結(jié)果表征獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，重新對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行相位調(diào)整，直至確定重新獲得的采樣序列與預(yù)設(shè)的測(cè)試樣本一致為止。
[0012]這樣，不僅電路簡(jiǎn)單、易于實(shí)現(xiàn)、便于接口調(diào)試，也有效避免了因頻率過(guò)高引起的數(shù)據(jù)采樣序列錯(cuò)誤，而且有效較低了測(cè)量成本。
[0013]較佳的，TX端生成測(cè)試序列并將測(cè)試序列發(fā)往RX端，包括:TX端循環(huán)產(chǎn)生并發(fā)送第一部分測(cè)試序列、第二部分測(cè)試序列……第N部分測(cè)試序列；
[0014]RX端基于獲得的相位調(diào)整結(jié)果對(duì)接收的data進(jìn)行采樣，獲得采樣結(jié)果，并將采樣結(jié)果依次進(jìn)行存儲(chǔ)，獲得采樣序列，以及將獲得的采樣序列與預(yù)設(shè)的測(cè)試樣本進(jìn)行比較，獲得比較結(jié)果，包括:
[0015]RX端分別將獲得的采樣序列依次保存在對(duì)應(yīng)的存儲(chǔ)空間中，各個(gè)存儲(chǔ)空間中保存的采樣序列順序更新，當(dāng)確定最早更新的存儲(chǔ)空間至最晚更新的存儲(chǔ)空間中依次分別保存有第一部分采樣序列、第二部分采樣序列……第N部分采樣序列時(shí)，讀取各個(gè)部分采樣序列進(jìn)行合并后與預(yù)設(shè)的測(cè)試樣本進(jìn)行比較，獲得比較結(jié)果。
[0016]較佳的，進(jìn)一步包括:
[0017]若時(shí)鐘信號(hào)為低頻信號(hào)，則在確定獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，采用反相器對(duì)時(shí)鐘信號(hào)進(jìn)行相位調(diào)整；
[0018]若時(shí)鐘信號(hào)為高頻信號(hào)，則在確定獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，依次采用預(yù)設(shè)的多種調(diào)整相位對(duì)時(shí)鐘信號(hào)進(jìn)行相位調(diào)整。
[0019]較佳的，進(jìn)一步包括:
[0020]根據(jù)系統(tǒng)通知確定所述比較結(jié)果表征獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本一致時(shí)，停止產(chǎn)生測(cè)試序列，并由當(dāng)前的測(cè)試模式切換至工作模式。
[0021]一種高速接口數(shù)據(jù)發(fā)送與接收的裝置，包括:TX端和RX端，所述TX端包括datagenerat1n 模塊和 clock generat1n 模塊，所述 RX 端包括 data receiver 模塊和 datacheck模塊,其中,在測(cè)試模式下，
[0022]所述data generat1n模塊，用于生成測(cè)試序列，并將測(cè)試序列發(fā)往RX端；
[0023]所述clock generat1n模塊，用于對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行相位調(diào)整，并將相位調(diào)整結(jié)果發(fā)往RX端
[0024]所述data receiver模塊,用于基于獲得的相位調(diào)整結(jié)果對(duì)接收的data進(jìn)行采樣，獲得采樣結(jié)果；
[0025]所述data check模塊，用于將獲得的采樣結(jié)果依次進(jìn)行存儲(chǔ)，獲取采樣序列，并將采樣序列與預(yù)設(shè)的測(cè)試樣本進(jìn)行比較，獲得比較結(jié)果；
[0026]其中，所述clock generat1n模塊根據(jù)系統(tǒng)通知確定所述比較結(jié)果表征獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，重新對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行相位調(diào)整，直至確定重新獲得的采樣序列與預(yù)設(shè)的測(cè)試樣本一致為止。
[0027]這樣，不僅電路簡(jiǎn)單、易于實(shí)現(xiàn)、便于接口調(diào)試，同時(shí)也有效避免了因頻率過(guò)高引起的數(shù)據(jù)采樣序列錯(cuò)誤，以及有效降低了測(cè)量成本。
[0028]較佳的,所述data generat1n模塊具體用于:
[0029]循環(huán)產(chǎn)生并發(fā)送第一部分測(cè)試序列、第二部分測(cè)試序列……第N部分測(cè)試序列；
[0030]所述data check模塊具體用于:
[0031]分別將獲得的采樣序列依次保存在對(duì)應(yīng)的寄存器中，各個(gè)寄存器中保存的采樣序列順序更新，當(dāng)確定最早更新的寄存器至最晚更新的寄存器中依次分別保存有第一部分采樣序列、第二部分采樣序列……第N部分采樣序列時(shí)，讀取各個(gè)部分采樣序列進(jìn)行合并后與預(yù)設(shè)的測(cè)試樣本進(jìn)行比較。
[0032]較佳的，所述clock generat1n模塊進(jìn)一步用于:
[0033]若時(shí)鐘信號(hào)為低頻信號(hào)，則在確定獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，采用反相器對(duì)時(shí)鐘信號(hào)進(jìn)行相位調(diào)整；
[0034]若時(shí)鐘信號(hào)為高頻信號(hào)，在確定獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，依次采用預(yù)設(shè)的多種調(diào)整相位對(duì)時(shí)鐘信號(hào)進(jìn)行相位調(diào)整。
[0035]較佳的，所述data generat1n模塊進(jìn)一步用于:
[0036]根據(jù)系統(tǒng)通知確定所述比較結(jié)果表征獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本一致時(shí)，停止產(chǎn)生測(cè)試序列，并由當(dāng)前的測(cè)試模式切換至工作模式。
【附圖說(shuō)明】
[0037]圖1和圖2為現(xiàn)有技術(shù)下數(shù)據(jù)傳輸裝置結(jié)構(gòu)示意圖；
[0038]圖3為本發(fā)明實(shí)施例中數(shù)據(jù)傳輸裝置結(jié)構(gòu)示意圖；
[0039]圖4為本發(fā)明實(shí)施例中數(shù)據(jù)傳輸流程圖。
【具體實(shí)施方式】
[0040]為了解決頻率提升時(shí)data與elk難以同步導(dǎo)致的數(shù)據(jù)采樣錯(cuò)誤，以及避免大量的測(cè)量工作和測(cè)量成本，本發(fā)明實(shí)施例中，提出了一種高速接口數(shù)據(jù)發(fā)送與接收的方法:在TX端配置時(shí)鐘產(chǎn)生(clock generat1n)模塊和數(shù)據(jù)產(chǎn)生(data generat1n)模塊，在RX端配置數(shù)據(jù)檢測(cè)(data check)模塊和數(shù)據(jù)接收(data receiver)模塊,其中，clockgenerat1n模塊根據(jù)系統(tǒng)通知確定比較結(jié)果表征獲得的采樣序列和預(yù)設(shè)的測(cè)試樣本不一致時(shí)，重新對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行相位調(diào)整，直至確定重新獲得的采樣序列與預(yù)設(shè)的測(cè)試樣本一致為止。
[0041]下面結(jié)合附圖對(duì)本發(fā)明優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。
[0042]參閱圖3所示，本發(fā)明實(shí)施例中，用于實(shí)現(xiàn)高速接口數(shù)據(jù)發(fā)送與接收的裝置(以下稱為數(shù)據(jù)傳輸裝置)包括=TX端30和RX端31 ；TX端30進(jìn)一步包括:數(shù)據(jù)產(chǎn)生(datagenerat1n)模塊3