可調(diào)式時(shí)序產(chǎn)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明系關(guān)于一種可調(diào)式時(shí)序產(chǎn)生器，特別是一種用以提供計(jì)算機(jī)系統(tǒng)中各元件之運(yùn)作時(shí)序的可調(diào)式時(shí)序產(chǎn)生器。
【背景技術(shù)】
[0002]在現(xiàn)有技術(shù)中，半導(dǎo)體元件、測試系統(tǒng)、計(jì)算機(jī)系統(tǒng)、服務(wù)器系統(tǒng)中，配備有用以產(chǎn)生運(yùn)作所需時(shí)序的時(shí)序產(chǎn)生器。舉例來說，測試系統(tǒng)中依據(jù)時(shí)序產(chǎn)生器產(chǎn)生的時(shí)序，對待測物進(jìn)行檢測。計(jì)算機(jī)系統(tǒng)中的中央處理器、南橋芯片、北橋芯片或是網(wǎng)際網(wǎng)絡(luò)的傳輸亦皆需要依據(jù)不同時(shí)序來進(jìn)行運(yùn)作。服務(wù)器系統(tǒng)中的主控制器亦需要依據(jù)系統(tǒng)時(shí)序?qū)γ恳粋€(gè)刀鋒服務(wù)器進(jìn)行控制。
[0003]然而，例如計(jì)算機(jī)系統(tǒng)中，中央處理器、南橋芯片、北橋芯片或是網(wǎng)絡(luò)傳輸模塊可能都是以不盡相同的時(shí)序來進(jìn)行運(yùn)作。而現(xiàn)有的做法中，系統(tǒng)設(shè)計(jì)者需要分別為每一個(gè)電子元件另外設(shè)計(jì)需要的時(shí)序，不僅相當(dāng)耗費(fèi)設(shè)計(jì)時(shí)間，亦容易發(fā)生設(shè)計(jì)錯誤的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明在于提供一種可調(diào)式時(shí)序產(chǎn)生器，借以解決先前技術(shù)中需要分別為同一個(gè)系統(tǒng)內(nèi)的各電子元件設(shè)計(jì)時(shí)序的問題。
[0005]本發(fā)明所揭露的可調(diào)式時(shí)序產(chǎn)生器具有處理模塊、第一時(shí)序控制模塊及第二時(shí)序控制模塊。處理模塊依據(jù)系統(tǒng)信息，判斷階級參數(shù)、延遲參數(shù)及數(shù)量參數(shù)。第一時(shí)序控制模塊接收基準(zhǔn)時(shí)序。第一時(shí)序控制模塊依據(jù)延遲參數(shù)產(chǎn)生第一時(shí)序，且依據(jù)階級參數(shù)及延遲參數(shù)，至少產(chǎn)生第二時(shí)序。第二時(shí)序控制模塊電性連接第一時(shí)序控制模塊，用以依據(jù)數(shù)量參數(shù)及第一時(shí)序，輸出至少一個(gè)第一輸出訊號，并依據(jù)數(shù)量參數(shù)及第二時(shí)序，輸出至少一個(gè)第二輸出訊號。
[0006]根據(jù)上述本發(fā)明所揭露的可調(diào)式時(shí)序產(chǎn)生器，通過處理模塊依據(jù)系統(tǒng)信息來判斷階級參數(shù)、延遲參數(shù)及數(shù)量參數(shù)，使第一時(shí)序控制模塊和第二時(shí)序控制模塊據(jù)以產(chǎn)生第一輸出訊號及第二輸出訊號，以提供系統(tǒng)中的各電子元件運(yùn)作所需的時(shí)序。換言之，本發(fā)明可調(diào)式時(shí)序產(chǎn)生器可以通過階級參數(shù)、延遲參數(shù)及數(shù)量參數(shù)的設(shè)定，提供各電子元件所需的時(shí)序，通過此系統(tǒng)設(shè)計(jì)者不需要再分別為每一個(gè)電子元件重新設(shè)計(jì)時(shí)序，而以本發(fā)明可調(diào)式時(shí)序產(chǎn)生器來產(chǎn)生電子元件運(yùn)作所需的時(shí)序，據(jù)以減少系統(tǒng)設(shè)計(jì)者設(shè)計(jì)時(shí)序所花費(fèi)的時(shí)間，并降低時(shí)序設(shè)計(jì)錯誤的可能性。
[0007]以上之關(guān)于本揭露內(nèi)容之說明及以下之實(shí)施方式之說明系用以示范與解釋本發(fā)明之精神與原理，并且提供本發(fā)明之專利申請范圍更進(jìn)一步之解釋。
【附圖說明】
[0008]圖1是根據(jù)本發(fā)明一實(shí)施例所繪示之可調(diào)式時(shí)序產(chǎn)生器的功能方塊圖。
[0009]圖2是根據(jù)本發(fā)明另一實(shí)施例所繪示之可調(diào)式時(shí)序產(chǎn)生器的功能方塊圖。
[0010]圖3是根據(jù)本發(fā)明一實(shí)施例所繪示之輸出訊號的示意圖。
[0011]圖4是根據(jù)本發(fā)明另一實(shí)施例所繪示之輸出訊號的示意圖。
[0012]圖中:10_可調(diào)式時(shí)序產(chǎn)生器；12-處理模塊；14-第一時(shí)序控制模塊；16-第二時(shí)序控制模塊;18-配置模塊;19-輸出端;XI?X8-輸出訊號;Z1?Z7-輸出訊號。
【具體實(shí)施方式】
[0013]以下在實(shí)施方式中詳細(xì)敘述本發(fā)明之詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何熟習(xí)相關(guān)技藝者了解本發(fā)明之技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說明書所揭露之內(nèi)容、申請專利范圍及圖式，本領(lǐng)域技術(shù)人員可輕易地理解本發(fā)明相關(guān)之目的及優(yōu)點(diǎn)。以下之實(shí)施例系進(jìn)一步詳細(xì)說明本發(fā)明之觀點(diǎn)，但非以任何觀點(diǎn)限制本發(fā)明之范疇。
[0014]請參照圖1，圖1是根據(jù)本發(fā)明一實(shí)施例所繪示之可調(diào)式時(shí)序產(chǎn)生器的功能方塊圖，如圖所示，可調(diào)式時(shí)序產(chǎn)生器10具有處理模塊12、第一時(shí)序控制模塊14及第二時(shí)序控制模塊16?？烧{(diào)式時(shí)序產(chǎn)生器可以可程序邏輯裝置(Programmable Logic Device)、復(fù)雜式可程序邏輯裝置(Complex Programmable Logic Device)、現(xiàn)場可程序化閘陣列(Field-programmable gate array，F(xiàn)PGA)或其他合適的裝置實(shí)現(xiàn)，本實(shí)施例不予限制。而處理模塊12、第一時(shí)序控制模塊14及第二時(shí)序控制模塊16以多個(gè)邏輯閘的組合來實(shí)現(xiàn)。
[0015]處理模塊12依據(jù)系統(tǒng)信息，判斷階級參數(shù)、延遲參數(shù)及數(shù)量參數(shù)。在實(shí)際的例子中，可調(diào)式時(shí)序產(chǎn)生器10提供使用者界面讓系統(tǒng)設(shè)計(jì)者可以輸入系統(tǒng)信息，例如輸入系統(tǒng)中多個(gè)電子元件分別需要的時(shí)序態(tài)樣、時(shí)序輸出的時(shí)間延遲或同一種時(shí)序態(tài)樣需要輸出給幾個(gè)電子元件。換言之，處理模塊12依據(jù)使用者輸入的內(nèi)容所判斷的階級參數(shù)、延遲參數(shù)及數(shù)量參數(shù)中，階級參數(shù)指示第一時(shí)序控制模塊14產(chǎn)生的時(shí)序數(shù)量，例如第一時(shí)序控制模塊14產(chǎn)生第一時(shí)序、第二時(shí)序及第三時(shí)序。延遲參數(shù)指示第一時(shí)序、第二時(shí)序及第三時(shí)序彼此延遲的時(shí)間，意即例如第一時(shí)序的上升邊緣與第二時(shí)序的上升邊緣依相差的時(shí)序周期為第一時(shí)序?qū)Φ诙r(shí)序延遲的時(shí)間。數(shù)量參數(shù)指示第二時(shí)序控制模塊16產(chǎn)生第一輸出訊號的數(shù)量以及產(chǎn)生第二輸出訊號的數(shù)量，例如數(shù)量參數(shù)指示第二時(shí)序控制模塊16產(chǎn)生2個(gè)第一輸出訊號以及產(chǎn)生3個(gè)第二輸出訊號，容后以實(shí)際的例子詳述。
[0016]第一時(shí)序控制模塊14依據(jù)基準(zhǔn)時(shí)序產(chǎn)生第一時(shí)序，依據(jù)階級參數(shù)及延遲參數(shù)，至少產(chǎn)生第二時(shí)序。也就是說，第一時(shí)序控制模塊14用以產(chǎn)生不同的第一時(shí)序、第二時(shí)序或其他更多的時(shí)序?；鶞?zhǔn)時(shí)序例如為固定周期的訊號，使第一時(shí)序、第二時(shí)序或其他的時(shí)序以基準(zhǔn)時(shí)序的周期做為基準(zhǔn)產(chǎn)生不同態(tài)樣的時(shí)序。而階級參數(shù)決定第一時(shí)序控制模塊14產(chǎn)生時(shí)序的數(shù)量，例如階級參數(shù)為3將指示第一時(shí)序控制模塊14產(chǎn)生3種態(tài)樣的時(shí)序。
[0017]第二時(shí)序控制模塊16電性連接第一時(shí)序控制模塊14，用以依據(jù)數(shù)量參數(shù)及第一時(shí)序，輸出至少一個(gè)第一輸出訊號，并依據(jù)數(shù)量參數(shù)及第二時(shí)序，輸出至少一個(gè)第二輸出訊號。舉例來說，第二時(shí)序控制模塊16接收由第一時(shí)序控制模塊14產(chǎn)生的第一時(shí)序，并依據(jù)數(shù)量參數(shù)系指定第一輸出訊號為2個(gè)，而將第一時(shí)序重制輸出為2個(gè)第一輸出訊號，依據(jù)數(shù)量參數(shù)系指定第二輸出訊號為3個(gè)，將第二時(shí)序重制輸出為3個(gè)第二輸出訊號。
[0018]在另一實(shí)施例中，可調(diào)式時(shí)序產(chǎn)生器10更具有配置模塊18和多個(gè)輸出端19。請參照圖2，圖2是根據(jù)本發(fā)明另一實(shí)施例所繪示之可調(diào)式時(shí)序產(chǎn)生器的功能方塊圖。如圖2所示，配置模塊18電性連接至第二時(shí)序控制模塊16，多個(gè)輸出端19電性連接配置模塊18。配置模塊18用以配置輸出端19輸出第一輸出訊號和第二輸出訊號。在一個(gè)實(shí)施例中，輸出端19設(shè)置于可調(diào)式時(shí)序產(chǎn)生器10的外表面，且用以電性連接外部裝置，例如中央處理器、南橋芯片、北橋芯片、網(wǎng)絡(luò)傳輸模塊或計(jì)算機(jī)系統(tǒng)中其他合適的電子元件。
[0019]為了更清楚說明可調(diào)式時(shí)序產(chǎn)生器10輸出第一輸出訊號和第二輸出訊號的方式，請一并參照圖2和圖3，圖3是根據(jù)本發(fā)明一實(shí)施例所繪示之輸出訊號的示意圖。如圖所示，以計(jì)算機(jī)系統(tǒng)為例來說，處理模塊12依據(jù)系統(tǒng)信息，判斷階級參數(shù)為3、延遲參數(shù)包含第一延遲參數(shù)為1和第二延遲參數(shù)為2、數(shù)量參數(shù)包含第一數(shù)量參數(shù)為2、第二數(shù)量參數(shù)為2及第三數(shù)量參數(shù)為3。換言之，計(jì)算機(jī)系統(tǒng)中具有7個(gè)電子元件需要可調(diào)式時(shí)序產(chǎn)生器10提供運(yùn)作時(shí)序，且其中中央處理器和第一電源具有相同的運(yùn)作時(shí)序，南橋芯片和網(wǎng)絡(luò)傳輸模塊具有相同的運(yùn)作時(shí)序，存儲器模塊、北橋芯片和第二電源具有相同的運(yùn)作時(shí)序。因此依據(jù)系統(tǒng)設(shè)計(jì)者依據(jù)計(jì)算機(jī)系統(tǒng)所需要的系統(tǒng)信息輸入至可調(diào)式時(shí)序產(chǎn)生器10，而使處理模塊12依據(jù)系統(tǒng)信息判斷前述的參數(shù)。
[0020]接著，第一時(shí)序控制模塊14接收基準(zhǔn)時(shí)序Ref，并在基準(zhǔn)時(shí)序Ref的第一個(gè)上升邊緣產(chǎn)生第一時(shí)序，而第二時(shí)序控制模塊16接收第一時(shí)序控制模塊14產(chǎn)生的第一時(shí)序，并依據(jù)第一數(shù)量參數(shù)為2而輸出以第一時(shí)序?yàn)闇?zhǔn)的2個(gè)第一輸出訊號Z1、Z2，并由配置模塊18將第一輸出訊號Z1由第一輸出端輸出給中央處理器，將第二輸出訊號Z2由第二輸出端輸出給第一電源。當(dāng)輸出第一輸出訊號Z1、Z2至中央處理器和第一電源后，第一時(shí)序控制模塊14依據(jù)第一延遲參數(shù)為1，在基準(zhǔn)時(shí)序Ref的第一個(gè)下降邊緣產(chǎn)生的第二時(shí)序，換言之，第二時(shí)序的上升邊緣延遲第一時(shí)序的上升邊緣1個(gè)時(shí)間區(qū)間。第二時(shí)序控制模塊16依據(jù)第二數(shù)量參數(shù)為2而輸出以第二時(shí)序?yàn)闇?zhǔn)的2個(gè)第二輸出訊號Z3、Z4，并由配置模塊18將第二輸出訊號Z3由第三輸出端輸出給南橋芯片，并將第二輸出訊號Z4由第四輸出端輸出給網(wǎng)絡(luò)傳輸模塊。
[0021]同理地，當(dāng)輸出第二輸出訊號Z3、Z4至南橋芯片和網(wǎng)絡(luò)傳輸模塊后，第一時(shí)