一種數(shù)據(jù)讀取方法和裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信技術(shù)領(lǐng)域，特別是涉及一種數(shù)據(jù)讀取方法和一種數(shù)據(jù)讀取裝置。
【背景技術(shù)】
[0002]Flash在電子以及半導(dǎo)體領(lǐng)域內(nèi)往往表示Flash Memory的意思，B卩平時(shí)所說的“閃存”，全名叫Flash EEPROM Memory，它是存儲(chǔ)芯片的一種，通過特定的程序可以修改里面的數(shù)據(jù)。
[0003]Flash存儲(chǔ)器結(jié)合了 ROM和RAM的長(zhǎng)處，不僅具備電子可擦除可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory,EEPROM)的性能，還可以快速讀取數(shù)據(jù)(如非易失性隨機(jī)訪問存儲(chǔ)器NVRAM的優(yōu)勢(shì))，使數(shù)據(jù)不會(huì)因?yàn)閿嚯姸鴣G失。
[0004]NAND FLASH內(nèi)存是Flash內(nèi)存的一種，其內(nèi)部采用非線性宏單元模式，為固態(tài)大容量?jī)?nèi)存的實(shí)現(xiàn)提供了廉價(jià)有效的解決方案。NAND FLASH存儲(chǔ)器具有容量較大，改寫速度快等優(yōu)點(diǎn)，適用于大量數(shù)據(jù)的存儲(chǔ)，因而到了越來越廣泛的應(yīng)用，如嵌入式產(chǎn)品中包括數(shù)碼相機(jī)、MP3隨身聽記憶卡、體積小巧的U盤等。
[0005]通常芯片中NAND FLASH存儲(chǔ)器是采取頁(yè)讀取的方式讀取數(shù)據(jù)，即一次將一頁(yè)數(shù)據(jù)(例如4KB)讀取到芯片內(nèi)置的一個(gè)大容量緩存中，再?gòu)木彺嬷邪吹刂废蛲廨敵鰯?shù)據(jù)。如圖1所示，tl為NAND FLASH內(nèi)部頁(yè)讀取的時(shí)間，t2為一頁(yè)的數(shù)據(jù)按順序向外輸出的時(shí)間。
[0006]由于NAND FLASH是在內(nèi)部的一頁(yè)數(shù)據(jù)完全讀取到緩存后，再?gòu)木彺嬷凶x取數(shù)據(jù)對(duì)外輸出。因此當(dāng)一頁(yè)數(shù)據(jù)輸出完畢后，才會(huì)再啟動(dòng)下一頁(yè)數(shù)據(jù)的讀取，芯片中數(shù)據(jù)的輸出時(shí)間為tl+t2o
[0007]由于通常的頁(yè)容量較大，數(shù)據(jù)從NAND FLASH讀取到緩存，再?gòu)木彺嬷休敵鼍臅r(shí)較大，影響數(shù)據(jù)輸出效率。

【發(fā)明內(nèi)容】

[0008]本發(fā)明實(shí)施例所要解決的技術(shù)問題是提供一種數(shù)據(jù)讀取方法，以解決數(shù)據(jù)讀取效率較低的問題。
[0009]相應(yīng)的，本發(fā)明實(shí)施例還提供了一種數(shù)據(jù)讀取裝置，用以保證上述方法的實(shí)現(xiàn)及應(yīng)用。
[0010]為了解決上述問題，本發(fā)明公開了一種數(shù)據(jù)讀取方法，包括:S1，控制器控制從存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到第一緩存中，同時(shí)控制將第二緩存中存儲(chǔ)的數(shù)據(jù)輸出到串行接口 ；S2，所述控制器控制從所述存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到所述第二緩存中，同時(shí)控制將所述第一緩存中存儲(chǔ)的數(shù)據(jù)輸出到所述串行接口 ；其中，若在一次數(shù)據(jù)讀取操作中執(zhí)行SI或S2，則下一次數(shù)據(jù)讀取操作中執(zhí)行S2或SI，依次交替執(zhí)行數(shù)據(jù)讀取操作。
[0011]可選的，所述控制器控制從存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到第一緩存中，同時(shí)控制將第二緩存中存儲(chǔ)的數(shù)據(jù)輸出到串行接口，包括:所述控制器發(fā)送讀取指令給所述存儲(chǔ)器，同時(shí)發(fā)送輸出指令給所述第二緩存；所述存儲(chǔ)器依據(jù)所述讀取指令讀取指定頁(yè)的數(shù)據(jù)并存入到所述第一緩存中；同時(shí)，所述第二緩存依據(jù)所述輸出指令將存儲(chǔ)的數(shù)據(jù)輸出到串行接□。
[0012]可選的，所述控制器控制從所述存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到所述第二緩存中，同時(shí)控制將所述第一緩存中存儲(chǔ)的數(shù)據(jù)輸出到所述串行接口，包括:所述控制器發(fā)送讀取指令給所述存儲(chǔ)器，同時(shí)發(fā)送輸出指令給所述第一緩存；所述存儲(chǔ)器依據(jù)所述讀取指令讀取指定頁(yè)的數(shù)據(jù)并存入到所述第二緩存中；同時(shí)，所述第一緩存依據(jù)所述輸出指令將存儲(chǔ)的數(shù)據(jù)輸出到串行接口。
[0013]可選的，所述存儲(chǔ)器依據(jù)所述讀取指令讀取指定頁(yè)的數(shù)據(jù)，包括:所述存儲(chǔ)器從所述讀取指令中獲取指定頁(yè)的頁(yè)地址；從所述指定頁(yè)的頁(yè)地址中讀取數(shù)據(jù)。
[0014]可選的，依據(jù)所述輸出指令將存儲(chǔ)的數(shù)據(jù)輸出到串行接口，包括:從所述輸出指令中獲取輸出地址，將存儲(chǔ)的數(shù)據(jù)通過所述串行接口輸出到所述輸入地址。
[0015]相應(yīng)的，本發(fā)明還公開了一種數(shù)據(jù)讀取裝置，包括:第一讀取模塊，用于控制器控制從存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到第一緩存中，同時(shí)控制將第二緩存中存儲(chǔ)的數(shù)據(jù)輸出到串行接口 ；第二讀取模塊，用于控制器控制從所述存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到所述第二緩存中，同時(shí)控制將所述第一緩存中存儲(chǔ)的數(shù)據(jù)輸出到所述串行接口 ；其中，交替觸發(fā)第一讀取模塊和第二讀取模塊。
[0016]可選的，所述第一讀取模塊，包括:第一發(fā)送子模塊，用于所述控制器發(fā)送讀取指令給所述存儲(chǔ)器，同時(shí)發(fā)送輸出指令給所述第二緩存，以同時(shí)觸發(fā)第一讀取子模塊和第一輸入子模塊；第一讀取子模塊，用于所述存儲(chǔ)器依據(jù)所述讀取指令讀取指定頁(yè)的數(shù)據(jù)并存入到所述第一緩存中；第一輸入子模塊，用于所述第二緩存依據(jù)所述輸出指令將存儲(chǔ)的數(shù)據(jù)輸出到串行接口。
[0017]可選的，所述第二讀取模塊，包括:第二發(fā)送子模塊，用于所述控制器發(fā)送讀取指令給所述存儲(chǔ)器，同時(shí)發(fā)送輸出指令給所述第一緩存，以同時(shí)觸發(fā)第二讀取子模塊和第二輸入子模塊；第二讀取子模塊，用于所述存儲(chǔ)器依據(jù)所述讀取指令讀取指定頁(yè)的數(shù)據(jù)并存入到所述第二緩存中；第二輸入子模塊，用于所述第一緩存依據(jù)所述輸出指令將存儲(chǔ)的數(shù)據(jù)輸出到串行接口。
[0018]可選的，所述第一讀取子模塊，用于所述存儲(chǔ)器從所述讀取指令中獲取指定頁(yè)的頁(yè)地址；從所述指定頁(yè)的頁(yè)地址中讀取數(shù)據(jù)并存入到所述第一緩存中；所述第二讀取子模塊，用于所述存儲(chǔ)器從所述讀取指令中獲取指定頁(yè)的頁(yè)地址；從所述指定頁(yè)的頁(yè)地址中讀取數(shù)據(jù)并存入到所述第二緩存中。
[0019]可選的，所述第一輸入子模塊，用于所述第二緩存從所述輸出指令中獲取輸出地址，將存儲(chǔ)的數(shù)據(jù)通過所述串行接口輸出到所述輸入地址；所述第二輸入子模塊，用于所述第一緩存從所述輸出指令中獲取輸出地址，將存儲(chǔ)的數(shù)據(jù)通過所述串行接口輸出到所述輸入地址。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例包括以下優(yōu)點(diǎn):
[0021]若在一次數(shù)據(jù)讀取操作中執(zhí)行SI或S2，則下一次數(shù)據(jù)讀取操作中執(zhí)行S2或SI，依次交替執(zhí)行數(shù)據(jù)讀取操作，其中Si為空控制器控制從存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到第一緩存中，同時(shí)控制將第二緩存中存儲(chǔ)的數(shù)據(jù)輸出到串行接口 ；以及S2為所述控制器控制從所述存儲(chǔ)器中讀取指定頁(yè)的數(shù)據(jù)到所述第二緩存中，同時(shí)控制將所述第一緩存中存儲(chǔ)的數(shù)據(jù)輸出到所述串行接口，即在將數(shù)據(jù)從存儲(chǔ)區(qū)寫入一個(gè)緩存的同時(shí)，輸出另一個(gè)緩存的數(shù)據(jù)，從而有效的減少了數(shù)據(jù)讀取的時(shí)間，提高了數(shù)據(jù)讀取效率。
【附圖說明】
[0022]圖1是【背景技術(shù)】中提供的數(shù)據(jù)讀取時(shí)序波形示意圖；
[0023]圖2是本發(fā)明的一種數(shù)據(jù)讀取方法實(shí)施例的步驟流程圖；
[0024]圖3是本發(fā)明實(shí)施例二中的一種芯片的結(jié)構(gòu)示意圖；
[0025]圖4A和圖4B是數(shù)據(jù)讀取操作的時(shí)序波形示意圖；
[0026]圖5是本發(fā)明一種數(shù)據(jù)讀取裝置實(shí)施例的結(jié)構(gòu)框圖；
[0027]圖6是本發(fā)明一種數(shù)據(jù)讀取裝置可選實(shí)施例的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0028]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)