一種使用axi總線的圖像模板匹配裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于圖像處理領(lǐng)域，特別是圖像模式識別領(lǐng)域。
【背景技術(shù)】
[0002] 模板匹配方法目前被廣泛使用與模式識別、圖像處理、目標(biāo)跟蹤、人臉識別、線纜 表觀檢測等領(lǐng)域。傳統(tǒng)模板匹配方法具有計算量大，計算速度慢，數(shù)據(jù)量大的特點，隨著上 述各領(lǐng)域的不斷發(fā)展，如何提高模板匹配算法的運算速率已經(jīng)成為研宄的熱點。目前大量 的模板匹配算法均采用軟件實現(xiàn)，近年來出現(xiàn)了使用DSP、FPGA實現(xiàn)的方案，其中又以FPGA 的硬件實現(xiàn)方案速率最高。但是現(xiàn)有FPGA實現(xiàn)方案存在接口時序不規(guī)范、采用浮點運算， 消耗資源多、并行度不高等缺點。
[0003] AXI4總線是AMBA4.0總線的一部分，主要包括用于高性能內(nèi)存映射的AXI4標(biāo) 準(zhǔn)總線、低速低性能內(nèi)存映射的AXI4-Lite總線以及高速流數(shù)據(jù)的AXI4-tream總線。 AXI4-Lite總線主要用于控制信號和低速數(shù)據(jù)的傳輸，AXI4-Stream主要用于圖像、視頻流 等數(shù)據(jù)的傳輸。同時，隨著今年SoC技術(shù)的發(fā)展，AXI4總線被廣泛地應(yīng)用于IP互聯(lián)和軟硬 核間數(shù)據(jù)交換，因此，采用AXI4作為模塊接口總線具有較高的實用性和通用性。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明針對【背景技術(shù)】的不足，設(shè)計一種運算功耗小、速度快、效率高、穩(wěn)定性好、準(zhǔn) 確性高、通用性強的使用AXI總線的圖像模板匹配裝置。
[0005] 本發(fā)明一種使用AXI總線的圖像模板匹配裝置，該裝置從AXI4-Stream總線數(shù)據(jù) 流中得到待匹配字符圖像以及模板圖像數(shù)據(jù)，將圖像分別存入字符圖像FIFO緩存器和模 板圖像FIFO緩存器中，然后分別使用平均數(shù)模塊計算字符圖像和模板圖像的平均值，同 時將得到的平均值與各像素值利用減法器作差，使用乘法器、累加器和平方器對得到的差 值分別做運算，最后使用比較器和輸出控制模塊對計算結(jié)果進(jìn)行輸出控制，采用AXI4-Lite 總線輸出，由此得到模板匹配歸一化相關(guān)系數(shù)。因而本發(fā)明一種使用AXI總線的圖像模板 匹配裝置，包括：輸入總線、字符圖像緩存器、模板圖像緩存器、第一平均數(shù)模塊、第二平均 數(shù)模塊、運算模塊、寄存器片、輸出控制模塊、輸出總線；其中字符圖像緩存器從輸入總線數(shù) 據(jù)流中得到待匹配字符圖像，模板圖像緩存器從輸入總線數(shù)據(jù)流中得到模板圖像數(shù)據(jù)，第 一平均數(shù)模塊從字符圖像緩存器獲得字符圖像，并計算獲得的字符圖像的平均值，第二平 均數(shù)模塊從模板圖像緩存器獲得模板圖像，并計算獲得的模版圖像的平均值；運算模塊分 別從字符圖像緩存器、模板圖像緩存器、第一平均數(shù)模塊、第二平均數(shù)模塊中獲取數(shù)據(jù)并 運算，獲得運算結(jié)果后由輸出控制模塊控制從輸出總線輸出運算結(jié)果；寄存器片用于寄存 運算模塊在運算過程中產(chǎn)生的中間數(shù)據(jù)；
[0006] 所述運算模塊包括：運算控制單元、計算單元，其中計算單元包括：2個減法器、2 個乘法器、3個平方器、3個累加器，第一減法器從字符圖像緩存器和第一平均數(shù)模塊獲取 同一幅圖像的相關(guān)數(shù)據(jù)，并進(jìn)行運算；第二減法器從模板圖像緩存器和第二平均數(shù)模塊中 獲取同一幅圖像的相關(guān)數(shù)據(jù)，并進(jìn)行運算；第一乘法器分別從第一減法器和第二減法器獲 得兩者的輸出數(shù)據(jù)，并對獲得的數(shù)據(jù)進(jìn)行運算，第一乘法器的輸出數(shù)據(jù)再依次經(jīng)過第一累 加器、第三平方器；第一減法器的輸出數(shù)據(jù)還要依次通過第一平方器、第二累加器，第二減 法器的輸出數(shù)據(jù)還要依次通過第二平方器、第三累加器；第二累加器與第三累加器的輸出 數(shù)據(jù)都輸入第二乘法器進(jìn)行運算；第三平方器與第二乘法器的輸出數(shù)據(jù)同時輸入除法器， 并運算，第三平方器與第二乘法器的輸出數(shù)據(jù)還要同時輸入第三減法器，第三減法器的輸 出數(shù)據(jù)再輸入比較器；除法器與比較器的輸出數(shù)據(jù)為運算模塊的輸出結(jié)果。
[0007] 其中所述輸入總線采用AXI4_Stream總線。
[0008] 所述輸出總線采用AXI4-Lite總線。
[0009] 本發(fā)明采用AXI4_Stream作為數(shù)據(jù)輸入總線，采用AXI4_Lite作為數(shù)據(jù)輸出總線， 具有較高的通用性，能被作為單獨IP適用于不同應(yīng)用場合；采用硬件實現(xiàn)模板匹配算法， 運算速度快，效率高；本發(fā)明中所有運算均采用定點運算，在消耗較少邏輯資源情況下，可 實現(xiàn)歸一化相關(guān)系數(shù)的準(zhǔn)確運算，另外，本發(fā)明中所有運算過程均插入流水線緩沖單元，可 以有效提尚并彳丁性。
【附圖說明】
[0010] 圖1為本發(fā)明一種使用AXI總線的圖像模板匹配裝置的結(jié)構(gòu)示意圖。
【具體實施方式】
[0011] 下面結(jié)合附圖對本發(fā)明進(jìn)行進(jìn)一步的說明。
[0012] 字符圖像FIFO緩存模塊，緩存模塊負(fù)責(zé)將AXI4-Stream總線上的圖像數(shù)據(jù)搬運至 FIFO緩存，以供后續(xù)計算平均數(shù)使用。緩存器采用FPGA內(nèi)置FIFO,圖像為灰度圖像，因此 緩存數(shù)據(jù)寬度為8bit，緩存深度根據(jù)圖像大小而定；緩存模塊中還包含AXI4-Stream數(shù)據(jù) 接收控制器和FIFO寫控制器；
[0013] 模板圖像FIFO緩存模塊，該模塊功能與上述模塊類似，只是傳輸?shù)木唧w數(shù)據(jù)有所 區(qū)別，本模塊主要負(fù)責(zé)將AXI4-Stream總線上的模板圖像搬運至FIFO緩存，值得注意的是， 本模塊中的FIFO容量應(yīng)與上述模塊中的FIFO容量保持一致；
[0014] 平均數(shù)模塊，平均數(shù)模塊用于分別計算字符圖像和模板圖像的灰度平均值。平均 值計算公式
【主權(quán)項】
1. 一種使用AXI總線的圖像模板匹配裝置，包括：輸入總線、字符圖像緩存器、模板圖 像緩存器、第一平均數(shù)模塊、第二平均數(shù)模塊、運算模塊、寄存器片、輸出控制模塊、輸出總 線；其中字符圖像緩存器從輸入總線數(shù)據(jù)流中得到待匹配字符圖像，模板圖像緩存器從輸 入總線數(shù)據(jù)流中得到模板圖像數(shù)據(jù)，第一平均數(shù)模塊從字符圖像緩存器獲得字符圖像，并 計算獲得的字符圖像的平均值，第二平均數(shù)模塊從模板圖像緩存器獲得模板圖像，并計算 獲得的模版圖像的平均值；運算模塊分別從字符圖像緩存器、模板圖像緩存器、第一平均數(shù) 模塊、第二平均數(shù)模塊中獲取數(shù)據(jù)并運算，獲得運算結(jié)果后由輸出控制模塊控制從輸出總 線輸出運算結(jié)果；寄存器片用于寄存運算模塊在運算過程中產(chǎn)生的中間數(shù)據(jù)； 所述運算模塊包括：運算控制單元、計算單元，其中計算單元包括：2個減法器、2個乘 法器、3個平方器、3個累加器，第一減法器從字符圖像緩存器和第一平均數(shù)模塊獲取同一 幅圖像的相關(guān)數(shù)據(jù)，并進(jìn)行運算；第二減法器從模板圖像緩存器和第二平均數(shù)模塊中獲取 同一幅圖像的相關(guān)數(shù)據(jù)，并進(jìn)行運算；第一乘法器分別從第一減法器和第二減法器獲得兩 者的輸出數(shù)據(jù)，并對獲得的數(shù)據(jù)進(jìn)行運算，第一乘法器的輸出數(shù)據(jù)再依次經(jīng)過第一累加器、 第三平方器；第一減法器的輸出數(shù)據(jù)還要依次通過第一平方器、第二累加器，第二減法器的 輸出數(shù)據(jù)還要依次通過第二平方器、第三累加器；第二累加器與第三累加器的輸出數(shù)據(jù)都 輸入第二乘法器進(jìn)行運算；第三平方器與第二乘法器的輸出數(shù)據(jù)同時輸入除法器，并運算， 第三平方器與第二乘法器的輸出數(shù)據(jù)還要同時輸入第三減法器，第三減法器的輸出數(shù)據(jù)再 輸入比較器；除法器與比較器的輸出數(shù)據(jù)為運算模塊的輸出結(jié)果。
2. 如權(quán)利要求1所述的一種使用AXI總線的圖像模板匹配裝置，其特征在于所述輸入 總線采用AXM-Stream總線。
3. 如權(quán)利要求1所述的一種使用AXI總線的圖像模板匹配裝置，其特征在于所述輸出 總線采用AXM-Lite總線。
【專利摘要】本發(fā)明公開了一種使用AXI總線的圖像模板匹配裝置。該裝置從AXI4-Stream總線數(shù)據(jù)流中得到待匹配字符圖像以及模板圖像數(shù)據(jù)，將圖像分別存入字符圖像FIFO緩存器和模板圖像FIFO緩存器中，然后分別使用平均數(shù)模塊計算字符圖像和模板圖像的平均值,同時將得到的平均值與各像素值利用減法器作差，使用乘法器、累加器和平方器對得到的差值分別做運算，最后使用比較器和輸出控制模塊對計算結(jié)果進(jìn)行輸出控制，采用AXI4-Lite總線輸出，由此得到模板匹配歸一化相關(guān)系數(shù)。本發(fā)明中所有計算過程均采用硬件實現(xiàn)，在計算過程中大量采用觸發(fā)器對數(shù)據(jù)流做流水線處理，并對運算過程做了大量優(yōu)化，能有效提高并行性和計算速率，降低資源消耗。
【IPC分類】G06F13-40, G06K9-00
【公開號】CN104820652
【申請?zhí)枴緾N201510205896
【發(fā)明人】張靜, 王耀杰, 付大鵬, 譚沛巖, 任程輝, 易少賓, 劉霖, 劉娟秀, 葉玉堂, 劉永
【申請人】電子科技大學(xué)
【公開日】2015年8月5日
【申請日】2015年4月28日