在多處理器系統(tǒng)中執(zhí)行頻率協(xié)調的制作方法
【專利說明】在多處理器系統(tǒng)中執(zhí)行頻率協(xié)調
[0001] 背景
[0002] 半導體加工和邏輯設計的發(fā)展已允許可存在于集成電路器件上的邏輯的量增加。 因此，計算機系統(tǒng)配置已經從系統(tǒng)中的單個或多個集成電路進化至各個集成電路上的多個 硬件線程、多個核、多個設備和/或完整的系統(tǒng)。此外，隨著集成電路密度增長，計算系統(tǒng) (從嵌入式系統(tǒng)到服務器）的功率需求也逐步提高。此外，軟件低效率及其對硬件的要求也 已造成了計算設備能耗的提高。事實上，一些研宄表明計算設備消耗了國家（諸如美國） 的整個電力供應中的顯著百分比。因此，存在對與集成電路相關聯(lián)的能效和節(jié)能的關鍵需 求。當服務器、桌面型計算機、筆記本、超級本?、平板電腦、移動電話、處理器、嵌入式系統(tǒng) 等變得甚至更為盛行（從包括在典型計算機、汽車和電視機中到包括在生物技術中），這些 需要將增加。
[0003] 在多處理器系統(tǒng)中，由遠程處理器的頻率，更具體而言，處理器的非核部分（常常 被稱為非核）的頻率，確定對遠程處理器的訪問的延遲。當核不活動時，標準功率管理特征 降低非核頻率。這會產生這樣的情況，當一個處理器的核試圖訪問另一處理器并且遠程處 理器具有空閑/不活動核（以及如此低非核頻率）時，此低遠程頻率將導致響應時間的延 長。盡管遠程處理器可以為此非核頻率維持固定頻率，但是，這會增大功耗，仍可能不能解 決高延遲的問題，特別是在低帶寬工作負荷中。
[0004] 附圖簡述
[0005] 圖1是根據本發(fā)明一個實施例的系統(tǒng)的框圖。
[0006] 圖2是根據本發(fā)明的一個實施例的用于請求頻率協(xié)調的方法的流程圖。
[0007] 圖3是根據本發(fā)明的實施例的用于執(zhí)行非核頻率更新的方法的流程圖。
[0008] 圖4是根據本發(fā)明一實施例的示例兩處理器系統(tǒng)的框圖。
[0009] 圖5是根據本發(fā)明的實施例的處理器的框圖。
[0010] 圖6是根據本發(fā)明的一個實施例的處理器的框圖。
[0011] 圖7是根據本發(fā)明一實施例的系統(tǒng)的框圖。
【具體實施方式】
[0012] 在各實施例中，提供一種當本地處理器正在執(zhí)行由于遠程處理器而遭受不希望有 的延遲的工作負荷時導致遠程處理器增大其非核頻率的機制。這些處理器可以是諸如給 定個人計算機、服務器計算機、或其他計算設備之類的多處理器系統(tǒng)的相應的處理器插槽。 提供確定處理器活動的檢測機制，可以使用處理器之間通信協(xié)議來提供關于頻率協(xié)調的通 信。注意，如此處所描述的，此頻率協(xié)調可以采用不同的形式，包括非核電路（此處也被稱 為系統(tǒng)代理或所謂的非核電路）的頻率被設置為跨多個處理器插槽的共同頻率的情況。在 其他情況下，此頻率協(xié)調可以采用從一個處理器插槽到另一插槽（或多個插槽）的尋求對 非核頻率的更新，以改善處理器之間的通信的延遲的請求的形式。此外，還可以理解，盡管 此處所描述的實現(xiàn)是針對可以對于包括非核域的不同的域以獨立頻率操作的處理器插槽， 但是，各實施例同樣應用于以單頻率操作的處理器。此外，盡管此處被描述為相對于非核頻 率執(zhí)行頻率協(xié)調，但是，在某些實施例中，此頻率協(xié)調可以針對處理器插槽的額外的或不同 的組件，諸如互連頻率，在一種實現(xiàn)中，諸如處理器插槽的環(huán)狀互連之類的互連頻率以與非 核電路不同的頻率操作。
[0013] 各實施例進一步提供相對于遠程處理器的非核設置的頻率最低值。在操作中，當 一個處理器具有足夠的活動時，它向系統(tǒng)的其他處理器指出這一事實，并請求它們提高它 們的非核頻率，以改善系統(tǒng)性能和響應時間。雖然本發(fā)明的范圍在這方面不受限制，但是， 如此處所描述的非核頻率協(xié)調控制可以通過固件、硬件、軟件，以及其組合來實現(xiàn)，如此允 許檢測不希望有的延遲，將請求傳遞到至少一個其他處理器插槽，以允許提高的非核頻率 來縮短延遲。
[0014] 現(xiàn)在參考圖1，所示是根據本發(fā)明的實施例的系統(tǒng)的一部分的框圖。如圖1所示， 系統(tǒng)100可以包括各種組件，包括處理器110,如圖所示，該處理器110是多核處理器。處理 器110可以通過外部電壓調節(jié)器160耦合到電源150,調節(jié)器160可以執(zhí)行第一電壓轉換， 以向處理器110提供經初步調節(jié)的電壓。
[0015] 可以看出，處理器110可以是包括多個核120a-120n的單管芯處理器插槽。另外， 每一個核還可以與單個電壓調節(jié)器125a-125n相關聯(lián)。相應地，可以提供完全集成的電壓調 節(jié)器（FIVR)實現(xiàn)，以允許對每一個單個核的電壓進行細粒度的控制，因而對功率和性能進 行細粒度的控制。如此，每一個核都可以在獨立電壓和頻率下操作，允許大靈活性，并提供 用于平衡功率消耗與性能的廣泛的機會。
[0016] 仍參考圖1，額外的組件可以存在于處理器內，包括輸入/輸出接口 132、另一接口 134以及集成的存儲器控制器136?？梢钥闯?，這些組件中的每一個都可以由另一集成的電 壓調節(jié)器125x來供電。在一個實施例中，接口 132可以符合Intel?快速路徑互連（QPI)協(xié) 議，該協(xié)議在高速緩存一致性協(xié)議中提供點對點（PtP)鏈路，該高速緩存一致性協(xié)議包括 多個層，包括物理層、鏈路層以及協(xié)議層。如下文所描述的，通過一個或多個QPI接口，可以 在多處理器系統(tǒng)的處理器插槽之間傳遞非核頻率協(xié)調消息。接口 134又可以符合外圍組件 互連快速（PCIe?)規(guī)范，例如，PCIExpress?規(guī)范基礎規(guī)范版本2. 0(2007年1月17日）。
[0017] 還示出了功率控制單元（P⑶)138,該功率控制單元（P⑶)138可包括對于處理器 110執(zhí)行功率管理操作的硬件、軟件和/或固件。在各實施例中，PCU138可包括執(zhí)行根據本 發(fā)明的一個實施例的非核頻率控制的邏輯。此外，PCU138還可以通過專用接口耦合到外部 電壓調節(jié)器160。如此，P⑶138可以指示電壓調節(jié)器向處理器提供請求的經調節(jié)的電壓。
[0018] 盡管為便于說明未示出，但是，可以理解，額外的組件可以存在于處理器110內， 諸如額外的非核邏輯、及其他組件，諸如內部存儲器，例如，一個或多個級別的高速緩存存 儲器層次結構等等。此外，盡管在圖1的實現(xiàn)中是利用集成的電壓調節(jié)器示出的，但是，各 實施例不是限制性的。
[0019] 盡管下面的實施例是參照例如計算平臺或處理器的特定集成電路中的節(jié)能和能 效來描述的，然而其它實施例適用于其它類型的集成電路和邏輯器件。在此描述的實施例 的相似的技術和教導可適用于也可受益于更好能效和節(jié)能的其它類型的電路或半導體器 件。例如，所披露的實施例不限于任何具體類型的計算機系統(tǒng)，并也可用于其它設備，例如 手持設備、芯片上系統(tǒng)（SoC)以及嵌入式應用。手持設備的一些例子包括蜂窩電話、互聯(lián)網 協(xié)議設備、數(shù)字相機、個人數(shù)字助理（PDA)和手持PC。嵌入式應用一般包括微控制器、數(shù)字 信號處理器（DSP)、網絡計算機（上網本）、機頂盒、網絡集線器、廣域網（WAN)交換機或能 執(zhí)行下面教示的功能和操作的任何其它系統(tǒng)。此外，本申請中描述的裝置、方法和系統(tǒng)不限 于物理計算設備，而是也涉及用于節(jié)能和能效的軟件優(yōu)化。
[0020] 如將在以下描述中變得顯而易見的，本文描述的方法、裝置和系統(tǒng)的實施例（無 論是關于硬件、固件、軟件還是它們的組合）對于"綠色技術"未來是至關重要的，諸如對于 包含US經濟大部分的產品的節(jié)能和能量效率。
[0021] 注意，此處所描述的非核頻率控制可以獨立于基于操作系統(tǒng)（OS)的機制，諸如高 級配置和平臺接口（ACPI)標準（例如，2006年10月10日發(fā)布的Rev. 3.0b)，并與其互補。 根據ACPI，處理器可以操作在各種性能狀態(tài)或級別，S卩，從PO到PN。一般而言，Pl性能狀 態(tài)可以對應于可以由OS請求的最高保證的性能狀態(tài)。除此Pl狀態(tài)之外，OS還可以請求較 高性能狀態(tài)，即，PO狀態(tài)。如此，此PO狀態(tài)可以是機會性狀態(tài)，其中，當有電能和/或熱預 算可用時，處理器硬件可以配置處理器或其至