電壓調(diào)整電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種電壓控制系統(tǒng)，特別是一種電壓調(diào)整電路。
【背景技術(shù)】
[0002] 隨著筆記本計(jì)算機(jī)的飛速發(fā)展，筆記本計(jì)算機(jī)的性能越來(lái)越強(qiáng)大，筆記本計(jì)算機(jī) 的功耗也越來(lái)越大。一般地，在筆記本計(jì)算機(jī)電源設(shè)計(jì)中，采用電源管理系統(tǒng)，即根據(jù)用戶 設(shè)置的時(shí)間間隔，通過(guò)在工作、待機(jī)（standby,S3)、休眠（hibernation,S4)和關(guān)機(jī)（power off，S5)等模式之間自動(dòng)切換，實(shí)現(xiàn)計(jì)算機(jī)能耗的控制，通常是用適配器電壓（20V~16V) 或是電池電壓（8. 4V~16.8V)來(lái)當(dāng)作切換輸入電壓，經(jīng)過(guò)脈沖寬度調(diào)制（PulseWidth Modulation，PWM)轉(zhuǎn)變成較低的、用以作為系統(tǒng)輸入使用的切換電壓。然而，當(dāng)筆記本計(jì)算 機(jī)中處于待機(jī)（standby,S3)、休眠（hibernation,S4)和關(guān)機(jī)（poweroff,S5)等待機(jī)狀態(tài) 時(shí)，所述切換電壓仍然較高而使功率消耗較大。

【發(fā)明內(nèi)容】

[0003] 鑒于以上內(nèi)容，有必要提供一種筆記本計(jì)算機(jī)在待機(jī)狀態(tài)時(shí)減少功耗的電壓調(diào)整 電路。
[0004] 一種電壓調(diào)整電路，應(yīng)用于筆記本計(jì)算機(jī)中，包括用于連接系統(tǒng)的主板及控制電 路，所述主板連接用于提供供電電壓給所述系統(tǒng)的第一供電電源，所述控制電路包括第一 晶體管、第二晶體管、連接所述第一晶體管的第一開(kāi)關(guān)元件、連接所述第二晶體管的第二開(kāi) 關(guān)元件及提供待機(jī)電壓給所述系統(tǒng)的待機(jī)電源，所述供電電壓大于所述待機(jī)電壓，所述第 一供電電源用于通過(guò)所述第一晶體管連接所述系統(tǒng)，所述待機(jī)電源用于通過(guò)所述第二晶體 管連接所述系統(tǒng)，所述第一開(kāi)關(guān)元件及所述第二開(kāi)關(guān)元件連接所述主板，所述主板用于檢 測(cè)到所述系統(tǒng)處于待機(jī)狀態(tài)時(shí)斷開(kāi)所述第一開(kāi)關(guān)元件而使所述第一晶體管截止，從而使所 述第一供電電源停止對(duì)所述系統(tǒng)供電，并導(dǎo)通所述第二開(kāi)關(guān)元件使所述第二晶體管導(dǎo)通， 從而使所述待機(jī)電源給所述系統(tǒng)供電。
[0005] 優(yōu)選地，所述主板包括系統(tǒng)模組及嵌入式控制器，所述第一開(kāi)關(guān)元件及所述第二 開(kāi)關(guān)元件連接所述嵌入式控制器，所述系統(tǒng)模組用于檢測(cè)所述系統(tǒng)的狀態(tài)，所述嵌入式控 制器用于在所述系統(tǒng)模組檢測(cè)到所述系統(tǒng)處于所述待機(jī)狀態(tài)時(shí)斷開(kāi)所述第一開(kāi)關(guān)元件及 導(dǎo)通所述第二開(kāi)關(guān)元件。
[0006] 優(yōu)選地，所述第二開(kāi)關(guān)元件包括連接所述嵌入式控制器的第三晶體管及連接所述 第三晶體管的第四晶體管，所述第三晶體管及所述第四晶體管用于在所述系統(tǒng)處于所述待 機(jī)狀態(tài)時(shí)接收來(lái)自所述嵌入式控制器的控制信號(hào)而導(dǎo)通，從而導(dǎo)通所述第二晶體管。
[0007] 優(yōu)選地，所述第三晶體管及所述第四晶體管均為N溝道增強(qiáng)型MOSFET晶體管，所 述控制信號(hào)為高電平信號(hào)，所述第三晶體管及所述第四晶體管的柵極用于在所述系統(tǒng)處于 所述待機(jī)狀態(tài)時(shí)接收所述控制信號(hào)。
[0008] 優(yōu)選地，所述第三晶體管的柵極連接所述嵌入式控制器，所述第三晶體管的漏極 連接所述第二晶體管，所述第三晶體管的源極連接所述第四晶體管的漏極，所述第四晶體 管的柵極連接所述比較電路，所述第四晶體管的漏極連接所述第三晶體管，所述第四晶體 管的源極接地。
[0009] 優(yōu)選地，所述電壓調(diào)整電路還包括連接所述主板的比較電路，所述比較電路連接 所述第四晶體管，所述比較電路用于在所述系統(tǒng)處于所述待機(jī)狀態(tài)時(shí)導(dǎo)通所述第四晶體 管。
[0010] 優(yōu)選地，所述比較電路包括比較器及參考電源，所述第四晶體管連接所述的比較 器的輸出端，所述比較器的正向輸入端連接所述參考電源，所述比較器的反向輸入端通過(guò) 第一電阻連接第二供電電源，所述比較器的反向輸入端還通過(guò)第二電阻接地，所述系統(tǒng)處 于所述待機(jī)狀態(tài)時(shí)，所述比較器的正向輸入端接收的電壓大于所述比較器的反向輸入端接 收的電壓，從而所述比較器的輸出端輸出高電平信號(hào)導(dǎo)通所述第四晶體管。
[0011] 優(yōu)選地，所述第一晶體管及所述第二晶體管均包括導(dǎo)通端、第一連接端及第二連 接端，所述第一晶體管的導(dǎo)通端連接所述第一開(kāi)關(guān)元件，所述第一晶體管的第一連接端用 于連接所述系統(tǒng)，所述第一晶體管的第二連接端連接所述供電電源，第二晶體管的導(dǎo)通端 連接所述第二開(kāi)關(guān)元件，所述第二晶體管的第一連接端所述待機(jī)電源，所述第二晶體管的 第二連接端用于連接所述系統(tǒng)。
[0012] 優(yōu)選地，所述第一晶體管及所述第二晶體管均為P溝道MOSFET晶體管，所述導(dǎo)通 端為柵極，所述第一連接端為漏極，所述第二連接端為源極。
[0013] 優(yōu)選地，所述第一晶體管的柵極通過(guò)第一電阻連接所述第一晶體管的源極，所述 第一晶體管的柵極通過(guò)第二電阻連接所述第一開(kāi)關(guān)元件，所述第二晶體管的柵極通過(guò)第三 電阻連接所述第二晶體管的源極，所述第二晶體管的柵極通過(guò)第四電阻連接所述第二開(kāi)關(guān) 元件。
[0014] 與現(xiàn)有技術(shù)相比，所述電壓調(diào)整電路中，所述主板檢測(cè)到所述系統(tǒng)處于待機(jī)狀態(tài) 時(shí)斷開(kāi)所述第一開(kāi)關(guān)元件使所述第一晶體管截止而使所述第一供電電源停止對(duì)所述系統(tǒng) 供電，并導(dǎo)通所述第二開(kāi)關(guān)元件使所述第二晶體管導(dǎo)通，而使所述待機(jī)電源給所述系統(tǒng)供 電，所述待機(jī)電壓小于所述供電電壓，從而減小功耗而節(jié)能。
【附圖說(shuō)明】
[0015] 圖1是本發(fā)明電壓調(diào)整電路的一較佳實(shí)施方式的原理框圖。
[0016] 圖2是圖1中嵌入式控制器與比較電路的原理框圖。
[0017] 圖3是本發(fā)明電壓調(diào)整電路的一較佳實(shí)施方式的電路連接圖。
[0018] 主要元件符號(hào)說(shuō)明
【主權(quán)項(xiàng)】
1. 一種電壓調(diào)整電路，應(yīng)用于筆記本計(jì)算機(jī)中，包括用于連接系統(tǒng)的主板，所述主板連 接用于提供供電電壓給所述系統(tǒng)的第一供電電源，其特征在于：所述電壓調(diào)整電路還包括 控制電路，所述控制電路包括第一晶體管、第二晶體管、連接所述第一晶體管的第一開(kāi)關(guān)元 件、連接所述第二晶體管的第二開(kāi)關(guān)元件及提供待機(jī)電壓給所述系統(tǒng)的待機(jī)電源，所述供 電電壓大于所述待機(jī)電壓，所述第一供電電源用于通過(guò)所述第一晶體管連接所述系統(tǒng)，所 述待機(jī)電源用于通過(guò)所述第二晶體管連接所述系統(tǒng)，所述第一開(kāi)關(guān)元件及所述第二開(kāi)關(guān)元 件連接所述主板，所述主板用于檢測(cè)到所述系統(tǒng)處于待機(jī)狀態(tài)時(shí)斷開(kāi)所述第一開(kāi)關(guān)元件而 使所述第一晶體管截止，從而使所述第一供電電源停止對(duì)所述系統(tǒng)供電，并導(dǎo)通所述第二 開(kāi)關(guān)元件使所述第二晶體管導(dǎo)通，從而使所述待機(jī)電源給所述系統(tǒng)供電。
2. 如權(quán)利要求1所述的電壓調(diào)整電路，其特征在于：所述主板包括系統(tǒng)模組及嵌入式 控制器，所述第一開(kāi)關(guān)元件及所述第二開(kāi)關(guān)元件連接所述嵌入式控制器，所述系統(tǒng)模組用 于檢測(cè)所述系統(tǒng)的狀態(tài)，所述嵌入式控制器用于在所述系統(tǒng)模組檢測(cè)到所述系統(tǒng)處于所述 待機(jī)狀態(tài)時(shí)斷開(kāi)所述第一開(kāi)關(guān)元件及導(dǎo)通所述第二開(kāi)關(guān)元件。
3. 如權(quán)利要求2所述的電壓調(diào)整電路，其特征在于：所述第二開(kāi)關(guān)元件包括連接所述 嵌入式控制器的第H晶體管及連接所述第H晶體管的第四晶體管，所述第H晶體管及所述 第四晶體管用于在所述系統(tǒng)處于所述待機(jī)狀態(tài)時(shí)接收來(lái)自所述嵌入式控制器的控制信號(hào) 而導(dǎo)通，從而導(dǎo)通所述第二晶體管。
4. 如權(quán)利要求3所述的電壓調(diào)整電路，其特征在于；所述第H晶體管及所述第四晶體 管均為N溝道增強(qiáng)型MOSFET晶體管，所述控制信號(hào)為高電平信號(hào)，所述第H晶體管及所述 第四晶體管的柵極用于在所述系統(tǒng)處于所述待機(jī)狀態(tài)時(shí)接收所述控制信號(hào)。
5. 如權(quán)利要求4所述的電壓調(diào)整電路，其特征在于；所述第H晶體管的柵極連接所述 嵌入式控制器，所述第H晶體管的漏極連接所述第二晶體管，所述第H晶體管的源極連接 所述第四晶體管的漏極，所述第四晶體管的柵極連接所述比較電路，所述第四晶體管的漏 極連接所述第H晶體管，所述第四晶體管的源極接地。
6. 如權(quán)利要求3所述的電壓調(diào)整電路，其特征在于：所述電壓調(diào)整電路還包括連接所 述主板的比較電路，所述比較電路連接所述第四晶體管，所述比較電路用于在所述系統(tǒng)處 于所述待機(jī)狀態(tài)時(shí)導(dǎo)通所述第四晶體管。
7. 如權(quán)利要求6所述的電壓調(diào)整電路，其特征在于：所述比較電路包括比較器及參考 電源，所述第四晶體管連接所述的比較器的輸出端，所述比較器的正向輸入端連接所述參 考電源，所述比較器的反向輸入端通過(guò)第一電阻連接第二供電電源，所述比較器的反向輸 入端還通過(guò)第二電阻接地，所述系統(tǒng)處于所述待機(jī)狀態(tài)時(shí)，所述比較器的正向輸入端接收 的電壓大于所述比較器的反向輸入端接收的電壓，從而所述比較器的輸出端輸出高電平信 號(hào)導(dǎo)通所述第四晶體管。
8. 如權(quán)利要求1所述的電壓調(diào)整電路，其特征在于：所述第一晶體管及所述第二晶體 管均包括導(dǎo)通端、第一連接端及第二連接端，所述第一晶體管的導(dǎo)通端連接所述第一開(kāi)關(guān) 元件，所述第一晶體管的第一連接端用于連接所述系統(tǒng)，所述第一晶體管的第二連接端連 接所述供電電源，第二晶體管的導(dǎo)通端連接所述第二開(kāi)關(guān)元件，所述第二晶體管的第一連 接端所述待機(jī)電源，所述第二晶體管的第二連接端用于連接所述系統(tǒng)。
9. 如權(quán)利要求8所述的電壓調(diào)整電路，其特征在于：所述第一晶體管及所述第二晶體 管均為P溝道MOSFET晶體管，所述導(dǎo)通端為柵極，所述第一連接端為漏極，所述第二連接端 為源極。
10.如權(quán)利要求9所述的電壓調(diào)整電路，其特征在于：所述第一晶體管的柵極通過(guò)第一 電阻連接所述第一晶體管的源極，所述第一晶體管的柵極通過(guò)第二電阻連接所述第一開(kāi)關(guān) 元件，所述第二晶體管的柵極通過(guò)第H電阻連接所述第二晶體管的源極，所述第二晶體管 的柵極通過(guò)第四電阻連接所述第二開(kāi)關(guān)元件。
【專利摘要】一種電壓調(diào)整電路，包括主板及控制電路，主板連接用于提供供電電壓的第一供電電源，控制電路包括第一晶體管、第二晶體管、連接第一晶體管的第一開(kāi)關(guān)元件、連接第二晶體管的第二開(kāi)關(guān)元件及提供待機(jī)電壓的待機(jī)電源，供電電壓大于待機(jī)電壓，第一供電電源用于通過(guò)第一晶體管連接系統(tǒng)，待機(jī)電源用于通過(guò)第二晶體管連接系統(tǒng)，第一開(kāi)關(guān)元件及第二開(kāi)關(guān)元件連接主板，主板用于檢測(cè)到系統(tǒng)處于待機(jī)狀態(tài)時(shí)斷開(kāi)第一開(kāi)關(guān)元件而使第一晶體管截止，從而使第一供電電源停止對(duì)系統(tǒng)供電，并導(dǎo)通第二開(kāi)關(guān)元件使第二晶體管導(dǎo)通，從而使待機(jī)電源給系統(tǒng)供電。
【IPC分類】G06F1-32
【公開(kāi)號(hào)】CN104679214
【申請(qǐng)?zhí)枴緾N201310622417
【發(fā)明人】曾祥賓
【申請(qǐng)人】鴻富錦精密工業(yè)（深圳）有限公司, 鴻海精密工業(yè)股份有限公司
【公開(kāi)日】2015年6月3日
【申請(qǐng)日】2013年11月30日