憶容器的實(shí)現(xiàn)電路以及任意階次憶容器電路的實(shí)現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及記憶性電路元件的結(jié)構(gòu)領(lǐng)域，特別涉及一種磁控式憶容器的實(shí)現(xiàn)電路 以及任意階次的磁控式憶容器電路的實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002] 1971年，美國(guó)伯克利大學(xué)的蔡少棠教授分析了基礎(chǔ)電子器件的電壓、電流、電荷和 磁通對(duì)稱性后，提出應(yīng)該存在第四種電子器件，即憶阻器。憶阻器的電阻與歷史狀態(tài)有關(guān)， 具有記憶能力。2008年，由HP實(shí)驗(yàn)室的科學(xué)家StanleyWilliams領(lǐng)導(dǎo)的團(tuán)隊(duì)在極其嚴(yán)格 的實(shí)驗(yàn)條件下得到了憶阻器的物理實(shí)現(xiàn)。
[0003] 近年來(lái)，類似憶阻器具有記憶效應(yīng)的電子器件或系統(tǒng)被陸續(xù)發(fā)現(xiàn)，如憶容器、憶感 器等。這些器件的狀態(tài)變量表現(xiàn)出明顯的記憶效應(yīng)，其狀態(tài)變量關(guān)系曲線具有遲滯性。憶 容器中體現(xiàn)這種滯回關(guān)系的是q-v曲線。目前國(guó)內(nèi)外學(xué)者對(duì)記憶系統(tǒng)的研宄主要集中在憶 阻器上，對(duì)憶容器和憶感器的研宄較少，很多已知的憶容器結(jié)構(gòu)都是在憶阻器的基礎(chǔ)上變 換得出，結(jié)構(gòu)復(fù)雜。
[0004] 公開(kāi)于該【背景技術(shù)】部分的信息僅僅旨在增加對(duì)本發(fā)明的總體背景的理解，而不應(yīng) 當(dāng)被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提供一種憶容器的實(shí)現(xiàn)電路，從而克服在憶阻器的基礎(chǔ)上變換 得出的憶容器結(jié)構(gòu)復(fù)雜的缺點(diǎn)。
[0006] 為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種一階憶容器的實(shí)現(xiàn)電路，包括：第一運(yùn)算放大 器、第二運(yùn)算放大器、第一電容、第二電容、第三電容、電阻、反饋電阻、電流反饋運(yùn)算放大器 以及第一乘法器；所述第一運(yùn)算放大器的正相輸入端與所述第一乘法器的第一輸入端以及 所述電流反饋運(yùn)算放大器的TZ端相連，所述第二運(yùn)算放大器的輸出端與所述第一乘法器 的第二輸入端相連，所述第一電容的一端與所述第二運(yùn)算放大器的輸出端相連；所述第二 運(yùn)算放大器的反相輸入端與所述第一電容的另一端以及所述電阻的一端相連，所述反饋電 阻與所述第一電容并聯(lián)，所述第一運(yùn)算放大器的輸出端與所述電阻的另一端以及所述第一 運(yùn)算放大器的反相輸入端相連，所述電流反饋運(yùn)算放大器的反相輸入端與所述第二電容的 一端相連，所述第二電容的另一端與所述第一乘法器的輸出端相連，所述第三電容的一端 與所述第一乘法器的輸出端相連。
[0007] 上述技術(shù)方案中，所述電流反饋運(yùn)算放大器的型號(hào)為AD844。
[0008] 本發(fā)明的另一目的在于提供一種二階憶容器的實(shí)現(xiàn)電路，從而克服在憶阻器的基 礎(chǔ)上變換得出的憶容器結(jié)構(gòu)復(fù)雜的缺點(diǎn)。
[0009] 為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種二階憶容器的實(shí)現(xiàn)電路，在所述第一乘法器 之后添加第二乘法器，所述第一乘法器的兩個(gè)輸入端與所述第二運(yùn)算放大器的輸出端相 連，所述第二乘法器的一個(gè)輸入端與所述第一乘法器的輸出端相連，所述第二乘法器的另 一個(gè)輸入端與所述第一運(yùn)算放大器的正相輸入端相連，所述第二乘法器的輸出端與所述第 二電容和所述第三電容的一端相連。
[0010] 本發(fā)明的另一目的在于提供一種采用上述二階憶容器的實(shí)現(xiàn)電路的任意階次憶 容器電路的實(shí)現(xiàn)方法，從而克服在憶阻器的基礎(chǔ)上變換得出的憶容器結(jié)構(gòu)復(fù)雜的缺點(diǎn)。
[0011] 為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種采用上述二階憶容器的實(shí)現(xiàn)電路的任意階次 憶容器電路的實(shí)現(xiàn)方法，包括在所述第二乘法器后繼續(xù)增加到N個(gè)乘法器以對(duì)應(yīng)成為N階 憶容器電路。
[0012] 與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：
[0013] 1.本發(fā)明中的憶容器的實(shí)現(xiàn)電路以及任意階次憶容器電路的實(shí)現(xiàn)方法，測(cè)量電路 所得的q_v曲線符合磁控式憶容器表現(xiàn)出的明顯的記憶效應(yīng)，其狀態(tài)變量關(guān)系曲線具有滯 回性，因此，該實(shí)現(xiàn)電路相當(dāng)于一個(gè)磁控式憶容器。
[0014] 2.電路結(jié)構(gòu)簡(jiǎn)單，參數(shù)調(diào)節(jié)方便。
[0015] 3.改變乘法器的數(shù)量，即可對(duì)應(yīng)實(shí)現(xiàn)任意階次磁控式憶容器電路。
【附圖說(shuō)明】
[0016] 圖1是根據(jù)本發(fā)明的一階憶容器電路的電路原理圖。
[0017] 圖2是根據(jù)本發(fā)明的二階憶容器電路的電路原理圖。
[0018] 圖3是根據(jù)本發(fā)明的N階憶容器電路的電路原理圖。
[0019] 圖4是根據(jù)本發(fā)明的一階憶容器電路在正弦電壓作用下的q-v特性曲線圖。
[0020] 圖5是根據(jù)本發(fā)明的二階憶容器電路在正弦電壓作用下的q-v特性曲線圖。
【具體實(shí)施方式】
[0021] 下面結(jié)合附圖，對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)描述，但應(yīng)當(dāng)理解本發(fā)明的保 護(hù)范圍并不受【具體實(shí)施方式】的限制。
[0022] 除非另有其它明確表示，否則在整個(gè)說(shuō)明書(shū)和權(quán)利要求書(shū)中，術(shù)語(yǔ)"包括"或其變 換如"包含"或"包括有"等等將被理解為包括所陳述的元件或組成部分，而并未排除其它 元件或其它組成部分。
[0023] 如圖1所示，根據(jù)本發(fā)明【具體實(shí)施方式】的一種憶容器的實(shí)現(xiàn)電路，包括：第一運(yùn)算 放大器Ui、第二運(yùn)算放大器U2、第一電容Ci、第二電容C2、第三電容C3、電阻Ri、反饋電阻Rf、 電流反饋運(yùn)算放大器AD844以及第一乘法器A1;在該實(shí)施例中，電流反饋運(yùn)算放大器采用 型號(hào)為AD844的運(yùn)算放大器，第一運(yùn)算放大器％的正相輸入端與第一乘法器Ai的第一輸入 端以及電流反饋運(yùn)算放大器AD844的TZ端相連，第二運(yùn)算放大器％的輸出端與第一乘法器 A:的第二輸入端相連，第一電容q的一端與第二運(yùn)算放大器1的輸出端相連；第二運(yùn)算放 大器U2的反相輸入端與第一電容Ci的另一端以及電阻Ri的一端相連，第二運(yùn)算放大器U2 的正相輸入端接地電位，反饋電阻Rf與第一電容Ci并聯(lián)，第一運(yùn)算放大器的輸出端與電阻 札的另一端以及第一運(yùn)算放大器1的反相輸入端相連，電流反饋運(yùn)算放大器AD844的正相 輸入端接地以及電流反饋運(yùn)算放大器AD844的反相輸入端與第二電容C2的一端相連，第二 電容C2的另一端與第一乘法器Ai的輸出端相連，第三電容C3的一端與第一乘法器Ai的輸 出端相連，另一端接地電位，其中將第一運(yùn)算放大器A的正相輸入端和第三電容C3的接地 一端引出作為等效憶容器電路的輸入端口。
[0024] 上述為一階憶容器的實(shí)現(xiàn)電路，下述對(duì)實(shí)現(xiàn)電路的憶容器滯回特性進(jìn)行驗(yàn)證，在 圖1中，根據(jù)運(yùn)算放大器積分電路的性質(zhì)，可以得到第二運(yùn)算放大器％的輸出端電壓為：
[0025]
【主權(quán)項(xiàng)】
1. 一種憶容器的實(shí)現(xiàn)電路，其特征在于，包括：第一運(yùn)算放大器、第二運(yùn)算放大器、第 一電容、第二電容、第=電容、電阻、反饋電阻、電流反饋運(yùn)算放大器W及第一乘法器；所述 第一運(yùn)算放大器的正相輸入端與所述第一乘法器的第一輸入端W及所述電流反饋運(yùn)算放 大器的TZ端相連，所述第二運(yùn)算放大器的輸出端與所述第一乘法器的第二輸入端相連，所 述第一電容的一端與所述第二運(yùn)算放大器的輸出端相連；所述第二運(yùn)算放大器的反相輸 入端與所述第一電容的另一端W及所述電阻的一端相連，所述反饋電阻與所述第一電容并 聯(lián)，所述第一運(yùn)算放大器的輸出端與所述電阻的另一端W及所述第一運(yùn)算放大器的反相輸 入端相連，所述電流反饋運(yùn)算放大器的反相輸入端與所述第二電容的一端相連，所述第二 電容的另一端與所述第一乘法器的輸出端相連，所述第=電容的一端與所述第一乘法器的 輸出端相連。
2. 根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)電路，其特征在于，所述電流反饋運(yùn)算放大器的型號(hào)為 AD844,所述第二電容與所述第S電容的電容值相等。
3. -種采用權(quán)利要求1所述憶容器的實(shí)現(xiàn)電路的二階憶容器的實(shí)現(xiàn)電路，其特征在 于，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的兩個(gè)輸入端與所述第二運(yùn) 算放大器的輸出端相連，所述第二乘法器的一個(gè)輸入端與所述第一乘法器的輸出端相連， 所述第二乘法器的另一個(gè)輸入端與所述第一運(yùn)算放大器的正相輸入端相連，所述第二乘法 器的輸出端與所述第二電容和所述第=電容的一端相連。
4. 一種采用權(quán)利要求3所述二階憶容器的實(shí)現(xiàn)電路的任意階次憶容器電路的實(shí)現(xiàn)方 法，其特征在于，包括在所述第二乘法器后繼續(xù)增加到N個(gè)乘法器W對(duì)應(yīng)成為N階憶容器電 路。
【專利摘要】本發(fā)明公開(kāi)了一種憶容器的實(shí)現(xiàn)電路，包括第一運(yùn)算放大器、第二運(yùn)算放大器、第一電容、第二電容、第三電容、電阻、反饋電阻、電流反饋運(yùn)算放大器以及第一乘法器；憶容器的實(shí)現(xiàn)電路由上述部件相互連接而成，測(cè)量電路所得的q-v曲線符合磁控式憶容器表現(xiàn)出的明顯的記憶效應(yīng)，其狀態(tài)變量關(guān)系曲線具有滯回性，因此，該實(shí)現(xiàn)電路相當(dāng)于一個(gè)磁控式憶容器，且電路結(jié)構(gòu)簡(jiǎn)單，參數(shù)調(diào)節(jié)方便。
【IPC分類】G06F17-50
【公開(kāi)號(hào)】CN104573183
【申請(qǐng)?zhí)枴緾N201410750766
【發(fā)明人】陸益民, 金麒麟, 黃險(xiǎn)峰
【申請(qǐng)人】廣西大學(xué)
【公開(kāi)日】2015年4月29日
【申請(qǐng)日】2014年12月9日