專利名稱：由冗余形式的輸入數(shù)據(jù)可尋址的內(nèi)容可尋址存儲器的制作方法
背景技術(shù)：
本發(fā)明涉及適合使用冗余形式的輸入信號的內(nèi)容可尋址存儲器。
用盡可能少的延時(shí)來完成被存儲的數(shù)據(jù)請求，是存儲系統(tǒng)的一個(gè)目標(biāo)。經(jīng)常是，沒有被請求的信息，請求代理程序不能進(jìn)行下一步工作。對內(nèi)容可尋址存儲器(“CAMs”)而言，這一準(zhǔn)則也適用。
但是，越來越多地，算法操作成為了存儲操作的一部分。也就是說，數(shù)據(jù)請求定義了一個(gè)或多個(gè)算法操作，算法操作的結(jié)果作為地址被應(yīng)用于存儲器。完成算法的所有時(shí)間被計(jì)入包括算法操作在內(nèi)的存儲請求的延時(shí)。因而，減少執(zhí)行所有包括在存儲請求內(nèi)的算法操作所需要的時(shí)間成了存儲系統(tǒng)的一個(gè)目標(biāo)。


圖1圖示了傳統(tǒng)的加法器電路。這里，兩個(gè)多位數(shù)X(X＝X0-X3)和Y(Y＝Y(jié)0-Y3)的加法運(yùn)算生成一個(gè)多位和S(S＝S0-S3)和一個(gè)進(jìn)位輸出Cout。傳統(tǒng)的加法器包括一條進(jìn)位鏈，其中從第一位位置i的進(jìn)位可能影響到在第二位位置i+1的和的值。進(jìn)位必須貫穿整個(gè)加法器的始終，在得到真正的結(jié)果之前。內(nèi)部進(jìn)位鏈?zhǔn)箓鹘y(tǒng)的加法器運(yùn)算慢。這就需要在存儲系統(tǒng)技術(shù)中，提高要求數(shù)學(xué)預(yù)處理操作的存儲請求的處理速度。
我們已經(jīng)知道，冗余形式的加法器比傳統(tǒng)的加法器更快。如圖2所示，冗余形式的加法器省略了作為傳統(tǒng)加法器特點(diǎn)的內(nèi)部進(jìn)位鏈。取而代之的是，對輸入X、Y和Z的每個(gè)位位置i，冗余形式的加法器生成一個(gè)多位數(shù)和i。把輸出i說成是“冗余形式的”，是因?yàn)槊恳晃晃恢糜昧藘晌欢皇怯靡粋€(gè)位來表示和，結(jié)果可能比用一位來表示更高效。為了從結(jié)果中去除冗余形式，成為非冗余形式，各個(gè)“位位置”i的兩位可以輸入到傳統(tǒng)的加法器，如圖1所示的加法器。
冗余形式的加法器比起傳統(tǒng)的加法器來，有明顯的處理優(yōu)勢，特別是挨次地進(jìn)行加法運(yùn)算時(shí)。對一個(gè)順序加法的復(fù)數(shù)，傳統(tǒng)的加法器必須完成各加法的進(jìn)位鏈后才能進(jìn)行后面的加法。然而，冗余形式的處理允許進(jìn)行快速相加。進(jìn)位鏈可以被省略，直到從最終的相加中得到了冗余形式的和。得到冗余形式的和以后，可以借助只使用單一進(jìn)位鏈把冗余形式的和轉(zhuǎn)換為非冗余形式。
還沒有已知的存儲系統(tǒng)根據(jù)冗余形式的輸入數(shù)據(jù)檢索數(shù)據(jù)。
內(nèi)容可尋址存儲器本身是已經(jīng)熟知的。已知的CAM100的方框圖如圖3示。CAM100包括多個(gè)存儲數(shù)據(jù)的寄存器110。當(dāng)輸入數(shù)據(jù)被應(yīng)用于CAM100時(shí)，它就產(chǎn)生一個(gè)輸出，識別哪一個(gè)寄存器，如果有，存儲具有與輸入數(shù)據(jù)相同值的數(shù)據(jù)。一般地，CAM100在CAM內(nèi)，生成具有對應(yīng)每個(gè)寄存器位是一位標(biāo)志的輸出信號。比如，如果寄存器存儲的數(shù)據(jù)等于輸入信號，標(biāo)志就可以被使能，否則，就被禁止。
CAM100包含對應(yīng)每個(gè)寄存器110的比較邏輯120。比較邏輯120對輸入數(shù)據(jù)和存儲在寄存器110內(nèi)的數(shù)據(jù)進(jìn)行逐位比較。如圖4所示，它包括選擇開關(guān)130-160，寄存器110內(nèi)的數(shù)據(jù)的每個(gè)位位置C0-C3對應(yīng)一個(gè)選擇開關(guān)。選擇開關(guān)130-160都由寄存器110內(nèi)相關(guān)的位位置的值控制。選擇開關(guān)130-160的輸出均被輸入到與門170。
一般地，對輸入信號中的每個(gè)位位置Di，比較邏輯生成其補(bǔ)碼，Di#(未示出)。Di和Di#被輸入到相應(yīng)的寄存器位位置i的開關(guān)。存儲在寄存器位位置i的數(shù)據(jù)的值，控制從開關(guān)輸出到與門170的Di和Di#。
與門170生成一個(gè)信號，表示從各個(gè)選擇開關(guān)130-160輸出值的邏輯與。只有當(dāng)輸入到CAM100的信號和存儲在寄存器110內(nèi)的數(shù)據(jù)具有相同的值時(shí)，與門才為邏輯1。
沒有已知的存儲系統(tǒng)對冗余形式的輸入數(shù)據(jù)進(jìn)行操作。因此，在內(nèi)容可尋址存儲系統(tǒng)技術(shù)中需要減少存儲請求的延時(shí)，當(dāng)這些請求包括算法操作時(shí)。還有，在內(nèi)容可尋址存儲系統(tǒng)技術(shù)中需要對冗余形式的輸入數(shù)據(jù)進(jìn)行操作。
發(fā)明概述本發(fā)明的實(shí)施方案提供了一種通過冗余形式的輸入數(shù)據(jù)可尋址的內(nèi)容可尋址存儲器。
附圖簡述圖1是已知的傳統(tǒng)加法器的方框圖。
圖2是已知的冗余形式加法器的方框圖。
圖3是已知的內(nèi)容可尋址存儲器的方框圖。
圖4是常規(guī)式內(nèi)容可尋址存儲器的比較邏輯的方框圖。
圖5是根據(jù)本發(fā)明實(shí)施方案構(gòu)成的內(nèi)容可尋址存儲器的方框圖。
圖6A是根據(jù)本發(fā)明第一實(shí)施方案構(gòu)成的數(shù)據(jù)解碼段的邏輯圖。
圖6B是根據(jù)本發(fā)明第二實(shí)施方案構(gòu)成的數(shù)據(jù)解碼段的邏輯圖。
圖7是根據(jù)本發(fā)明第一實(shí)施方案構(gòu)成的比較檢測邏輯方框圖。
圖8是根據(jù)本發(fā)明第二實(shí)施方案構(gòu)成的比較檢測邏輯方框圖。
圖9圖示了按照圖5所示的內(nèi)容可尋址存儲器，一個(gè)現(xiàn)有技術(shù)的加法器是如何被省略的。
發(fā)明詳述本發(fā)明提供了一種內(nèi)容可尋址存儲器，它比較冗余形式的輸入數(shù)據(jù)和存儲在其中的非冗余形式的數(shù)據(jù)的值。CAM在數(shù)據(jù)解碼器內(nèi)解碼冗余形式數(shù)據(jù)。其后，CAM對解碼后的數(shù)據(jù)進(jìn)行比較檢測。本發(fā)明進(jìn)行解碼和比較檢測的速度比傳統(tǒng)的加法器更快，甚至于比完全的冗余形式加法器更快。
圖5圖示了根據(jù)本發(fā)明實(shí)施方案構(gòu)成的CAM200。CAM200包括一個(gè)數(shù)據(jù)解碼器210和多個(gè)寄存器220。數(shù)據(jù)解碼器210接收冗余形式的輸入數(shù)據(jù)[＝m-m+n]并解碼為數(shù)據(jù)信號。解碼后的冗余形式數(shù)據(jù)被輸入到對應(yīng)各寄存器的比較檢測邏輯(圖5中未示出)。CAM200生成輸出，表示哪一個(gè)寄存器，如果有，存儲與冗余形式輸入數(shù)據(jù)值相同的數(shù)據(jù)。
數(shù)據(jù)解碼器210是一個(gè)多位解碼器。它由冗余式解碼電路的幾個(gè)級構(gòu)成。CAM200適合用于，m-m+N的位的預(yù)定。如果m＝0和m≠0時(shí)，比較邏輯CAM200的情況是不同的。冗余形式的解碼電路的第一實(shí)施方案適合用于當(dāng)i≠0時(shí)，各個(gè)冗余形式的“位位置”I。而0適合使用冗余形式解碼電路的第二實(shí)施方案。
圖6A圖示了根據(jù)本發(fā)明實(shí)施方案構(gòu)成的對應(yīng)位位置i(i≠0)的冗余形式解碼電路300。解碼器電路300根據(jù)i(Ai，Bi)和i-1(Ai-1，Bi-1)的值產(chǎn)生地址信號Zia、Zib、Zic和Zid。Ai、Bi、Ai-1和Bi-1的值分別由輸入端302、304、306和308輸入到解碼器300。地址信號Zia、Zib、Zic和Zid分別從解碼器300的輸出端310、312、314和316輸出。
Ai和Bi輸入第一異或門320。異或門320在線322上產(chǎn)生輸出。線322輸入到一對異或門324和326。異或門324生成第一對不同的地址信號Zia和Zib。異或門326生成第二對不同的地址信號Zic和ZidAi-1和Bi-1輸入到與門328和或門334。與門328在線332上生成輸出，線332輸入到異或門324?；蜷T334在線338生成輸出，線338輸入到異或門326。
冗余形式的解碼器電路300在很大程度上與傳統(tǒng)的加法器的相同。線322表示將Ai與Bi相加得到的非冗余形式和。線332和338表示在適當(dāng)?shù)臈l件下從位i-1的進(jìn)位。
線332上的信號代表當(dāng)Si-1＝1時(shí)，從位i-1的進(jìn)位(如下面將要說明的)。
線338上的信號代表當(dāng)Si-1＝0時(shí)，從位i-1的進(jìn)位(如下面將要說明的)。
因此，或者是Zia或者是Zic代表非冗余和的位Si。對Si的確切值所在的線的識別，根據(jù)其它信息來判斷。下面將結(jié)合圖7來說明。
無論如何，傳統(tǒng)的加法器，要求一條內(nèi)部進(jìn)位鏈貫穿加法運(yùn)算的每一位位置。冗余形式的解碼電路300不包括來自位i-2的任何進(jìn)位。
冗余形式的解碼電路300僅僅是多位解碼器的一級。圖6A所示的門電路可以和其它級共用，形成完整的多位解碼器。比如，加法門電路340和342(以虛線示出)表示向i+1位置解碼器的相互連接的輸入Ai和Bi的門電路。它們符合在第i位置解碼器中的門電路328和334。門電路330(也是以虛線示出的)可以用在i-1位置解碼器。
圖6B圖示了根據(jù)本發(fā)明實(shí)施方案構(gòu)成的冗余形式解碼器電路400。解碼器電路400適合用于冗余形式位0。還是為了記號方便，0的兩個(gè)位分別表示為A0和B0。它們在輸入端402和404輸入解碼器電路400。解碼器電路400在輸出端406和408生成一對不同的地址信號線Z0a和Z0b。
A0和B0輸入異或門410。異或門410在線412上輸出。如果提供了位位置0，Cin的進(jìn)位是輸入端416的輸入。第二異或門414從線412和端口416接收輸入。第二異或門416在輸出端406和408生成Z0a和Z0b。如果在Cin內(nèi)沒有進(jìn)位，第二異或門414可以被省略。Z0a和Z0b可以從第一異或門410產(chǎn)生。
圖7圖示了根據(jù)本發(fā)明第一實(shí)施方案構(gòu)成的比較檢測邏輯500。比較檢測邏輯500可以代替圖5中的比較檢測邏輯230。比較檢測邏輯500包括選擇開關(guān)510-540，提供給寄存器內(nèi)的各個(gè)位位置。對i≠0的各位位置，四個(gè)數(shù)據(jù)信號Zia-Zid輸入到選擇開關(guān)510-530。對位位置i＝0，兩個(gè)數(shù)據(jù)信號Z0a-Z0b輸入到選擇開關(guān)540。各選擇開關(guān)510-540的輸出都輸入到與門550。只有當(dāng)所有的選擇開關(guān)510-540輸出邏輯“1”信號時(shí)，與門550才生成激活的輸出。
對i≠0的各位位置，相應(yīng)的選擇開關(guān)由存儲在寄存器位位置i和i-1的值控制。因此，開關(guān)510由C3和C2的值控制，開關(guān)520由C2和C1控制，開關(guān)530由C1和C0的值控制。但是，開關(guān)540由C0的值單獨(dú)控制。
特別地，來自解碼器300的地址信號Zia-Zid被連接到如下的位置I的選擇開關(guān)當(dāng)Ci和Ci-1為“11”時(shí)，Zia連接到開關(guān)輸入；當(dāng)Ci和Ci-1為“01”時(shí)，Zib連接到開關(guān)輸入；當(dāng)Ci和Ci-1為“10”時(shí)，Zic連接到開關(guān)輸入；和當(dāng)Ci和Ci-1為“00”時(shí)，Zid連接到開關(guān)輸入。
因此，Ci-1為一個(gè)附加的“已知”量，前面結(jié)合圖6描述過的。對i≠0的各個(gè)位位置，解碼器假設(shè)Si-1是實(shí)際存儲在存儲器寄存器內(nèi)的Ci-1的值。這一假設(shè)是合理的，因?yàn)?，如果不是這樣的話，選擇開關(guān)220-250其中之一將發(fā)送一個(gè)0到與門260，并阻止錯(cuò)誤信號的比較。
表1示出了Ai、Bi、Ai-1和Bi-1和Ci-1的取值的所有可能的排列的信號值Zia-Zib。同時(shí)也示出了Ci在各種條件下要取的非冗余值。表中的高亮度表明對Ai、Bi、Ai-1和Bi-1和Ci-1的各種組合，只有zia和Zic其中之一代表Ci。提供了Zib和Zid，因?yàn)閷εc門550要表示一個(gè)比較，它必須接收全為1的輸入。如果Zia＝Ci＝0，Zib就輸入到與門550。同樣，如果Zic＝Ci＝0，Zid就輸入到與門550。
表1 基于Si和Si-1的解碼的數(shù)據(jù)信號提供Zib和Zid是因?yàn)榕c門550要表示匹配，它必須接收全部為1的輸入，如果Zia＝Ci＝0，Zib是與門550的輸入。相似的，如果Zic＝Ci＝0，Zid是與門550的輸入。
Z0a和Z0b到開關(guān)540的連接是直接的Z0a連接到開關(guān)輸入，當(dāng)S0為“1”時(shí)，和Z0b連接到開關(guān)輸入，當(dāng)S0為“0”時(shí)。
基于冗余形式的輸入信號，本發(fā)明的CAM200解碼冗余形式的信號并判斷存儲在所有寄存器220內(nèi)的數(shù)據(jù)是否等于輸入信號的值。CAM200生成識別這些存儲相同值的寄存器的輸出。
本發(fā)明的數(shù)據(jù)解碼器210沒有作為如圖1中的傳統(tǒng)加法器特征的進(jìn)位鏈。因此，傳統(tǒng)的觀點(diǎn)認(rèn)為在得到非冗余數(shù)據(jù)之前，冗余形式的數(shù)據(jù)必須輸入到傳統(tǒng)的加法器(有進(jìn)位鏈)，本發(fā)明對這種方案提供了改進(jìn)的處理辦法。這里，解碼的數(shù)據(jù)信號Zia-Zid，僅僅是根據(jù)冗余形式的數(shù)據(jù)i和i-1而生成。數(shù)據(jù)解碼器，并不在所有的位位置傳播進(jìn)位鏈，而是基于位位置的可能假設(shè)的進(jìn)位值生成信號Zia-Zid。存儲在寄存器內(nèi)的數(shù)據(jù)實(shí)際值證明哪一個(gè)假設(shè)是對的。
圖8圖示了根據(jù)本發(fā)明第二實(shí)施方案構(gòu)成的比較檢測邏輯600。比較檢測邏輯600可以代替圖5中的比較檢測邏輯230。這里，最少的冗余形式的輸入數(shù)據(jù)的有效位位置不符合存儲在寄存器220內(nèi)的位位置。相反，冗余形式位m-m+n被輸入到CAM(m≠0)。比較檢測邏輯600向存儲在寄存器220內(nèi)的數(shù)據(jù)的每個(gè)位位置提供一個(gè)選擇開關(guān)610-640。各個(gè)選擇開關(guān)610-640接收關(guān)于位位置i的解碼后的數(shù)據(jù)信號Zia-Zid.各個(gè)選擇開關(guān)610-640的輸出被輸入到與門650。與門650生成輸出信號，表示冗余形式數(shù)據(jù)信號的值是否等于存儲在寄存器220內(nèi)的數(shù)據(jù)的值。
各位位置i(i≠m)的選擇開關(guān)610-630由存儲在寄存器內(nèi)位位置i和i-1的數(shù)據(jù)值來控制。選擇開關(guān)640是由存儲在位位置i＝m的數(shù)據(jù)值和Cin的進(jìn)位來控制的。Cin的進(jìn)位是Sm-1的二進(jìn)制值。Sm-1可以從兩種方法得到。第一種方法，在位位置0到m-1進(jìn)行完整的加法，直接計(jì)算Sm-1。但是，Sm-1也可以間接計(jì)算。除非Sm-1有了預(yù)定的值(0或1)，可以使用外部邏輯，因而CAM比較的結(jié)果是不相關(guān)的。在實(shí)施方案中，外部邏輯將要求Sm-1等于Cin，CAM的結(jié)果就是相關(guān)的。如果不是(如果Sm-1≠Cin)，與門650的其它輸入將為低電平，并阻止與門生成錯(cuò)誤的比較信號。這種間接的計(jì)算方法可能要比Sm-1的直接計(jì)算更快。
因此，本發(fā)明提供了一種響應(yīng)冗余形式輸入的內(nèi)容可尋址存儲器。CAM可以在所有冗余形式數(shù)據(jù)模式上執(zhí)行冗余形式解碼，并可以接收，但不必接收，冗余形式輸入的最少有效位O0。當(dāng)最少的有效位沒有輸入到數(shù)據(jù)解碼器時(shí)，來自冗余形式數(shù)據(jù)值的較少有效位的進(jìn)位被輸入到比較檢測邏輯，去控制一個(gè)選擇開關(guān)。
再參見圖2，冗余形式的加法器示例示出了三個(gè)輸入加數(shù)。圖2所示的加法器可以理解為“三至二壓縮器”。
在特殊情況下，可能完全省略存儲器操作的預(yù)處理算法。當(dāng)存儲請求是對兩個(gè)非冗余輸入A和B進(jìn)行單一的算法操作(＝A+B)時(shí)，加法可以被完全地省略。代之以，輸入A和B可以直接輸入到數(shù)據(jù)解碼器210。如圖9所示，沒有要求以冗余形式“加”兩個(gè)非冗余數(shù)據(jù)值。A和B的值可以不用處理，直接輸入數(shù)據(jù)解碼器210。
所以，本發(fā)明的CAM200，和冗余形式輸入一樣接收兩個(gè)非冗余數(shù)據(jù)值。也就是說，兩個(gè)非冗余值被合并為冗余形式的數(shù)據(jù)，并輸入數(shù)據(jù)解碼器210。數(shù)據(jù)解碼器210執(zhí)行冗余形式的解碼，如前所述。根據(jù)從數(shù)據(jù)解碼器210的解碼后的數(shù)據(jù)輸出，比較檢測邏輯230尋址存儲在CAM寄存器220內(nèi)的值。
如前所述，本發(fā)明提供了一種通過冗余形式輸入數(shù)據(jù)可尋址的內(nèi)容可尋址存儲器。CAM解碼冗余形式的輸入數(shù)據(jù)，并根據(jù)解碼后的數(shù)據(jù)，與存儲在CAM寄存器內(nèi)的數(shù)據(jù)進(jìn)行比較檢測。
在這里，詳細(xì)地圖示和描述了本發(fā)明的幾個(gè)實(shí)施方案。但是，可以理解，不背離本發(fā)明實(shí)質(zhì)和預(yù)定范圍的改進(jìn)和變化，也被前述的技術(shù)所包括，并屬于后面的權(quán)利要求所聲明的范圍。
權(quán)利要求
1.一種通過冗余形式的輸入數(shù)據(jù)可尋址的內(nèi)容可尋址存儲器。
2.一種內(nèi)容可尋址的存儲器，包括一個(gè)冗余形式的數(shù)據(jù)解碼器，數(shù)據(jù)解碼器具有一個(gè)輸入和一個(gè)輸出，輸出有多個(gè)解碼后的數(shù)據(jù)線，一個(gè)寄存器，和比較檢測邏輯，它連接到解碼后的數(shù)據(jù)線和寄存器。
3.如權(quán)利要求2的內(nèi)容可尋址存儲器，其中的數(shù)據(jù)解碼器包括幾個(gè)解碼器級，每級對應(yīng)輸入端的各個(gè)冗余形式的位位置。
4.如權(quán)利要求3的內(nèi)容可尋址存儲器，其中的一個(gè)這樣的解碼器段，根據(jù)冗余形式的數(shù)據(jù)在其對應(yīng)的位位置及其緊鄰的位位置的值，生成解碼的數(shù)據(jù)輸出。
5.如權(quán)利要求3的內(nèi)容可尋址存儲器，其中，對應(yīng)最低位位置的解碼器級，根據(jù)冗余形式的數(shù)據(jù)在其相應(yīng)位位置的值，生成解碼的數(shù)據(jù)輸出。
6.如權(quán)利要求2的內(nèi)容可尋址存儲器，其中的比較檢測邏輯包括用于存儲在寄存器內(nèi)的各個(gè)位位置的選擇開關(guān)，選擇開關(guān)的輸入連接到相應(yīng)位位置的解碼的數(shù)據(jù)線。
7.如權(quán)利要求6的內(nèi)容可尋址存儲器，其中的選擇開關(guān)分別由存儲在寄存器內(nèi)相應(yīng)開關(guān)的位位置及其相鄰位位置的值控制。
8.一種內(nèi)容可尋址的存儲器，包括一個(gè)接收冗余形式的輸入數(shù)據(jù)并具有輸出的冗余形式的數(shù)據(jù)解碼器，和一個(gè)存儲預(yù)定寬度的數(shù)據(jù)的寄存器，包括選擇開關(guān)的比較檢測邏輯，選擇開關(guān)對應(yīng)存儲在寄存器內(nèi)的數(shù)據(jù)的各個(gè)位位置，選擇開關(guān)接收在輸入端相應(yīng)位位置的解碼的數(shù)據(jù)，并由存儲在該位位置及其相鄰位位置的數(shù)據(jù)的值控制，和一個(gè)與門，它具有連接到選擇開關(guān)輸出的輸入。
9.如權(quán)利要求8的內(nèi)容可尋址存儲器，其中的數(shù)據(jù)解碼器，為存儲在寄存器內(nèi)的數(shù)據(jù)的各個(gè)位位置，接收兩個(gè)冗余形式數(shù)據(jù)的位。
10.如權(quán)利要求8的內(nèi)容可尋址存儲器，其中的數(shù)據(jù)解碼器包括多個(gè)數(shù)據(jù)解碼級，至少有一個(gè)數(shù)據(jù)解碼級包括從第一一直到第四異或門，輸入端口，用于輸入相應(yīng)的第一和第二位位置的冗余形式的數(shù)據(jù)，第五個(gè)異或門，其輸入連接到對應(yīng)第一冗余位位置的輸入端口，并生成第一輸出，表示第一冗余位位置的異或，以及第二輸出，表示第一冗余位位置的異或的補(bǔ)碼，第六異或門，其輸入連接到對應(yīng)第二冗余位位置的輸入端口，并具有輸出，一個(gè)與門，其輸入連接到對應(yīng)第二冗余位位置的輸入端口，并具有輸出，一個(gè)或門，其輸入連接到第六異或門的和與門的輸出，其中，第一異或門的輸入連接到第五異或門的第一輸出和與門的輸出，第二異或門的輸入連接到第五異或門的第二輸出和與門的輸出，第三異或門的輸入連接到第五異或門的第一輸出和與門的輸出，和第四異或門的輸入連接到第五異或門的第二輸出和與門的輸出。
11.如權(quán)利要求8的內(nèi)容可尋址存儲器，其中的數(shù)據(jù)解碼器包括對應(yīng)冗余形式數(shù)據(jù)的最低位位置的解碼電路，解碼電路包括每個(gè)冗余形式數(shù)據(jù)的最低位位置的輸入端口，和一個(gè)異或門其輸入連接到輸入端口，生成表示其輸入的異或的第一輸出和，表示其輸入的異或補(bǔ)碼的第二輸出。
12.一種內(nèi)容可尋址的存儲器的尋址方法，包括接收作為在數(shù)據(jù)的兩個(gè)值上進(jìn)行算法操作的存儲器請求，把兩個(gè)值合并為冗余形式的數(shù)，對合并的值進(jìn)行冗余形式的解碼，根據(jù)解碼的合并值尋址內(nèi)容可尋址存儲器。
13.一種內(nèi)容可尋址的存儲器，包括多個(gè)存儲寄存器，具有預(yù)定位位置數(shù)的寬度，一個(gè)多位解碼器，具有多個(gè)解碼級，一級對應(yīng)寄存器的一個(gè)位位置，并在輸出線上生成解碼的數(shù)據(jù)，解碼器接收冗余形式的輸入，和比較檢測邏輯，連接到數(shù)據(jù)解碼器的輸出線和連接到寄存器。
14.如權(quán)利要求13的內(nèi)容可尋址后存儲器，其中的解碼級接收對應(yīng)該級的位位置及其下一個(gè)較低的位位置的冗余形式的數(shù)據(jù)。
15.如權(quán)利要求14的內(nèi)容可尋址后存儲器，其中的解碼級在一對輸出線上生成解碼的數(shù)據(jù)，其中之一實(shí)際表示相應(yīng)位位置的輸入數(shù)據(jù)的和的值。
16.如權(quán)利要求13的內(nèi)容可尋址后存儲器，其中解碼級在不同對的四條輸出線上輸出解碼的數(shù)據(jù)，至少一個(gè)輸出表示相應(yīng)解碼級的位位置的冗余形式數(shù)據(jù)的非冗余值，比較檢測邏輯包括相應(yīng)的位位置提供的選擇開關(guān)，選擇開關(guān)從解碼級接收各輸出線，并由存儲在寄存器內(nèi)該位位置及其相鄰低位位置的數(shù)據(jù)控制。
17.如權(quán)利要求16的內(nèi)容可尋址后存儲器，還包括連接到選擇開關(guān)輸出的與門。
全文摘要
一種內(nèi)容可尋址存儲器(200)比較冗余形式的輸入數(shù)據(jù)和存儲在存儲器的寄存器(220s)內(nèi)的非冗余形式數(shù)據(jù)的值。存儲器在數(shù)據(jù)解碼器(210)中解碼冗余形式的數(shù)據(jù)。然后,CAM對解碼后的數(shù)據(jù)進(jìn)行比較檢測。解碼和比較檢測的執(zhí)行速度比傳統(tǒng)的加法器更快,甚至比完全的冗余形式加法器更快。
文檔編號G06F7/38GK1354855SQ99813728
公開日2002年6月19日 申請日期1999年8月3日 優(yōu)先權(quán)日1998年8月13日
發(fā)明者D·J·薩格爾 申請人:英特爾公司