專利名稱：可變與行程編碼數(shù)據(jù)的接收的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可變與行程編碼數(shù)據(jù)的接收?？勺兣c行程編碼數(shù)據(jù)可以是諸如按照活動圖象專家組(MPEG)標準編碼的視頻信息。
文件ISO/IEC 13818-2描述MPEG-2編碼視頻的解碼步驟。這些步驟包含可變長度編碼、行程解碼、逆折線掃描、逆量化及逆離散余弦變換。該可變長度解碼通常是所執(zhí)行的第一解碼步驟。它從MPEG-2編碼視頻中導出一系列行程值對。行程值對包括一個系數(shù)值及一個指示該系數(shù)值前面的零系數(shù)的數(shù)目的行程長度。在行程解碼中，將行程長度與某些控制信號一起用來確定系統(tǒng)值在8×8的系數(shù)塊中的正確位置。在進行逆離散余弦變換之前對8×8系數(shù)塊進行逆折線掃描與逆量化。這樣變換的8×8系數(shù)塊被進一步處理以得到包括要顯示的畫面的象素值的解碼的數(shù)據(jù)流。
本發(fā)明的目的為提供允許成本高效的實現(xiàn)的可變與行程編碼數(shù)據(jù)的接收。
本發(fā)明考慮了下述各方面。如果可變長度解碼器以正規(guī)方式解碼可變與行程編碼數(shù)據(jù)，該可變長度解碼器將提供不規(guī)則形式的行程值時。原因在于，在可變與行程編碼數(shù)據(jù)中，行程值對是用各自的代碼表示的，它們在位數(shù)上沒有固定的大小。此外，行程值對提供給解碼的數(shù)據(jù)流的位數(shù)也是不固定的。從而，如果解碼的數(shù)據(jù)流要有恒定的位速率，則必需一或多個緩沖存儲器來吸收各種類型的數(shù)據(jù)之間存在的不同步性。
按照本發(fā)明，生成與解碼的數(shù)據(jù)流同步的時鐘周期，各行程值對具有不等于零的行程長度，將可變長度解碼器停止若干時鐘周期，時鐘周期的數(shù)目與行程長度所指示的零系數(shù)的數(shù)目成正比。結(jié)果，使行程值對有效地與解碼的數(shù)據(jù)流同步。結(jié)果，能以正規(guī)方式處理行程值對以得出解碼的數(shù)據(jù)流。從而，可變長度解碼后面的處理步驟只需相對小的緩沖存儲器量，或甚至完全不需要緩沖存儲器。結(jié)果，本發(fā)明允許成本效率高的實現(xiàn)。
從下面描述的圖中本發(fā)明的這些與其它方面以及可選用來有利于實現(xiàn)本發(fā)明的附加特征將是顯而易見的。
附圖中


圖1示出本發(fā)明的基本特征；圖2示出可選用來有利于實現(xiàn)本發(fā)明的附加特征；圖3示出按照本發(fā)明的接收機的實例。
首先，對參照符號的使用加以說明。在所有的圖中用相同的字母代碼指示相同的實體。各種相同的實體可在單一的圖中示出。在這一情況中，在字母代碼上加上數(shù)字以示相同實體的互相區(qū)別。如果多個相同實體為運行參數(shù)，該數(shù)字在括號中。在描述與權(quán)利要求中，適當時可省略參照符號中的任何數(shù)字。
圖1示出本發(fā)明的基本特征?？勺冮L度解碼器VLD從可變與行程編碼數(shù)據(jù)ED中導出行程值對RVP。行程值對RVP包括系數(shù)值CV及行程長度RL。行程長度RL指示在系數(shù)值CV前面的零系數(shù)0的數(shù)目N，N為整數(shù)。處理電路PRC處理行程值對RVP以得出解碼的數(shù)據(jù)流DD。處理電路PRC包括時鐘電路CLC及控制電路CON。時鐘電路CLC生成與解碼的數(shù)據(jù)流DD同步的時鐘周期CC。由于各行程值對RVP具有不等于零的行程長度RL，控制電路CON將可變長度解碼器VLD停止N個時鐘周期PAUSE＝N*CC。時鐘周期數(shù)N與行程長度RL所指示的零系數(shù)的數(shù)目N成正比。
圖2示出可選用來有利于實現(xiàn)本發(fā)明的附加特征。處理電路PRC包括具有第一與第二輸入端I1、I2的選擇器SEL。第一輸入端T1接收來自可變長度解碼器VLD的各系數(shù)值CV。第二輸入端I2接收零系數(shù)值0。當可變長度解碼器VLD停止時，將選擇器SEL切換到第二輸入端I2PAUSE-＞SEL＝IZ。
如果應用圖2的特征，選擇器SEL將提供包括系數(shù)值及在這些系數(shù)值之間的用行程長度指示的個數(shù)的零系數(shù)的數(shù)據(jù)流。從而如果應用圖2特征，不必用這一目的的存儲器便能達到行程解碼。從而，圖2特征對成本高效的實現(xiàn)作出貢獻。
圖3示出按照本發(fā)明的MPEG編碼數(shù)據(jù)的接收機的實例。圖3接收機包含此前參照圖1與2描述的特征。此外，圖3接收機包含臨時存儲接收的MPEG編碼數(shù)據(jù)的輸入存儲器INP。應指出MPEG-2標準規(guī)定必須具有一定最小大小的這種輸入存儲器。圖3接收機的控制電路CON包括計數(shù)器CNT。圖3接收機的處理電路PRC包含逆量化器IQ、量化矩陣QMX、塊存儲器BLM、地址發(fā)生器ADG及逆離散余弦變換器IDCT。未示出諸如運動補償器等解碼MPEG編碼數(shù)據(jù)所需要的其它處理元件。這一方面，參見文件ISO/IEC 13818-2，其中詳細描述這些處理元件。
圖3接收機操作如下?？勺冮L度解碼器VLD解碼包含在MPEG編碼數(shù)據(jù)ED中的可變長度碼字，以便得出行程值對RVP。將行程值對RVP的行程長度RL加載進計數(shù)器CNT。行程長度RL等于在行程值對的系數(shù)值CV前面的零系數(shù)個數(shù)N。從行程長度RL開始，計數(shù)器CNT為它從時鐘發(fā)生器CLC接收的每一個時鐘周期CC向下計數(shù)一個單位。在向下計數(shù)期間，計數(shù)器CNT提供產(chǎn)生兩種效果的控制信號PAUSE。首先，停止可變長度解碼器VLD以免它提供新系數(shù)值給選擇器SEL。第二，切換選擇器SEL在向下計數(shù)期間的各時鐘周期上實際上提供零系數(shù)。向下計數(shù)繼續(xù)到計數(shù)器CNT的內(nèi)容為零為止。當計數(shù)器的內(nèi)容減小到零時，切換選擇器SEL以提供屬于其行程長度已向下計數(shù)的行程值對的系數(shù)值CV。在下一時鐘周期中，用下一行程值對的行程長度加載計數(shù)器CNT并重復上述處理。從而，通過高效地填充零到處理流水線中而達到行程解碼。
將選擇器SEL提供的行程解碼后的數(shù)據(jù)LD傳遞通過逆量化器IQ，然后以同步方式將其存儲在塊存儲器BLM中。這便是，每一個時鐘周期CC將一個新的逆量化系數(shù)提供給塊存儲器BLM。地址發(fā)生器ADG每一個時鐘周期CC提供一個新地址。地址發(fā)生器ADG提供的地址遵照一定的循環(huán)模式以便實現(xiàn)逆折線掃描。這些地址還用來從逆量化矩陣QMX中讀出逆量化系數(shù)。逆量化器IQ將行程解碼的數(shù)據(jù)LD中的非零系數(shù)乘以從逆量化矩陣QMX中讀出的逆量化系數(shù)。逆量化器IQ簡單的將行程解碼的數(shù)據(jù)LD中的非零系數(shù)傳遞給塊存儲器BLM。
因此，概括地說，在圖3接收機中，利用包含在各行程值對RVP中的行程長度RL來停止可變長度解碼器VLD使它能與處理電路PRC中的順序系數(shù)處理同步。因此，可變長度解碼器VLD與逆量化器IQ之間的緩沖存儲器是不需要的。這一方面，應指出大多數(shù)現(xiàn)實的逆離散余弦變換器內(nèi)在地包含塊存儲器。從而，應將塊存儲器BLM實際上認為是逆離散余弦變換器TDCT的一部分。
此前的圖及它們的描述示例而不是限制本發(fā)明。顯而易見，存在著許多落入所附權(quán)利要求中的范圍內(nèi)的替代品。這一方面，作出下面的結(jié)束注記。
存在著許多將功能或功能元件物理地分布到各種單元上的方式。這一方面，附圖是極度示意性的，各僅表示本發(fā)明的一種可能的實施例。例如，雖然圖3將各種邏輯上獨立的功能示出為不同的框，這些功能可以作為單一的物理設(shè)備實現(xiàn)。
權(quán)利要求
1.一種用于接收可變與行程編碼數(shù)據(jù)(ED)的接收機，包括用于從可變與行程編碼數(shù)據(jù)(ED)中導出行程值對(RVP)的可變長度解碼器(VLD)，行程值對(RVP)包括系數(shù)值(CV)及指示在該系數(shù)值(CV)前面的零系數(shù)(0)的數(shù)目(N)的行程長度(RL)；以及用于處理行程值對(RVP)以獲得解碼的數(shù)據(jù)流(DD)的處理電路(PRC)，其中該處理電路(PRC)包括用于生成與解碼的數(shù)據(jù)流(DD)同步的時鐘周期(CC)的時鐘電路(CLC)；及用于隨著具有不等于零的行程長度(RL)的各行程值對(RVP)，將可變長度解碼器(VLD)停止(N)個時鐘周期的控制電路(CON)，時鐘周期數(shù)(N)與行程長度(RL)所指示的零系數(shù)的數(shù)量(N)成正比。
2.根據(jù)權(quán)利要求1中所要求的接收機，其中該處理電路(PRC)包括具有用于接收來自可變長度解碼器(VLD)的各系數(shù)值(CV)的第一輸入端(I1)及用于接收零系數(shù)值(0)的第二輸入端(I2)的選擇器(SEL)，控制電路配置成在停止可變長度解碼器(VLD)時提供控制信號(PAUSE)將選擇器(SEL)切換到第二輸入端(I2)。
3.一種接收可變與行程編碼數(shù)據(jù)(ED)的方法，包括下述步驟執(zhí)行可變長度解碼(VLD)從可變與行程編碼數(shù)據(jù)(ED)中導出行程值對(RVP)，行程值對(RVP)包括系數(shù)值(CV)及指示在該系數(shù)值(CV)前面的零系數(shù)(0)的個數(shù)(N)的行程長度(RL)；處理(PRC)行程值對(RVP)以得出解碼的數(shù)據(jù)流(DD)；生成與解碼的數(shù)據(jù)流(DD)同步的時鐘周期(CC)；以及隨著具有不等于零的行程長度(RL)的各行程值對(RVP)，將可變長度解碼器(VLD)停止(N)個時鐘周期，時鐘周期數(shù)(N)等于行程長度(RL)所指示的零系數(shù)(0)的個數(shù)(N)。
4.根據(jù)權(quán)利要求4中所要求的方法，其中行程值對(RVP)的處理包括下述步驟將從可變長度解碼(VLD)得出的各系數(shù)值(CV)提供給選擇器(SEL)的第一輸入端(I1)；將零系數(shù)值(0)提供給選擇器(SEL)的第二輸入端(I2)；以及當停止可變長度解碼器(VLD)時將選擇器(SEL)切換到第二輸入端(T2)。
全文摘要
在接收機中,可變長度解碼器(VLD)從諸如MPEG編碼數(shù)據(jù)等可變與行程編碼數(shù)據(jù)(ED)中導出行程值對(RVP)。行程值對(RVP)包括系數(shù)值(CV)及行程長度(RL)。行程長度(RL)指示在該系數(shù)值(CV)前面的零系數(shù)(O)的個數(shù)(N),N為整數(shù)。處理電路(PRC)處理行程值對(RVP)得出解碼的數(shù)據(jù)流(DD)。處理電路(PRC)包括時鐘電路(CLC)及控制電路(CON)。時鐘電路(CLC)生成與解碼的數(shù)據(jù)流(DD)同步的時鐘周期(CC)。隨著具有不等于零的行程長度(RL)的各行程值對(RVP),控制電路(CON)停止可變長度解碼器(VLD)(N)個時鐘周期(CC)。時鐘周期數(shù)(N)與行程長度(RL)所指示的零系數(shù)的數(shù)量(N)成正比。在這一接收機中,處理電路(PRC)需要相對小的緩沖存儲器,從而允許成本高效的實現(xiàn)。
文檔編號G06T9/00GK1252907SQ98804416
公開日2000年5月10日 申請日期1998年12月14日 優(yōu)先權(quán)日1997年12月30日
發(fā)明者H·佩恩, J·迪安, M·巴克穆特斯基, R·沈 申請人:皇家菲利浦電子有限公司