本發(fā)明涉及一種存儲系統(tǒng)。具體地說，涉及一種嵌入式可配置fifo存儲器，可通過不同配置實現(xiàn)不同的工作模式。

背景技術：

在嵌入式系統(tǒng)中引入fifo存儲器這一ip硬核，可以解決嵌入式系統(tǒng)中邏輯資源的性能和功能限制問題，使得嵌入式系統(tǒng)得以更好地支持數(shù)字電路設計中對于大規(guī)模、高速及低功耗的要求。

嵌入式fifo存儲器是一種在電子系統(tǒng)中得到廣泛應用的電路模塊，主要用于較大規(guī)模數(shù)據(jù)的存儲和交換。隨著信息化時代的推進，嵌入式系統(tǒng)的功能需求變得復雜多變，相對單一的功能模式早已不能滿足實際應用需求，包括要求存儲系統(tǒng)支持可配位寬、支持同步異步等。雖然嵌入式fifo存儲器早已應用于數(shù)字系統(tǒng)，但是很少有研究是基于優(yōu)化該嵌入硬核本身的?，F(xiàn)代大規(guī)模數(shù)據(jù)存儲和交換對嵌入式系統(tǒng)的要求不斷提高，由于其較廣泛的應用環(huán)境，使得單一模式的fifo存儲器無法滿足要求，無論從速度還是功能上都成為嵌入式fifo存儲器的制約因素。

技術實現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，提供一種嵌入式可配置fifo存儲器的結構，使其支持多種功能模式，拓寬應用場景。

本發(fā)明實施例提供了一種嵌入式可配置fifo存儲器，其特征在于，包括：雙端口存儲器，連接數(shù)據(jù)和地址端口，用于數(shù)據(jù)的存儲，且所述雙端口存儲器可變位寬；讀指針和寫指針，連接到所述雙端口存儲器的地址端口，作為fifo存儲器的地址；加法器，用于幾乎空偏移量和讀指針的相加，以及幾乎滿偏移量和寫指針的相加；讀地址計數(shù)器和寫地址計數(shù)器，分別連接到讀指針和寫指針，且所述讀地址計數(shù)器和寫地址計數(shù)器可變位寬；外部讀地址和外部寫地址，分別連接到讀指針和寫指針，且所述外部讀地址和外部寫地址可變位寬；二進制到格雷碼，用于對讀寫地址進行格雷碼轉換；延遲寄存器，用于對格雷碼轉換后的讀寫地址延遲一拍；比較器，用于比較格雷碼地址或延遲一拍的格雷碼地址，產生7個比較結果；幾乎空邏輯、空邏輯、滿邏輯和幾乎滿邏輯根據(jù)所述比較結果，分別生成幾乎空標志、空標志、滿標志和幾乎滿標志。

可選的，所述雙端口存儲器，具有獨立的數(shù)據(jù)讀寫端口，且支持讀寫位寬的配置，用于數(shù)據(jù)的存儲。

可選的，所述讀指針和寫指針為fifo存儲器的地址，連接到所述雙端口存儲器的地址端口，指定數(shù)據(jù)在存儲器中的讀寫位置，且所述讀指針和寫指針既可以來源于內部讀寫計數(shù)器，也可以來源于外部讀寫地址。

可選的，所述加法器，使用進位選擇加法結構，將幾乎空偏移量和讀指針相加，或將幾乎滿偏移量和寫指針相加，且溢出后不保留進位狀態(tài)。

可選的，所述讀地址計數(shù)器和寫地址計數(shù)器，k個窄位寬計數(shù)器組合產生全位寬地址，該方法可以提高計數(shù)器的工作頻率，其中k等于地址被劃分的段數(shù)；所述讀地址計數(shù)器和寫地址計數(shù)器支持地址的可變位寬，與數(shù)據(jù)端口的位寬配置結合，可實現(xiàn)獨立的讀寫位寬fifo存儲器。

可選的，所述二進制到格雷碼，用于支持格雷碼狀態(tài)保持和地址位寬的配置。

可選的，所述延遲寄存器，用于對格雷碼轉換后的讀寫地址延遲一拍。

可選的，所述比較器用于，比較格雷碼地址或延遲一拍的格雷碼地址，產生7個比較結果，以及支持同步fifo狀態(tài)和異步fifo狀態(tài)的產生；所述比較器內部包含可配置的移位模塊，用于支持不同讀寫位寬的fifo狀態(tài)位生成；所述比較器不僅提供是否相等的比較結果，還提供是否小于的比較結果。

可選的，所述比較器，還用于：根據(jù)所述7個比較結果，分別生成幾乎空標志、空標志、滿標志和幾乎滿標志，且同步fifo模式和異步fifo模式可以通過對所述比較結果的篩選進行切換。

本發(fā)明提供的一種嵌入式可配置fifo存儲器，是針對嵌入式系統(tǒng)中的fifo存儲器硬核模塊的優(yōu)化設計，這一優(yōu)化通過fifo存儲器結構上的改進，將同步邏輯和異步邏輯獨立開來，充分發(fā)揮了同步模式和異步模式的優(yōu)勢，并結合讀寫位寬配置，拓展了應用的靈活性。在設計中，通過在嵌入式可變位寬雙端口存儲器外圍搭建fifo控制邏輯，形成嵌入式可配置fifo存儲器，所述fifo控制邏輯的關鍵在于產生讀寫地址的7個比較結果，且?guī)缀蹩者壿?、空邏輯、滿邏輯和幾乎滿邏輯根據(jù)所述7個比較結果，分別生成同步模式或異步模式下的幾乎空標志、空標志、滿標志和幾乎滿標志。上述優(yōu)化不僅拓展了fifo存儲器的功能，而且沒有明顯增加硬件開銷，不會影響fifo存儲器的性能。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域的普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明一種嵌入式可配置fifo存儲器的結構示意圖。

圖2為本發(fā)明內部外部讀寫地址切換的方法示意圖。

圖3為本發(fā)明讀寫地址相關的7個比較結果的生成示意圖。

圖4為本發(fā)明同步模式和異步模式邏輯控制的方法示意圖。

具體實施方式

為了使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部份實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

圖1示例性示出了本發(fā)明實施例提供的一種嵌入式可配置fifo存儲器，如圖1所示：

一種嵌入式可配置fifo存儲器的結構，包括：雙端口存儲器，連接數(shù)據(jù)和地址端口，用于數(shù)據(jù)的存儲，且所述雙端口存儲器可變位寬；讀指針和寫指針，連接到所述雙端口存儲器的地址端口，作為fifo存儲器的地址；加法器，用于幾乎空偏移量和讀指針的相加，以及幾乎滿偏移量和寫指針的相加；讀地址計數(shù)器和寫地址計數(shù)器，與外部讀地址和外部寫地址并列，分別連接到讀指針和寫指針，且所述讀地址計數(shù)器和寫地址計數(shù)器可變位寬；二進制到格雷碼，用于對讀寫地址進行格雷碼轉換；延遲寄存器，用于對格雷碼轉換后的讀寫地址延遲一拍；比較器，用于比較格雷碼地址或延遲一拍的格雷碼地址，產生7個比較結果；幾乎空邏輯、空邏輯、滿邏輯和幾乎滿邏輯根據(jù)所述7個比較結果，分別生成幾乎空標志、空標志、滿標志和幾乎滿標志。

圖2示出內部外部讀寫地址切換的方法示意圖。如圖2所述：

外部讀/寫地址和讀/寫地址計數(shù)器經過選擇邏輯產生讀/寫指針，且所述選擇邏輯受內外地址選擇狀態(tài)機的控制，因為內部外部讀寫地址切換之前需要對讀寫狀態(tài)進行檢測，否則會造成讀錯誤或寫錯誤。內外地址切換之前，基于幾乎空/滿標志、空/滿標志、比較小于信號，內外地址選擇狀態(tài)機產生相應的讀/寫保持信號，控制讀寫計數(shù)器、讀寫狀態(tài)等是否維持當前狀態(tài)。所述比較小于信號由讀指針小于寫指針或寫指針小于讀指針的比較結果產生，用于確保內外地址切換前，讀寫指針沒有觸發(fā)任何空滿相關標志位。進一步地說明，內外地址選擇狀態(tài)機先進行內外地址的預切換，如果檢測到讀寫狀態(tài)滿足要求，則維持切換操作，否則撤銷切換操作。

圖3示出讀寫地址相關的7個比較結果的生成示意圖，如圖3所述：

7個比較結果包括帶延遲的幾乎空比較結果、幾乎空比較結果、帶延遲的空比較結果、空/滿比較結果、帶延遲的滿比較結果、幾乎滿比較結果和帶延遲的幾乎滿比較結果。讀指針與幾乎空偏移量相加的格雷碼，與延遲一拍的寫指針格雷碼比較，產生帶延遲的幾乎空比較結果；讀指針與幾乎空偏移量相加的格雷碼，與寫指針格雷碼比較，產生幾乎空比較結果；讀指針格雷碼，與延遲一拍的寫指針格雷碼比較，產生帶延遲的空比較結果；讀指針格雷碼，與寫指針格雷碼比較，產生空/滿比較結果；寫指針與幾乎滿偏移量相加的格雷碼，與延遲一拍的讀指針格雷碼比較，產生帶延遲的幾乎滿比較結果；寫指針與幾乎滿偏移量相加的格雷碼，與讀指針格雷碼比較，產生幾乎滿比較結果；寫指針格雷碼，與延遲一拍的讀指針格雷碼比較，產生帶延遲的滿比較結果。

圖4示出同步模式和異步模式邏輯控制的方法示意圖，如圖4所述：

一般來說，異步模式可以兼容同步模式，但如果異步邏輯工作在同步模式下，異步邏輯中延時的狀態(tài)位會影響同步模式的效率，而獨立的同步邏輯和異步邏輯有利于充分發(fā)揮各自的優(yōu)勢。同步狀態(tài)生成邏輯和異步狀態(tài)生成邏輯經過二選一選擇模塊，產生狀態(tài)標志位。同步狀態(tài)生成邏輯主要由帶延遲的比較結果提供輸入，由簡單的組合邏輯構成；異步狀態(tài)生成邏輯主要由無延遲的比較結果提供輸入，由簡單的組合邏輯和異步空/滿狀態(tài)生成邏輯構成。所述異步空/滿狀態(tài)生成邏輯基于緩沖延時原理，越過中間狀態(tài)，跳變到其他狀態(tài)，提高了異步模式下狀態(tài)翻轉的可靠性。

本發(fā)明是參照根據(jù)本發(fā)明實施例的方法、設備（系統(tǒng)）、和計算機程序產品的流程圖和／或方框圖來描述的。應理解可由計算機程序指令實現(xiàn)流程圖和／或方框圖中的每一流程和／或方框、以及流程圖和／或方框圖中的流程和／或方框的結合?？商峁┻@些計算機程序指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數(shù)據(jù)處理設備的處理器以產生一個機器，使得通過計算機或其他可編程數(shù)據(jù)處理設備的處理器執(zhí)行的指令產生用于實現(xiàn)在流程圖一個流程或多個流程和／或方框圖一個方框或多個方框中指定的功能的裝置。

這些計算機程序指令也可存儲在能引導計算機或其他可編程數(shù)據(jù)處理設備以特定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和／或方框圖一個方框或多個方框中指定的功能。

這些計算機程序指令也可裝載到計算機或其他可編程數(shù)據(jù)處理設備上，使得在計算機或其他可編程設備上執(zhí)行一系列操作步驟以產生計算機實現(xiàn)的處理，從而在計算機或其他可編程設備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和／或方框圖一個方框或多個方框中指定的功能的步驟。

盡管已描述了本發(fā)明的優(yōu)選實施例，但本領域內的技術人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。