本發(fā)明屬于信號(hào)傳輸領(lǐng)域，具體涉及一種1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試系統(tǒng)及測(cè)試方法。

背景技術(shù)：

飛行器內(nèi)部時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)1553B總線(xiàn)，具有分布處理、集中處理和實(shí)時(shí)響應(yīng)的特點(diǎn)，由于采用雙冗余系統(tǒng)，具備良好的容錯(cuò)性和可靠性，因此在航天航空領(lǐng)域得到廣泛應(yīng)用。1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)的可靠性直接影響到整個(gè)系統(tǒng)的正常運(yùn)行，總線(xiàn)故障會(huì)造成難以估計(jì)的損失。目前使用的1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試方法采用的終端數(shù)目為固定值，對(duì)于不同終端數(shù)目的裝備不能使用相同的測(cè)試方法，不利于測(cè)試方法的通用化，也不利于測(cè)試方法的低成本實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

(一)要解決的技術(shù)問(wèn)題

本發(fā)明的目的是提出一種1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試系統(tǒng)及測(cè)試方法，以解決如何適應(yīng)不同總線(xiàn)終端數(shù)量的問(wèn)題。

(二)技術(shù)方案

為解決上述技術(shù)問(wèn)題，本發(fā)明提出一種1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試系統(tǒng)及測(cè)試方法。

本發(fā)明提出一種1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試系統(tǒng)，該測(cè)試系統(tǒng)由一臺(tái)或多臺(tái)測(cè)試主機(jī)組成，每臺(tái)測(cè)試主機(jī)均包括底板、CPCI主機(jī)控制器、一體化KVM和多個(gè)1553B測(cè)試模塊；其中，1553B測(cè)試模塊，用于與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換；CPCI主機(jī)控制器，用于將通過(guò)1553B測(cè)試模塊得到的數(shù)據(jù)進(jìn)行分析，并得到1553B總線(xiàn)物理層線(xiàn)纜是否正常的測(cè)試結(jié)果；一體化KVM，用于對(duì)測(cè)試系統(tǒng)進(jìn)行控制以及對(duì)測(cè)試結(jié)果進(jìn)行外部監(jiān)視；1553B測(cè)試模塊、CPCI主機(jī)控制器和一體化KVM之間通過(guò)底板進(jìn)行數(shù)據(jù)交換。

進(jìn)一步地，1553B測(cè)試模塊包括變壓器、收發(fā)電路、FPGA控制器、DSP處理器和CPCI總線(xiàn)控制器；其中，變壓器，用于對(duì)收發(fā)電路與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行互聯(lián)，并以特定的變壓比實(shí)現(xiàn)幅值的變化；收發(fā)電路，用于與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換，進(jìn)行數(shù)字信號(hào)到1553B模擬信號(hào)的轉(zhuǎn)化；FPGA控制器，用于對(duì)收發(fā)電路得到的數(shù)據(jù)進(jìn)行邏輯處理，包括雙口RAM協(xié)議的制定及1553B協(xié)議的實(shí)現(xiàn)；DSP處理器，用于對(duì)FPGA控制器的數(shù)據(jù)傳輸進(jìn)行控制；CPCI總線(xiàn)控制器，用于將經(jīng)過(guò)FPGA控制器處理后的數(shù)據(jù)與CPCI主機(jī)控制器進(jìn)行交換。

進(jìn)一步地，DSP處理器為6713處理器。

進(jìn)一步地，多個(gè)1553B測(cè)試模塊被分別設(shè)置為1553B總線(xiàn)物理層線(xiàn)纜中的BC或RT節(jié)點(diǎn)。

進(jìn)一步地，測(cè)試系統(tǒng)采用3U便攜式CPCI加固計(jì)算機(jī)機(jī)箱，在機(jī)箱的側(cè)面具有1553B轉(zhuǎn)接電纜連接器。

進(jìn)一步地，底板具有多個(gè)空余插槽，用于增加1553B測(cè)試模塊；機(jī)箱內(nèi)具有多個(gè)空余卡槽，用于增加測(cè)試主機(jī)。

本發(fā)明提出一種1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試方法，采用上述測(cè)試系統(tǒng)，該測(cè)試方法包括如下步驟：

(1)使用一體化KVM，將多個(gè)1553B測(cè)試模塊設(shè)置為1553B總線(xiàn)物理層線(xiàn)纜中的多個(gè)不同節(jié)點(diǎn)；

(2)使用多個(gè)1553B測(cè)試模塊，與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換，并將數(shù)據(jù)傳輸至CPCI主機(jī)控制器；

(3)使用CPCI主機(jī)控制器，對(duì)數(shù)據(jù)進(jìn)行分析，并得到1553B總線(xiàn)物理層線(xiàn)纜是否正常的測(cè)試結(jié)果；

(4)使用一體化KVM，對(duì)處理后的測(cè)試結(jié)果進(jìn)行外部監(jiān)視。

進(jìn)一步地，步驟(1)中，將多個(gè)1553B測(cè)試模塊分別設(shè)置為1553B總線(xiàn)物理層線(xiàn)纜中的BC或RT節(jié)點(diǎn)。

進(jìn)一步地，步驟(2)具體包括如下步驟：使用變壓器，對(duì)收發(fā)電路與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行互聯(lián)，以特定的變壓比實(shí)現(xiàn)幅值的變化；使用收發(fā)電路，與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換，進(jìn)行數(shù)字信號(hào)到1553B模擬信號(hào)的轉(zhuǎn)化；使用FPGA控制器，對(duì)收發(fā)電路得到的數(shù)據(jù)進(jìn)行邏輯處理，包括雙口RAM協(xié)議的制定及1553B協(xié)議的實(shí)現(xiàn)；使用DSP處理器，對(duì)FPGA控制器的數(shù)據(jù)傳輸進(jìn)行控制；使用CPCI總線(xiàn)控制器，將經(jīng)過(guò)FPGA控制器處理后的數(shù)據(jù)與CPCI主機(jī)控制器進(jìn)行交換。

進(jìn)一步地，在進(jìn)行測(cè)試前，根據(jù)1553B總線(xiàn)物理層線(xiàn)纜所需終端的數(shù)量，對(duì)1553B測(cè)試模塊或測(cè)試主機(jī)的數(shù)量進(jìn)行相應(yīng)調(diào)整。

(三)有益效果

本發(fā)明的1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試系統(tǒng)及測(cè)試方法，對(duì)應(yīng)實(shí)際使用中的1553B總線(xiàn)所需終端的數(shù)量，使用包括多個(gè)1553B測(cè)試模塊的一臺(tái)或多臺(tái)測(cè)試主機(jī)，對(duì)1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)進(jìn)行測(cè)試。本發(fā)明的測(cè)試系統(tǒng)及測(cè)試方法能夠應(yīng)用于具有不同終端數(shù)目要求的測(cè)試環(huán)境。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例中測(cè)試系統(tǒng)示意圖；

圖2為本發(fā)明實(shí)施例中1553B測(cè)試模塊示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、內(nèi)容、和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步詳細(xì)描述。

本發(fā)明實(shí)施例中的一種1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試系統(tǒng)，采用3U便攜式CPCI加固計(jì)算機(jī)機(jī)箱，在機(jī)箱頂部安裝把手便于搬運(yùn)，在機(jī)箱的側(cè)面具有1553B轉(zhuǎn)接電纜連接器，方便操作者插拔。

在進(jìn)行測(cè)試前，根據(jù)1553B總線(xiàn)物理層線(xiàn)纜所需終端的數(shù)量，對(duì)1553B測(cè)試模塊或測(cè)試主機(jī)的數(shù)量進(jìn)行相應(yīng)調(diào)整。

如圖1所示，測(cè)試系統(tǒng)由兩臺(tái)測(cè)試主機(jī)組成，每臺(tái)測(cè)試主機(jī)均包括底板、CPCI主機(jī)控制器、一體化KVM和多個(gè)1553B測(cè)試模塊。一體化KVM，用于對(duì)測(cè)試系統(tǒng)進(jìn)行控制以及對(duì)測(cè)試結(jié)果進(jìn)行外部監(jiān)視。CPCI主機(jī)控制器，用于對(duì)數(shù)據(jù)進(jìn)行分析，并得到1553B總線(xiàn)物理層線(xiàn)纜是否正常的測(cè)試結(jié)果。1553B測(cè)試模塊、CPCI主機(jī)控制器和一體化KVM之間通過(guò)底板進(jìn)行數(shù)據(jù)交換。

其中，1553B測(cè)試模塊，用于與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換。1553B測(cè)試模塊被分別設(shè)置為1553B總線(xiàn)物理層線(xiàn)纜中的BC或RT節(jié)點(diǎn)，但是僅包括1個(gè)BC節(jié)點(diǎn)，其余均為RT節(jié)點(diǎn)，且各RT節(jié)點(diǎn)地址不可重復(fù)。如圖2所示，1553B測(cè)試模塊包括變壓器、收發(fā)電路、FPGA控制器、2個(gè)6713處理器和CPCI總線(xiàn)控制器。變壓器用于對(duì)收發(fā)電路與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行互聯(lián)，并以特定的變壓比實(shí)現(xiàn)幅值的變化；收發(fā)電路用于與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換，進(jìn)行數(shù)字信號(hào)到1553B模擬信號(hào)的轉(zhuǎn)化；FPGA控制器用于對(duì)收發(fā)電路得到的數(shù)據(jù)進(jìn)行兩套獨(dú)立的邏輯處理，包括雙口RAM協(xié)議的制定及1553B協(xié)議的實(shí)現(xiàn)；2個(gè)6713處理器用于通過(guò)各自的通道，對(duì)FPGA控制器的數(shù)據(jù)傳輸進(jìn)行控制；CPCI總線(xiàn)控制器用于將經(jīng)過(guò)FPGA控制器處理后的數(shù)據(jù)與CPCI主機(jī)控制器進(jìn)行交換。

本發(fā)明實(shí)施例采用上述測(cè)試系統(tǒng)，進(jìn)行1553B總線(xiàn)物理層線(xiàn)纜網(wǎng)絡(luò)測(cè)試方法，該測(cè)試方法包括如下步驟：

(1)使用一體化KVM，將多個(gè)1553B測(cè)試模塊設(shè)置為1553B總線(xiàn)物理層線(xiàn)纜中的多個(gè)BC或RT節(jié)點(diǎn)，但其中僅包括1個(gè)BC節(jié)點(diǎn)，其余均為RT節(jié)點(diǎn)；

(2)使用多個(gè)1553B測(cè)試模塊，與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換，并將數(shù)據(jù)傳輸至CPCI主機(jī)控制器，該步驟具體包括如下步驟：使用變壓器，對(duì)收發(fā)電路與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行互聯(lián)，以特定的變壓比實(shí)現(xiàn)幅值的變化；使用收發(fā)電路，與1553B總線(xiàn)物理層線(xiàn)纜進(jìn)行數(shù)據(jù)交換，進(jìn)行數(shù)字信號(hào)到1553B模擬信號(hào)的轉(zhuǎn)化；使用FPGA控制器，對(duì)收發(fā)電路得到的數(shù)據(jù)進(jìn)行邏輯處理，包括雙口RAM協(xié)議的制定及1553B協(xié)議的實(shí)現(xiàn)；使用2個(gè)6713處理器，對(duì)FPGA控制器的數(shù)據(jù)傳輸進(jìn)行控制；使用CPCI總線(xiàn)控制器，將經(jīng)過(guò)FPGA控制器處理后的數(shù)據(jù)與CPCI主機(jī)控制器進(jìn)行交換。

(3)使用CPCI主機(jī)控制器，對(duì)經(jīng)過(guò)FPGA控制器處理后的數(shù)據(jù)進(jìn)行分析，并得到1553B總線(xiàn)物理層線(xiàn)纜是否正常的測(cè)試結(jié)果；

(4)使用一體化KVM，對(duì)由CPCI主機(jī)控制器得到的測(cè)試結(jié)果進(jìn)行外部監(jiān)視。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。