本發(fā)明屬于儀器的數(shù)據(jù)采集領(lǐng)域的具體應(yīng)用，尤其涉及一種NEXT系列產(chǎn)品的高速同步數(shù)據(jù)采集儀。

背景技術(shù)：

數(shù)據(jù)采集系統(tǒng)的任務(wù)是將由傳感器將物理信號(hào)轉(zhuǎn)換成的模擬電信號(hào)進(jìn)行采集、處理并轉(zhuǎn)換成計(jì)算機(jī)能識(shí)別的數(shù)字信號(hào)，再由計(jì)算機(jī)來進(jìn)行相應(yīng)的計(jì)算和處理得出所需的數(shù)據(jù)。判斷一個(gè)數(shù)據(jù)采集系統(tǒng)性能的好壞，注重的是它的精度和速度。在保證精度的前提下，應(yīng)盡量提高的采樣速度，以滿足生產(chǎn)生活中對(duì)采集系統(tǒng)有實(shí)時(shí)采集、處理和控制的要求。數(shù)據(jù)采集系統(tǒng)起始于20世紀(jì)50年代，在1956年美國(guó)首先研究出用在軍事上的測(cè)試系統(tǒng)，目標(biāo)是由非熟練人員進(jìn)行操作并且由測(cè)試設(shè)備自動(dòng)控制完成。經(jīng)過60多年的發(fā)展，由于工業(yè)計(jì)算機(jī)、單片機(jī)和大規(guī)模集成電路的組合，使用軟件管理，使得數(shù)據(jù)采集系統(tǒng)的成本降低、體積減少、功能增加、采集處理能力不斷加強(qiáng)。目前，數(shù)據(jù)采集技術(shù)已經(jīng)在軍事、航空電子設(shè)備及宇航技術(shù)、工業(yè)領(lǐng)域被廣泛應(yīng)用。

國(guó)外數(shù)據(jù)采集技術(shù)在近些年已經(jīng)有了長(zhǎng)足發(fā)展，美國(guó)的安杰倫公司、美國(guó)的NI公司、比利時(shí)的LMS公司、丹麥的B&K公司等世界知名公司的軟件和硬件都走在世界的前列。在發(fā)達(dá)國(guó)家，基于GPS同步的數(shù)據(jù)采集系統(tǒng)同步技術(shù)也了有比較成熟的設(shè)計(jì)。在國(guó)內(nèi)，阿爾泰公司生產(chǎn)的PXI8008高速同步16路數(shù)據(jù)采集卡，可提供最高 100KSPS采樣率和14位的采樣分辨率，每個(gè)通道帶有8k的FIFO存儲(chǔ)區(qū)。研華公司生產(chǎn)的PCI-1714高速同步4路數(shù)據(jù)采集卡，可提供最高30MSPS采樣率和12位的采樣分辨率，每個(gè)模擬量通道使用了4個(gè)相同的電路和模數(shù)轉(zhuǎn)換器以實(shí)現(xiàn)同步采樣功能。基于FPGA組成形式靈活，而且可以集成外圍控制、譯碼和接口電路，速度快、效率高，非常適于大數(shù)據(jù)量的高速傳輸控制的特點(diǎn)，本發(fā)明采用LFXP2-5E-5TN144C作為系統(tǒng)的核心控制芯片，其時(shí)鐘頻率高，內(nèi)部時(shí)延小，全部的控制邏輯都可由硬件完成，容易實(shí)現(xiàn)硬件上的并行工作該發(fā)明將多通道數(shù)據(jù)采集與處理的實(shí)時(shí)性與同步性要求和FPGA芯片設(shè)計(jì)的靈活性結(jié)合起來，實(shí)現(xiàn)高精度的多通道同步的數(shù)據(jù)采集，對(duì)于基于FPGA的高速同步數(shù)據(jù)采集系統(tǒng)的研究具有非常重要的意義。本發(fā)明的采樣精度可達(dá)到16位高精度采集，能夠進(jìn)行多個(gè)通道的數(shù)據(jù)采集和數(shù)據(jù)輸出，并具有一致的高同步性，單通道采樣率和單通道輸出頻率都可達(dá)250KHz，可滿足實(shí)驗(yàn)室光電測(cè)量系統(tǒng)對(duì)信號(hào)采集同步、高速和高精度的要求。

技術(shù)實(shí)現(xiàn)要素：

為了進(jìn)一步解決儀器的數(shù)據(jù)高同步采集以及實(shí)時(shí)傳輸?shù)膯栴}。本發(fā)明的目的在于提供一種NEXT系列產(chǎn)品的高精度、多通道同步的數(shù)據(jù)采集儀，該發(fā)明具有結(jié)構(gòu)簡(jiǎn)單、兼容性好、實(shí)時(shí)性強(qiáng)、成本低廉的特點(diǎn)。

為了實(shí)現(xiàn)上述系統(tǒng)，本發(fā)明采取的技術(shù)方案是：

一種NEXT系列產(chǎn)品的高速同步數(shù)據(jù)采集儀，其特征在于該系統(tǒng)由輸入信號(hào)預(yù)處理電路、輸出信號(hào)預(yù)處理電路、同步A/D轉(zhuǎn)換電路、同步D/A轉(zhuǎn)換電路、FPGA主控芯片、CPCI控制總線、上位機(jī)構(gòu)成,其中，F(xiàn)PGA主控芯片內(nèi)部包括FIFO模塊和RAM模塊；首先，模擬信號(hào)經(jīng)輸入信號(hào)預(yù)處理電路后輸入到同步A/D轉(zhuǎn)換電路完成對(duì)模擬信號(hào)的采樣，轉(zhuǎn)換出的數(shù)字信號(hào)在FPGA內(nèi)部構(gòu)建的FIFO模塊中進(jìn)行緩存，然后，通過CPCI總線將FIFO中的數(shù)據(jù)傳送到上位機(jī)中，實(shí)現(xiàn)數(shù)據(jù)的同步采集及傳輸，同樣的，上位機(jī)通過CPCI總線將發(fā)送給D/A的信號(hào)數(shù)據(jù)傳輸給FPGA，存儲(chǔ)在其內(nèi)部構(gòu)建的模塊RAM模塊中，F(xiàn)PGA控制RAM中的數(shù)據(jù)傳輸給同步D/A轉(zhuǎn)換電路進(jìn)行數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換，最后，通過濾波和電壓放大電路進(jìn)行預(yù)處理，減小輸出信號(hào)的干擾，實(shí)現(xiàn)電壓信號(hào)的準(zhǔn)確輸出。

在該高速同步數(shù)據(jù)采集儀中，所述輸入信號(hào)預(yù)處理電路采用AD712芯片來完成對(duì)輸入模擬信號(hào)的預(yù)處理，實(shí)現(xiàn)輸入的模擬信號(hào)與后級(jí)電路的緩沖隔離，并且防止輸入信號(hào)與后級(jí)電路信號(hào)之間的相互干擾；AD712是一種高速、高精度、雙極型并且低成本的運(yùn)算放大器，其采用激光晶片修剪技術(shù)使得芯片具有非常低的偏移電壓漂移，最高為5uV/C，AD712提供卓越的動(dòng)態(tài)響應(yīng)特性和處理高精度的直流特性，轉(zhuǎn)換速率為16V/us，建立時(shí)間為1us，在0.1Hz到10Hz的范圍內(nèi)，AD712最大的電壓噪聲4uV。AD712優(yōu)越的交流和直流性能使它非常適合作為ADC和DAC的緩沖器。

在該高速同步數(shù)據(jù)采集儀中，所述輸出信號(hào)預(yù)處理電路同樣采用AD712芯片，將電壓進(jìn)行放大并降低輸出信號(hào)的雜波干擾；所以系統(tǒng)中采用兩片AD712作為DAC的緩沖器。系統(tǒng)中同樣采樣同相比例放大電路可以使電路具有高輸入電阻和低輸出電阻，同時(shí)在信號(hào)的輸入端可以進(jìn)行調(diào)零，在調(diào)試電路時(shí)具有重要意義，在反饋電路中，設(shè)計(jì)可調(diào)電阻進(jìn)行微調(diào)，更加確保了輸出信號(hào)的精度。

在該高速同步數(shù)據(jù)采集儀中，所述同步A/D轉(zhuǎn)換電路選用美國(guó)ADI公司的AD7656芯片，系統(tǒng)中采用硬件配置的方式，選用6通道采集三通道串口傳輸?shù)姆绞綄?duì)數(shù)據(jù)進(jìn)行采集及傳輸來進(jìn)行模數(shù)轉(zhuǎn)換；基于對(duì)轉(zhuǎn)換位數(shù)、轉(zhuǎn)換速率以及多個(gè)通道同步性因素的綜合考慮，在AD7656在芯片內(nèi)部集成了6個(gè)16位、快速、低功耗、逐次逼近型ADC，最高采樣速率可達(dá)250KSPS。AD7656適合于進(jìn)行高精度、較高速、多通道的同步數(shù)據(jù)采集。芯片內(nèi)部集成了低噪聲、寬帶寬采樣保持放大器，最高可處理8MHz的輸入頻率。AD7656同時(shí)具有一個(gè)高速并行接口和一個(gè)高速串行接口，可以微處理器連接。AD7656的6個(gè)通道是獨(dú)立的，每個(gè)通道包含1個(gè)采樣保持電路和1個(gè)16位逐次逼近寄存器(SAR)、1個(gè)模數(shù)轉(zhuǎn)換器，由CONVSTA、B、C三個(gè)啟動(dòng)信號(hào)控制3對(duì)通道同時(shí)采樣和轉(zhuǎn)換，將3個(gè)信號(hào)連接在一起，便可實(shí)現(xiàn)6路的同時(shí)采樣和轉(zhuǎn)換。

在該高速同步數(shù)據(jù)采集儀中，所述同步D/A轉(zhuǎn)換電路用于完成高精度的模數(shù)轉(zhuǎn)換；基于分辨率、建立時(shí)間和工作溫度范圍方面的考慮，D/A轉(zhuǎn)換芯片采用美國(guó)ADI公司生產(chǎn)的16位的數(shù)模轉(zhuǎn)換芯片DA7644；該芯片接受16位并行輸入數(shù)據(jù)，具有四路的模擬量輸出以及雙緩沖DAC輸入邏輯（允許所有DAC同時(shí)更新），同時(shí)該芯片的建立時(shí)間為10us，快速響應(yīng)信號(hào)輸出，功耗為20mW，在-40～85攝氏度的溫度范圍內(nèi)性能可靠，非常適合用于多路同步數(shù)據(jù)采集系統(tǒng)。

在該高速同步數(shù)據(jù)采集儀中，所述FPGA主控芯片采用Lattice公司的芯片LFXP2-5E-5TN144C作為系統(tǒng)的核心控制芯片，用于整個(gè)系統(tǒng)的數(shù)據(jù)交換與控制；Lattice XP2系列FPGA的最大特點(diǎn)是將基于FPGA結(jié)構(gòu)的查找表(LUT)與閃存非易失單元組合在一個(gè)被稱為FlexiFLASH的架構(gòu)中，使得LatticeXP2系列FPGA具備了非易失的特性，而且還提供了高保密性。另外，該器件還支持采用TransFR的現(xiàn)場(chǎng)更新。

在該高速同步數(shù)據(jù)采集儀中，所述CPCI控制總線采用橋接芯片PCI9056，配置芯片EEPROM選用的是128×16bit的串行EEPROM 93LC56B芯片，完成FPGA主控芯片的通信；PCI9056提供三種物理總線接口：CPCI總線接口，本地總線接口和串行EEPROM接口，PCI9056起到橋接的作用，將系統(tǒng)端的地址映射到本地總線上；PCI9056提供的CPCI總線接口引腳與CPCI總線協(xié)議中的接口信號(hào)引腳一致，只需要將PCI9056的系統(tǒng)端信號(hào)的對(duì)應(yīng)引腳與接插件上的CPCI對(duì)應(yīng)的信號(hào)引腳相連即可。在本系統(tǒng)中，PCI9056的配置芯片EEPROM選用的是128×16bit的串行EEPROM 93LC56B芯片，該芯片可以直接與PCI9056連接。

在該高速同步數(shù)據(jù)采集儀中，Lattice FPGA ispLEVER對(duì)于FPGA主控芯片的開發(fā)流程大致分為設(shè)計(jì)輸入、功能仿真、綜合、數(shù)據(jù)庫(kù)生成、映射、布局布線、靜態(tài)時(shí)序分析/時(shí)序仿真、生成位流文件和下載調(diào)試幾個(gè)步驟。

本發(fā)明的有益效果是：

一種NEXT系列產(chǎn)品的高速同步數(shù)據(jù)采集儀，其特征在于，系統(tǒng)由輸入信號(hào)預(yù)處理電路、輸出信號(hào)預(yù)處理電路、同步A/D轉(zhuǎn)換電路、同步D/A轉(zhuǎn)換電路、FPGA主控芯片、CPCI控制總線、上位機(jī)構(gòu)成,其中，F(xiàn)PGA主控芯片內(nèi)部包括FIFO模塊和RAM模塊；輸入信號(hào)預(yù)處理電路及輸出信號(hào)預(yù)處理電路分別用于輸入模擬信號(hào)的緩沖和輸出模擬信號(hào)的濾波；同步A/D轉(zhuǎn)換電路以及同步D/A轉(zhuǎn)換電路分別用于完成信號(hào)的模數(shù)轉(zhuǎn)換以及模數(shù)轉(zhuǎn)換；FPGA主控芯片作為系統(tǒng)的主控制器，使用Lattice FPGA ispLEVER軟件對(duì)其進(jìn)行開發(fā)使其具備了控制數(shù)據(jù)同步采集和同步輸出的功能；上位機(jī)作為系統(tǒng)交互端與CPCI控制總線連接，同系統(tǒng)進(jìn)行通訊；該發(fā)明可實(shí)現(xiàn)多通道同步數(shù)據(jù)的高速采集；該發(fā)明具有結(jié)構(gòu)簡(jiǎn)單、兼容性好、實(shí)時(shí)性強(qiáng)、成本低廉的特點(diǎn)。

附圖說明

以下結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步的解釋說明。

圖1是一種NEXT系列產(chǎn)品的高速同步數(shù)據(jù)采集儀總體框架圖；

圖2是輸入信號(hào)的預(yù)處理電路圖；

圖3是輸出信號(hào)的預(yù)處理電路圖；

圖4是同步A/D轉(zhuǎn)換電路設(shè)計(jì)圖；

圖5是同步D/A轉(zhuǎn)換電路設(shè)計(jì)圖；

圖6是CPCI總線接口示意圖；

圖7是PCI9056配置電路圖；

圖8是FPGA主控芯片的開發(fā)流程圖。

具體實(shí)施方式

本發(fā)明的具體實(shí)施方式為：所述的一種NEXT系列產(chǎn)品的高速同步數(shù)據(jù)采集儀，首先，模擬信號(hào)經(jīng)輸入信號(hào)預(yù)處理電路后輸入到同步A/D轉(zhuǎn)換電路完成對(duì)模擬信號(hào)的采樣，轉(zhuǎn)換出的數(shù)字信號(hào)在FPGA內(nèi)部構(gòu)建的FIFO模塊中進(jìn)行緩存，然后，通過CPCI總線將FIFO中的數(shù)據(jù)傳送到上位機(jī)中，實(shí)現(xiàn)數(shù)據(jù)的同步采集及傳輸，同樣的，上位機(jī)通過CPCI總線將發(fā)送給D/A的信號(hào)數(shù)據(jù)傳輸給FPGA，存儲(chǔ)在其內(nèi)部構(gòu)建的模塊RAM模塊中，F(xiàn)PGA控制RAM中的數(shù)據(jù)傳輸給同步D/A轉(zhuǎn)換電路進(jìn)行數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換，最后，通過濾波和電壓放大電路進(jìn)行預(yù)處理，減小輸出信號(hào)的干擾，實(shí)現(xiàn)電壓信號(hào)的準(zhǔn)確輸出。

圖1是一種NEXT系列產(chǎn)品的高速同步數(shù)據(jù)采集儀總體框架圖，該系統(tǒng)由由輸入信號(hào)預(yù)處理電路、輸出信號(hào)預(yù)處理電路、同步A/D轉(zhuǎn)換電路、同步D/A轉(zhuǎn)換電路、FPGA主控芯片、CPCI控制總線、上位機(jī)構(gòu)成,其中，F(xiàn)PGA主控芯片內(nèi)部包括FIFO模塊和RAM模塊；輸入信號(hào)預(yù)處理電路及輸出信號(hào)預(yù)處理電路分別與同步A/D轉(zhuǎn)換電路和同步D/A轉(zhuǎn)換電路連接，分別用于輸入模擬信號(hào)的緩沖和輸出模擬信號(hào)的濾波；同步A/D轉(zhuǎn)換電路以及同步D/A轉(zhuǎn)換電路同F(xiàn)PGA主控芯片之間采用I/O口連接，分別用于完成信號(hào)的模數(shù)轉(zhuǎn)換以及模數(shù)轉(zhuǎn)換；FPGA主控芯片作為系統(tǒng)的主控制器與CPCI控制總線之間通過PCI接口電路連接；上位機(jī)作為系統(tǒng)交互端與CPCI控制總線連接，同系統(tǒng)進(jìn)行通訊；該發(fā)明可實(shí)現(xiàn)多通道同步數(shù)據(jù)的高速采集。

圖2是輸入信號(hào)的預(yù)處理電路圖，所述輸入信號(hào)預(yù)處理電路采用AD712芯片來完成對(duì)輸入模擬信號(hào)的預(yù)處理，實(shí)現(xiàn)輸入的模擬信號(hào)與后級(jí)電路的緩沖隔離，并且防止輸入信號(hào)與后級(jí)電路信號(hào)之間的相互干擾；AD712是一種高速、高精度、雙極型并且低成本的運(yùn)算放大器，其采用激光晶片修剪技術(shù)使得芯片具有非常低的偏移電壓漂移，最高為5μV/C，AD712提供卓越的動(dòng)態(tài)響應(yīng)特性和處理高精度的直流特性，轉(zhuǎn)換速率為16V/μs，建立時(shí)間為1μs，在0.1Hz到10Hz的范圍內(nèi)，AD712最大的電壓噪聲4μV。AD712優(yōu)越的交流和直流性能使它非常適合作為ADC和DAC的緩沖器

圖3所述輸出信號(hào)預(yù)處理電路同樣采用AD712芯片，將電壓進(jìn)行放大并降低輸出信號(hào)的雜波干擾；所以系統(tǒng)中采用兩片AD712作為DAC的緩沖器。系統(tǒng)中同樣采樣同相比例放大電路可以使電路具有高輸入電阻和低輸出電阻，同時(shí)在信號(hào)的輸入端可以進(jìn)行調(diào)零，在調(diào)試電路時(shí)具有重要意義，在反饋電路中，設(shè)計(jì)可調(diào)電阻進(jìn)行微調(diào)，更加確保了輸出信號(hào)的精度。

圖4是同步A/D轉(zhuǎn)換電路設(shè)計(jì)圖，所述同步A/D轉(zhuǎn)換電路選用美國(guó)ADI公司的AD7656芯片，系統(tǒng)中采用硬件配置的方式，選用6通道采集三通道串口傳輸?shù)姆绞綄?duì)數(shù)據(jù)進(jìn)行采集及傳輸來進(jìn)行模數(shù)轉(zhuǎn)換；基于對(duì)轉(zhuǎn)換位數(shù)、轉(zhuǎn)換速率以及多個(gè)通道同步性因素的綜合考慮，在AD7656在芯片內(nèi)部集成了6個(gè)16位、快速、低功耗、逐次逼近型ADC，最高采樣速率可達(dá)250KSPS。AD7656適合于進(jìn)行高精度、較高速、多通道的同步數(shù)據(jù)采集。芯片內(nèi)部集成了低噪聲、寬帶寬采樣保持放大器，最高可處理8MHz的輸入頻率。AD7656同時(shí)具有一個(gè)高速并行接口和一個(gè)高速串行接口，可以微處理器連接。AD7656的6個(gè)通道是獨(dú)立的，每個(gè)通道包含1個(gè)采樣保持電路和1個(gè)16位逐次逼近寄存器(SAR)、1個(gè)模數(shù)轉(zhuǎn)換器，由CONVSTA、B、C三個(gè)啟動(dòng)信號(hào)控制3對(duì)通道同時(shí)采樣和轉(zhuǎn)換，將3個(gè)信號(hào)連接在一起，便可實(shí)現(xiàn)6路的同時(shí)采樣和轉(zhuǎn)換。

圖5是同步D/A轉(zhuǎn)換電路設(shè)計(jì)圖，所述同步D/A轉(zhuǎn)換電路用于完成高精度的模數(shù)轉(zhuǎn)換；基于分辨率、建立時(shí)間和工作溫度范圍方面的考慮，D/A轉(zhuǎn)換芯片采用美國(guó)ADI公司生產(chǎn)的16位的數(shù)模轉(zhuǎn)換芯片DA7644；該芯片接受16位并行輸入數(shù)據(jù)，具有四路的模擬量輸出以及雙緩沖DAC輸入邏輯（允許所有DAC同時(shí)更新），同時(shí)該芯片的建立時(shí)間為10us，快速響應(yīng)信號(hào)輸出，功耗為20mW，在-40～85攝氏度的溫度范圍內(nèi)性能可靠，非常適合用于多路同步數(shù)據(jù)采集系統(tǒng)。

圖6是CPCI總線接口示意圖，所述CPCI控制總線支持32位PCI2.2標(biāo)準(zhǔn)，總線操作速率可達(dá)到66MHz，所需內(nèi)核電壓較小同時(shí)芯片封裝尺寸較小的PCI9056橋接芯片進(jìn)行設(shè)計(jì)；配置芯片EEPROM選用的是128×16bit的串行EEPROM 93LC56B芯片，完成FPGA主控芯片的通信；PCI9056提供三種物理總線接口：CPCI總線接口，本地總線接口和串行EEPROM接口，PCI9056起到橋接的作用，將系統(tǒng)端的地址映射到本地總線上；PCI9056提供的CPCI總線接口引腳與CPCI總線協(xié)議中的接口信號(hào)引腳一致，只需要將PCI9056的系統(tǒng)端信號(hào)的對(duì)應(yīng)引腳與接插件上的CPCI對(duì)應(yīng)的信號(hào)引腳相連即可。

圖7是PCI9056配置電路圖，在本系統(tǒng)中，PCI9056的配置芯片EEPROM選用的是128×16bit的串行EEPROM 93LC56B芯片，該芯片可以直接與PCI9056連接。PCI9056本質(zhì)上是一個(gè)橋接設(shè)備，它負(fù)責(zé)把CPCI總線對(duì)某一段CPCI總線地址空間的各種操作(包括讀、寫)轉(zhuǎn)換為相應(yīng)的本地總線上的操作。配置寄存器的任務(wù)就是要把某一段本地地址映射為CPCI地址，也就是說當(dāng)上位機(jī)要訪問本地地址空間時(shí) 要知道其對(duì)應(yīng)的CPCI總線地址。

圖8是FPGA主控芯片的開發(fā)流程圖，所述的FPGA主控芯片的開發(fā)流程如下所示：

步驟1、設(shè)計(jì)輸入；

步驟2、功能仿真；

步驟3、綜合優(yōu)化；

步驟4、數(shù)據(jù)庫(kù)生成；

步驟5、映射；

步驟6、布局布線；

步驟7、時(shí)序仿真以及靜態(tài)時(shí)序分析，合格則執(zhí)行步驟8，不合格則同時(shí)轉(zhuǎn)到步驟1、步驟3、步驟5；

步驟8、生產(chǎn)位流文件；

步驟9、下載調(diào)試。

除了上述以外本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員也都能理解到，在此說明和圖示的具體實(shí)施例都可以進(jìn)一步變動(dòng)結(jié)合。雖然本發(fā)明是就其較佳實(shí)施例予以示圖說明的，但是熟悉本技術(shù)的人都可理解到，在所述權(quán)利要求書中所限定的本發(fā)明的精神和范圍內(nèi)，還可對(duì)本發(fā)明做出多種改動(dòng)和變動(dòng)。