一種對稱fir算法的并行化二維分割方法及其硬件結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明涉及一種對稱FIR算法的并行化二維分割方法，包括設(shè)定對稱FIR算法的參數(shù)：源向量點(diǎn)數(shù)，濾波系數(shù)長度；2）采用支持四路并行運(yùn)算的乘法器、加法器通過對稱FIR算法處理源數(shù)據(jù)；3）根據(jù)源數(shù)據(jù)長度，采用不同的算法完成DMA搬運(yùn)階段。有益效果為：解決了DMA搬運(yùn)階段基于并行化設(shè)計(jì)的數(shù)據(jù)細(xì)粒度分割、數(shù)據(jù)存放問題，以及向量長度過大而內(nèi)存容量受限，需要作多次DMA搬入、處理、搬出，由此帶來的源數(shù)據(jù)粗粒度分割問題。
【專利說明】-種對稱FIR算法的并行化二維分割方法及其硬件結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及基于固定資源的硬件系統(tǒng)的對稱FIR算法及其硬件實(shí)現(xiàn)，尤其涉及一 種對稱FIR算法的并行化二維分割方法及其硬件架構(gòu)。

【背景技術(shù)】
[0002] 數(shù)字信號(hào)處理技術(shù)廣泛應(yīng)用于多媒體、數(shù)據(jù)通信、雷達(dá)成像、地質(zhì)探測、航空航天 等工程【技術(shù)領(lǐng)域】，近年來又成為人工智能、模式識(shí)別、神經(jīng)網(wǎng)絡(luò)等新興學(xué)科的理論基礎(chǔ)之 一，涉及范圍非常廣泛。而隨著半導(dǎo)體工藝技術(shù)的不斷提升，為大批量數(shù)據(jù)的實(shí)時(shí)處理提供 了可能。
[0003] 對稱系數(shù)FIR濾波器，最為重要的數(shù)字信號(hào)處理方法，常用于相位失真要求較高 的場合。例如希爾伯特變化器，高保真音響系統(tǒng)?；诓煌膽?yīng)用需求W及側(cè)重點(diǎn)，對稱 FIR算法有不同的設(shè)計(jì)架構(gòu)。設(shè)計(jì)方法上有基本的串、并行乘累加器，同時(shí)也可采用傅里葉 重建技術(shù)，麥克米蘭方法等。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明目的在于克服W上現(xiàn)有技術(shù)之不足，提供一種對稱FIR算法的并行化二維 分割方法，具體有W下技術(shù)方案實(shí)現(xiàn)： 所述對稱FIR算法的并行化二維分割方法，包括 1) 對稱FIR算法的參數(shù)設(shè)定為源向量點(diǎn)數(shù)；firjiumber，濾波系數(shù)長度；fir_orde;r ; 2) 采用支持四路并行運(yùn)算的乘法器、加法器通過對稱FIR算法處理源數(shù)據(jù)； 3) 若源數(shù)據(jù)長度較小，W至于現(xiàn)有的內(nèi)存容量可W支持一次性完成所有處理時(shí)，按照 基于結(jié)果數(shù)量的平均劃分或者基于運(yùn)算量的平均劃分，轉(zhuǎn)入步驟4);若當(dāng)需要處理的源數(shù) 據(jù)是個(gè)很大的向量，即給定參數(shù)fir_number較大，W致源數(shù)據(jù)無法一次性導(dǎo)入內(nèi)存，將源 數(shù)據(jù)進(jìn)行分割，轉(zhuǎn)入步驟5); 4) 在DMA搬運(yùn)階段，依次把每一部分的數(shù)據(jù)寫入到指定的bank中，把第一部分的源數(shù) 寫入之前，需要預(yù)先寫入fir_order-l個(gè)零，緊接著導(dǎo)入源數(shù)據(jù)，在最后一路源數(shù)據(jù)寫入之 后，需寫入fir_〇rde;r-l個(gè)零至相應(yīng)bank,最終形成的r_numer+fi;r_orde;r-l)個(gè)結(jié)果； 5) 設(shè)定bank的容量為8K，W 30K為臨界區(qū)間，當(dāng)點(diǎn)數(shù)在30 (n-1) K?30nK之間時(shí)，共 需n次DMA數(shù)據(jù)搬運(yùn)操作，得到fir_number+ fir_orde;r -1-30 (n-l)K個(gè)結(jié)果，其中n為 任意正整數(shù)。
[0005] 所述對稱FIR算法的并行化二維分割方法的進(jìn)一步設(shè)計(jì)在于，所述乘法器采用4 個(gè)單精度浮點(diǎn)復(fù)數(shù)乘法器，16個(gè)單精度浮點(diǎn)加法器。
[0006] 所述對稱FIR算法的并行化二維分割方法的進(jìn)一步設(shè)計(jì)在于，所述步驟4)中 第一路到第四路實(shí)際運(yùn)算得到的結(jié)果數(shù)量分別對應(yīng)的CTL代碼分別為（fir_numer+fir_ order-1)>>2, ((fir_numer+fir_order-l)〉〉1) - ((fir_numer+fir_order-l)〉〉2)， (fir_numer+fir_order-l)〉〉2 W 及（fir_numer+fir_order-l) - ((fir_numer+fir_ order-1)>>1)- ((fir_numer+fir_order-l)〉〉2)。
[0007] 所述對稱FIR算法的并行化二維分割方法的進(jìn)一步設(shè)計(jì)在于，所述步驟4)與步驟 5)中的DMA數(shù)據(jù)搬運(yùn)操作中通過采用兵兵操作存取源數(shù)據(jù)及結(jié)果數(shù)據(jù)，源數(shù)據(jù)及結(jié)果數(shù)據(jù) 的存取僅使用了總內(nèi)存容量的一半。
[0008] 如上述對稱FIR算法的并行化二維分割方法提供一種硬件結(jié)構(gòu)，包括兩路數(shù)據(jù)存 儲(chǔ)單元與四路乘累加器，所述兩路數(shù)據(jù)存儲(chǔ)單元分別與所述累加器通信連接，所述每路存 儲(chǔ)單元分別包括源操作數(shù)存儲(chǔ)模塊與結(jié)果存儲(chǔ)模塊，所述源操作數(shù)存儲(chǔ)模塊包括八個(gè)地址 連續(xù)的源操作數(shù)存儲(chǔ)塊與一個(gè)系數(shù)存儲(chǔ)塊；所述結(jié)果存儲(chǔ)模塊包括四個(gè)地址連續(xù)的結(jié)果數(shù) 存儲(chǔ)塊。
[0009] 所述的硬件結(jié)構(gòu)的進(jìn)一步設(shè)計(jì)在于，每個(gè)存儲(chǔ)塊的深度為8化。
[0010] 所述的硬件結(jié)構(gòu)的進(jìn)一步設(shè)計(jì)在于，所述乘累加器包括一級(jí)乘法器、第一級(jí)加法 器輸入選擇單元、第一級(jí)加法器、第一級(jí)加法器結(jié)果寄存單元、第二級(jí)加法器輸入選擇單 元、第二加法器W及第二級(jí)加法器結(jié)果寄存單元，所述一級(jí)乘法器、第一級(jí)加法器輸入選擇 單元、第一級(jí)加法器、第一級(jí)加法器結(jié)果寄存單元、第二級(jí)加法器輸入選擇單元、第二加法 器W及第二級(jí)加法器結(jié)果寄存單元依次通信連接。
[0011] 所述的硬件結(jié)構(gòu)的進(jìn)一步設(shè)計(jì)在于，所述第一級(jí)加法器輸入選擇單元為第一多路 選擇器，所述第二級(jí)加法器輸入選擇單元由第二多路選擇器與第H多路選擇器并接組成， 所述第一級(jí)加法器結(jié)果寄存單元由第一寄存區(qū)間與第二寄存區(qū)間串接組成，每個(gè)寄存區(qū)間 又由兩個(gè)寄存器串接組成，所述第二級(jí)加法器結(jié)果寄存單元為一個(gè)寄存器，所述兩個(gè)個(gè)寄 存區(qū)間的輸入端、輸出端分別連接所述第H多路選擇器，所述第一多路選擇器的一輸入端 與第一寄存區(qū)間的輸入端連接，所述第H多路選擇器的的一輸入端與第二級(jí)加法器結(jié)果寄 存單元連接。
[0012] 所述的硬件結(jié)構(gòu)的進(jìn)一步設(shè)計(jì)在于，所述乘累加器設(shè)有H個(gè)輸入端分別為第一源 操作數(shù)輸入端、第二源操作數(shù)輸入端W及系數(shù)輸入端，所述乘累加器分別通過第一源操作 數(shù)輸入端、第二源操作數(shù)輸入端與源操作數(shù)存儲(chǔ)塊通信連接，通過所述系數(shù)輸入端與系數(shù) 存儲(chǔ)塊通信連接。
[0013] 本發(fā)明的優(yōu)點(diǎn)如下： 本發(fā)明基于運(yùn)算資源、存儲(chǔ)資源固定的硬件系統(tǒng)，充分研究對稱FIR算法的乘累加結(jié) 構(gòu)特點(diǎn)，給出對稱FIR算法的并行化"二維分割"方法，實(shí)現(xiàn)了硬件并行化及對任意向量點(diǎn) 數(shù)的覆蓋。該方法解決了 DMA搬運(yùn)階段基于并行化設(shè)計(jì)的數(shù)據(jù)細(xì)粒度分割、數(shù)據(jù)存放問題， W及向量長度過大而內(nèi)存容量受限，需要作多次DMA搬入、處理、搬出，由此帶來的源數(shù)據(jù) 粗粒度分割問題。

【專利附圖】

【附圖說明】
[0014] 圖1是對稱FIR算法補(bǔ)零及滑窗不意圖。
[0015] 圖2是對稱FIR算法并行設(shè)計(jì)劃分圖示。
[0016] 圖3是對稱FIR算法乘累加器內(nèi)部結(jié)構(gòu)示意圖。
[0017] 圖4是對稱FIR算法硬件頂層模塊互聯(lián)示意圖。

【具體實(shí)施方式】
[0018] 下面結(jié)合附圖對本發(fā)明方案進(jìn)行詳細(xì)說明。
[0019] 對稱系數(shù)FIR濾波器，最為重要的數(shù)字信號(hào)處理方法，常用于相位失真要求較高 的場合。例如希爾伯特變化器，高保真音響系統(tǒng)?；诓煌膽?yīng)用需求W及側(cè)重點(diǎn)，對稱 FIR算法有不同的設(shè)計(jì)架構(gòu)。設(shè)計(jì)方法上有基本的串、并行乘累加器，同時(shí)也可采用傅里葉 重建技術(shù)，麥克米蘭方法等。
[0020] 對于N階數(shù)字FIR濾波器，濾波器系數(shù)為，其中，。對于信號(hào)，F(xiàn)IR濾波器輸出為：

【權(quán)利要求】
1. 一種對稱FIR算法的并行化二維分割方法，其特征在于包括 1) 對稱FIR算法的參數(shù)設(shè)定為源向量點(diǎn)數(shù)：fir_number，濾波系數(shù)長度：fir_order ; 2) 采用支持四路并行運(yùn)算的乘法器、加法器通過對稱FIR算法處理源數(shù)據(jù)； 3) 若源數(shù)據(jù)長度較小，以至于現(xiàn)有的內(nèi)存容量可以支持一次性完成所有處理時(shí)，按照 基于結(jié)果數(shù)量的平均劃分或者基于運(yùn)算量的平均劃分，轉(zhuǎn)入步驟4);若當(dāng)需要處理的源數(shù) 據(jù)是個(gè)很大的向量，即給定參數(shù)fir_nUmber較大，以致源數(shù)據(jù)無法一次性導(dǎo)入內(nèi)存，將源 數(shù)據(jù)進(jìn)行分割，轉(zhuǎn)入步驟5); 4) 在DMA搬運(yùn)階段，依次把每一部分的數(shù)據(jù)寫入到指定的bank中，把第一部分的源數(shù) 寫入之前，需要預(yù)先寫入fir_〇rder-l個(gè)零，緊接著導(dǎo)入源數(shù)據(jù)，在最后一路源數(shù)據(jù)寫入之 后，需寫入fir_order_l個(gè)零至相應(yīng)bank,最終形成（fir_numer+fir_order-l)個(gè)結(jié)果； 5) 設(shè)定bank的容量為8K，以30K為臨界區(qū)間，當(dāng)點(diǎn)數(shù)在30 (n-1) K~30nK之間時(shí)，共 需n次DMA數(shù)據(jù)搬運(yùn)操作，得到fir_number+ fir_order -1-30 (n-l)K個(gè)結(jié)果，其中n為 任意正整數(shù)。
2. 根據(jù)權(quán)利要求1所述的對稱FIR算法的并行化二維分割方法，其特征在于所述乘法 器采用4個(gè)單精度浮點(diǎn)復(fù)數(shù)乘法器，16個(gè)單精度浮點(diǎn)加法器。
3. 根據(jù)權(quán)利要求1所述的對稱FIR算法的并行化二維分割方法，其特征在于所述 步驟4)中第一路到第四路實(shí)際運(yùn)算得到的結(jié)果數(shù)量分別對應(yīng)的RTL代碼分別為（fir_ numer+fir_order-l) >>2, ((f ir_numer+f ir_order-l) >>1) - ((f ir_numer+f ir_ order-1) >>2), (fir_numer+fir_order_l) >>2 以及（fir_numer+fir_order_l) - ((fir_ numer+fir_order-l)>>1)- ((fir_numer+fir_order_l)>>2)〇
4. 根據(jù)權(quán)利要求1所述的對稱FIR算法的并行化二維分割方法，其特征在于所述步驟 4)與步驟5)中的DMA數(shù)據(jù)搬運(yùn)操作中通過采用乒乓操作存取源數(shù)據(jù)及結(jié)果數(shù)據(jù)，源數(shù)據(jù)及 結(jié)果數(shù)據(jù)的存取僅使用了總內(nèi)存容量的一半。
5. 根據(jù)權(quán)利要求1-4所述的對稱FIR算法的并行化二維分割方法提供一種硬件結(jié)構(gòu)， 其特征在于包括兩路數(shù)據(jù)存儲(chǔ)單元與四路乘累加器，所述兩路數(shù)據(jù)存儲(chǔ)單元分別與所述累 加器通信連接，所述每路存儲(chǔ)單元分別包括源操作數(shù)存儲(chǔ)模塊與結(jié)果存儲(chǔ)模塊，所述源操 作數(shù)存儲(chǔ)模塊包括八個(gè)地址連續(xù)的源操作數(shù)存儲(chǔ)塊與一個(gè)系數(shù)存儲(chǔ)塊；所述結(jié)果存儲(chǔ)模塊 包括四個(gè)地址連續(xù)的結(jié)果數(shù)存儲(chǔ)塊。
6. 根據(jù)權(quán)利要求5所述的硬件結(jié)構(gòu)，其特征在于，每個(gè)存儲(chǔ)塊的深度為8kb。
7. 根據(jù)權(quán)利要求5所述的硬件結(jié)構(gòu)，其特征在于所述乘累加器包括一級(jí)乘法器、第一 級(jí)加法器輸入選擇單元、第一級(jí)加法器、第一級(jí)加法器結(jié)果寄存單元、第二級(jí)加法器輸入選 擇單元、第二加法器以及第二級(jí)加法器結(jié)果寄存單元，所述一級(jí)乘法器、第一級(jí)加法器輸入 選擇單元、第一級(jí)加法器、第一級(jí)加法器結(jié)果寄存單元、第二級(jí)加法器輸入選擇單元、第二 加法器以及第二級(jí)加法器結(jié)果寄存單元依次通信連接。
8. 根據(jù)權(quán)利要求7所述的硬件結(jié)構(gòu)，其特征在于所述第一級(jí)加法器輸入選擇單元為第 一多路選擇器，所述第二級(jí)加法器輸入選擇單元由第二多路選擇器與第三多路選擇器并接 組成，所述第一級(jí)加法器結(jié)果寄存單元由第一寄存區(qū)間與第二寄存區(qū)間串接組成，每個(gè)寄 存區(qū)間又由兩個(gè)寄存器串接組成，所述第二級(jí)加法器結(jié)果寄存單元為一個(gè)寄存器，所述兩 個(gè)個(gè)寄存區(qū)間的輸入端、輸出端分別連接所述第三多路選擇器，所述第一多路選擇器的一 輸入端與第一寄存區(qū)間的輸入端連接，所述第三多路選擇器的的一輸入端與第二級(jí)加法器 結(jié)果寄存單元連接。
9.根據(jù)權(quán)利要求7所述的硬件結(jié)構(gòu)，其特征在于所述乘累加器設(shè)有三個(gè)輸入端分別為 第一源操作數(shù)輸入端、第二源操作數(shù)輸入端以及系數(shù)輸入端，所述乘累加器分別通過第一 源操作數(shù)輸入端、第二源操作數(shù)輸入端與源操作數(shù)存儲(chǔ)塊通信連接，通過所述系數(shù)輸入端 與系數(shù)存儲(chǔ)塊通信連接。
【文檔編號(hào)】G06F17/50GK104504205SQ201410827960
【公開日】2015年4月8日 申請日期:2014年12月29日 優(yōu)先權(quán)日:2014年12月29日
【發(fā)明者】潘紅兵, 李麗, 黃炎, 陳鎧, 周海斌, 何書專, 李偉, 沙金 申請人:南京大學(xué), 中國電子科技集團(tuán)公司第十四研究所