用于描述單柵非易失存儲單元的理論模型及其建立方法
【專利摘要】本發(fā)明公開了一種用于描述單柵非易失存儲單元的理論模型,該理論模型如下：其中，Qg_C,0表示控制管的柵極初始電荷，Qg_T,0表示隧穿管的柵極初始電荷，Vgc表示浮柵與控制端子之間的電勢差，Vgt表示浮柵與隧穿端子之間的電勢差。根據(jù)本發(fā)明所提出的理論模型，設(shè)計者可以精確的得出存儲單元的浮柵電勢與浮柵電荷以及外部端口電壓之間的關(guān)系，從而能夠正確的評估、優(yōu)化所設(shè)計的單柵非易失存儲單元。
【專利說明】用于描述單柵非易失存儲單元的理論模型及其建立方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于微電子【技術(shù)領(lǐng)域】，涉及半導(dǎo)體集成電路的存儲技術(shù)，具體是指與標準 CMOS工藝兼容的單柵非易失存儲單元。
【背景技術(shù)】
[0002] 近年來，各種不同結(jié)構(gòu)的單柵非易失存儲單元被提出。這種類型的存儲單元能 夠與標準CMOS工藝兼容，被應(yīng)用在很多低成本、小容量的場合，如射頻識別標簽芯片以及 微控制器。目前有多種機制可以對單柵非易失存儲單元進行擦寫，如溝道熱載流子注入、 F〇Wler-N〇rdheim(FN)隧穿等。FN隧穿具有低功耗、高效率的特點，因此被廣泛應(yīng)用。典 型的單柵非易失存儲單元如圖1所示，包括控制管101以及隧穿管102,控制管101的源極 105、漏極106以及阱103連接在一起構(gòu)成控制端子，隧穿管102的源極107、漏極108以及 阱104連接在一起構(gòu)成隧穿端子，控制管101的柵極與隧穿管102的柵極連接在一起構(gòu)成 浮柵109。
[0003] 對存儲單元進行評估及優(yōu)化需要一個精確的模型來支持，而目前通用的BSIM3V3 模型并不支持FN隧穿或熱載流子注入等物理機制，并且也不支持對浮柵器件的仿真，因此 無法直接使用電路仿真的方法對存儲單元進行仿真。目前只有通過TCAD半導(dǎo)體器件仿真 軟件進行仿真，但這種方法需要得到半導(dǎo)體制造工廠的具體工藝參數(shù)才能準確預(yù)測存儲單 元的特性，而這些參數(shù)一般很難得到，即使得到了也還是要根據(jù)實際測試結(jié)果進行校準才 行。因此，為了更好的對存儲單元的擦寫特性進行評估，需要建立相應(yīng)的理論模型。
[0004] 目前國內(nèi)外的研究者仍然使用傳統(tǒng)的雙柵非易失存儲單元的模型來對單柵非易 失存儲單元進行研究，這種傳統(tǒng)的模型如圖2所示，其中Cgg_C為控制管的柵極電容，Cgg_T 為隧穿管的柵極電容，C為控制端子，T為隧穿端子，F(xiàn)G為浮柵。該模型得到的浮柵電勢VFe 可表不為：
[0005]
【權(quán)利要求】
1. 一種用于描述單柵非易失存儲單元的理論模型，其特征在于，該理論模型如下：
其中，Qg_。,。表示控制管的柵極初始電荷，Qg_T，。表示隧穿管的柵極初始電荷，v g。表示浮 柵與控制端子之間的電勢差，vgt表示浮柵與隧穿端子之間的電勢差。
2. -種用于描述單柵非易失存儲單元的理論模型的建立方法，其特征在于， 對于單個MOS晶體管，可以得到柵極電荷Qg與柵極電壓Vg的關(guān)系式如下：
⑴ 其中cgg表示MOS晶體管的柵極電容，Cgg隨著Vg的變化而變化；同時考慮到MOS晶體 管平帶電壓帶來的影響，當柵極電壓Vg等于0電壓時，柵極初始電荷Qgi(l并不為0 ;因此，對 式（1)兩邊從0到Vg積分，得到：
(2) 在單柵非易失存儲單元模型中，單柵非易失存儲單元模型中，控制管可等效為一個柵 極電容Cgg。與柵極初始電荷Qg μ的串聯(lián)，隧穿管可等效為一個柵極電容Cgg T與柵極初始電 荷Qg_Ti(l的串聯(lián)，Cgg。與C gg T隨兩端電壓變化，控制管和隧穿管的柵極互連形成浮柵FG ;將 式（2)應(yīng)用到控制管和隧穿管可得到：
(3)
(4) 其中，Qg。為控制管柵極電荷，Qg τ為隧穿管柵極電荷，Cgg。為控制管柵極電容，Cgg τ為 隧穿管柵極電容，Vg。表示浮柵與控制端子之間的電勢差，Vgt表示浮柵與隧穿端子之間的電 勢差；結(jié)合式（3)和式（4)，可得到：
(5) 最終得到浮柵電勢Vfg與浮柵電荷Qfg、控制端子電壓V。以及隧穿端子電壓Vt的關(guān)系式 如下：
(6) 式（6)即為單柵非易失存儲單元的理論模型，該模型可以精確的得出存儲單元的浮柵 電勢與浮柵電荷以及外部端口電壓之間的關(guān)系，從而能夠正確的評估、優(yōu)化所設(shè)計的單柵 非易失存儲單元。
【文檔編號】G06F17/50GK104123415SQ201410346967
【公開日】2014年10月29日 申請日期:2014年7月21日 優(yōu)先權(quán)日:2014年7月21日
【發(fā)明者】李聰, 李建成, 尚靖, 李文曉, 王震, 吳建飛, 鄭黎明, 曾祥華, 李松亭, 李 浩 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué), 湖南晟芯源微電子科技有限公司