一種iic橋接通訊方法、裝置及系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種IIC橋接通訊方法、裝置及系統(tǒng)，其中，該IIC橋接通訊方法包括以下步驟：根據(jù)第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)上述第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號生成IIC輸入數(shù)據(jù)信號；根據(jù)IIC輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號；根據(jù)IIC輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)上述第一時(shí)鐘信號將上述第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號發(fā)送。本發(fā)明通過在橋接設(shè)備中僅設(shè)置一IIC橋接通訊裝置，不僅提高了IIC橋接通訊系統(tǒng)的可維護(hù)性、通用性與實(shí)時(shí)性，而且降低了IIC橋接通訊系統(tǒng)的成本。
【專利說明】一種MC橋接通訊方法、裝置及系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號處理領(lǐng)域，尤其是一種IIC橋接通訊方法、裝置及系統(tǒng)。
【背景技術(shù)】
[0002]IIC (Inter-1ntegrated Circuit,集成電路總線)總線是一種簡單、雙向、二線制、同步串行總線，已被廣泛應(yīng)用于各種電子系統(tǒng)中，該總線只需要一根串行數(shù)據(jù)(SDA，serialdata)線進(jìn)行IIC總線上的數(shù)據(jù)信號的傳輸，以及一根串行時(shí)鐘(SCL, serial clock)線進(jìn)行IIC總線的時(shí)鐘信號的傳輸，即可實(shí)現(xiàn)連接于該總線上的任意設(shè)備之間的信號傳遞，且每個(gè)設(shè)備都有一個(gè)唯一的地址識別，無論是微控制器、L⑶(Liquid Crystal Display,液晶顯示器)驅(qū)動器、存儲器或鍵盤接口等，都可以作為一個(gè)發(fā)送器或接收器，即無論主設(shè)備或從設(shè)備均可以發(fā)送數(shù)據(jù)或接收數(shù)據(jù)，具體是發(fā)送器還是接收器則由該設(shè)備的具體功能決定。
[0003]如圖1所示，在目前的電子系統(tǒng)中，由于電子系統(tǒng)架構(gòu)等問題，設(shè)備A與設(shè)備B之間的Iic通訊需要通過橋接設(shè)備C來完成。例如，設(shè)備A為IIC通訊的主設(shè)備，設(shè)備B為IIC通訊的從設(shè)備，橋接設(shè)備C中設(shè)置一主裝置BI與一從裝置Al，主裝置BI與設(shè)備B (從設(shè)備)進(jìn)行IIC通訊，從設(shè)備Al與設(shè)備A (主設(shè)備)進(jìn)行IIC通訊，同時(shí)主裝置BI與從裝置Al在橋接設(shè)備C內(nèi)進(jìn)行IIC通訊，從而實(shí)現(xiàn)設(shè)備A與設(shè)備B之間的IIC通訊。
[0004]但是上述IIC橋接通訊方法有以下幾個(gè)缺點(diǎn):(1)需要對設(shè)備A與設(shè)備B的IIC通訊進(jìn)行主從設(shè)備的區(qū)分，若設(shè)備A與設(shè)備B的主從關(guān)系調(diào)換，橋接設(shè)備C的橋接方案也需要重新設(shè)計(jì)；(2)為了實(shí)現(xiàn)橋接，橋接設(shè)備C中需要設(shè)置一主裝置BI與一從裝置Al以完成設(shè)備A與設(shè)備B的IIC通訊，實(shí)現(xiàn)過程較繁瑣；(3)當(dāng)設(shè)備A與設(shè)備B之間的IIC通訊的數(shù)據(jù)位發(fā)生變化或者IIC通訊的地址位發(fā)生變化時(shí)，需要相應(yīng)地修改橋接設(shè)備C的IIC通訊協(xié)議，系統(tǒng)可維護(hù)變差，通用性變差；(4)此橋接方案中通常需要額外地增加一套通訊握手機(jī)制，以保證設(shè)備A與設(shè)備B之間的IIC通訊的正確性，系統(tǒng)成本較高且實(shí)時(shí)性較差。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種IIC橋接通訊方法、裝置及系統(tǒng)，用以解決現(xiàn)有技術(shù)中存在的問題與不足。
[0006]為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案為:
[0007]本發(fā)明的一種IIC橋接通訊方法，包括以下步驟:
[0008]根據(jù)第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)所述第一數(shù)據(jù)信號、所述第一使能信號、所述第二數(shù)據(jù)信號及所述第二使能信號生成IIC輸入數(shù)據(jù)信號；
[0009]根據(jù)所述IIC輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號；及
[0010]根據(jù)所述IIC輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)所述第一時(shí)鐘信號將所述第三數(shù)據(jù)信號、所述第三使能信號、所述第四數(shù)據(jù)信號及所述第四使能信號發(fā)送。
[0011]在本發(fā)明的一實(shí)施例中，所述根據(jù)所述IIC輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號包括以下步驟:
[0012]根據(jù)所述IIC輸入數(shù)據(jù)信號生成第一狀態(tài)信號；
[0013]根據(jù)所述第一狀態(tài)信號生成第二狀態(tài)信號；及
[0014]根據(jù)所述第二狀態(tài)信號生成所述IIC輸出數(shù)據(jù)信號。
[0015]在本發(fā)明的一實(shí)施例中，所述第一狀態(tài)信號預(yù)存于第一存儲器中，所述第二狀態(tài)信號預(yù)存于第二存儲器中。
[0016]在本發(fā)明的一實(shí)施例中，所述IIC橋接通訊方法還包括以下步驟:透傳第二時(shí)鐘信號，其中，所述第一時(shí)鐘信號的速率至少是所述第二時(shí)鐘信號的速率的8倍。
[0017]本發(fā)明的一種IIC橋接通訊裝置，包括:IIC輸入模塊、橋接狀態(tài)模塊及IIC輸出模塊，其中，
[0018]所述IIC輸入模塊，用于根據(jù)第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)所述第一數(shù)據(jù)信號、所述第一使能信號、所述第二數(shù)據(jù)信號及所述第二使能信號生成IIC輸入數(shù)據(jù)信號；以及用于透傳第二時(shí)鐘信號；
[0019]所述橋接狀態(tài)模塊，用于根據(jù)所述IIC輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號；及
[0020]所述IIC輸出模塊，用于根據(jù)所述IIC輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)所述第一時(shí)鐘信號將所述第三數(shù)據(jù)信號、所述第三使能信號、所述第四數(shù)據(jù)信號及所述第四使能信號發(fā)送。
[0021 ] 在本發(fā)明的一實(shí)施例中，橋接狀態(tài)模塊包括:
[0022]狀態(tài)查找模塊，用于根據(jù)所述IIC輸入數(shù)據(jù)信號生成第一狀態(tài)信號；及
[0023]狀態(tài)跳轉(zhuǎn)模塊，用于根據(jù)所述第一狀態(tài)信號生成第二狀態(tài)信號，并根據(jù)所述第二狀態(tài)信號生成所述IIC輸出數(shù)據(jù)信號。
[0024]在本發(fā)明的一實(shí)施例中，狀態(tài)查找模塊包括一第一存儲器，狀態(tài)跳轉(zhuǎn)模塊包括一第二存儲器，其中，所述第一存儲器用于預(yù)存所述第一狀態(tài)信號，所述第二存儲器用于預(yù)存所述第二狀態(tài)信號。
[0025]在本發(fā)明的一實(shí)施例中，所述第一存儲器與所述第二存儲器均為只讀存儲器(ROM),隨機(jī)存儲器(RAM)、寄存器(REG)、先進(jìn)先出緩存器(FIFO)或雙倍速率存儲器(DDR)。
[0026]在本發(fā)明的一實(shí)施例中，所述第一時(shí)鐘信號的速率至少是所述第二時(shí)鐘信號的速率的8倍。
[0027]本發(fā)明的一種IIC橋接通訊系統(tǒng)，包括至少一第一設(shè)備、至少一第二設(shè)備及一橋接設(shè)備，其中，所述橋接設(shè)備包括至少一如上述的任一 IIC橋接通訊裝置，以實(shí)現(xiàn)至少一所述第一設(shè)備與至少一所述第二設(shè)備的IIC橋接通訊。
[0028]在本發(fā)明的一實(shí)施例中，所述第一設(shè)備與所述第二設(shè)備均為微控制器、ARM處理器、數(shù)字信號處理器(DSP處理器)及具有IIC通訊協(xié)議功能的芯片。
[0029]在本發(fā)明的一實(shí)施例中，所述橋接設(shè)備為現(xiàn)場可編程門陣列芯片(FPGA芯片)、專用集成電路芯片(ASIC芯片)或系統(tǒng)級芯片(S0C芯片)。
[0030]與現(xiàn)有技術(shù)相比，本發(fā)明的一種IIC橋接通訊方法、裝置及系統(tǒng)具有以下優(yōu)點(diǎn):通過提煉并預(yù)存第一狀態(tài)信號與第二狀態(tài)信號后，不再需要區(qū)分第一設(shè)備與第二設(shè)備的主從關(guān)系，對應(yīng)地?zé)o論IIC橋接通訊的數(shù)據(jù)位或地址位發(fā)生變化時(shí)也不再需要重新設(shè)計(jì)橋接設(shè)備的橋接方案，從而提高了 IIC橋接通訊系統(tǒng)的可維護(hù)性與通用性，而且在橋接設(shè)備中僅需要設(shè)置一 Iic橋接通訊裝置，從而節(jié)省了橋接設(shè)備的硬件資源，降低了 IIC橋接通訊系統(tǒng)的成本，此外，此種橋接通訊方案不再需要額外地增加一套通訊握手機(jī)制，進(jìn)一步地降低了IIC橋接通訊系統(tǒng)的成本，也提高了 IIC橋接通訊系統(tǒng)的實(shí)時(shí)性。
【專利附圖】

【附圖說明】
[0031]圖1現(xiàn)有技術(shù)的IIC橋接通訊系統(tǒng)的結(jié)構(gòu)示意圖。
[0032]圖2本發(fā)明的IIC橋接通訊方法的方法流程圖。
[0033]圖3本發(fā)明的IIC橋接通訊裝置的結(jié)構(gòu)示意圖。
[0034]圖4本發(fā)明的IIC橋接通訊系統(tǒng)的結(jié)構(gòu)示意圖。
[0035]其中，附圖標(biāo)記說明如下:
[0036]IIIC橋接通訊系統(tǒng)，10第一設(shè)備，IOa第一設(shè)備，IOb第一設(shè)備,20第二設(shè)備,20a第二設(shè)備，20b第二設(shè)備，201?203步驟，30橋接設(shè)備，301IIC橋接通訊裝置，301a IIC橋接通訊裝置，301b IIC橋接通訊裝置，3011IIC輸入模塊，3012橋接狀態(tài)模塊，3012a狀態(tài)查找模塊，3012b狀態(tài)跳轉(zhuǎn)模塊，3013IIC輸出模塊。
【具體實(shí)施方式】
[0037]以下參考附圖，對本發(fā)明予以進(jìn)一步地詳盡闡述。
[0038]如圖2所示，為本發(fā)明的IIC橋接通訊方法的方法流程圖，該IIC橋接通訊方法包括以下步驟:
[0039]步驟201，根據(jù)第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)上述第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號生成IIC輸入數(shù)據(jù)信號；
[0040]步驟202，根據(jù)步驟201生成的IIC輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號；
[0041]步驟203，根據(jù)步驟202生成的IIC輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)上述第一時(shí)鐘信號將上述第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號發(fā)送。
[0042]如圖3所示，為本發(fā)明的IIC橋接通訊裝置的結(jié)構(gòu)示意圖，該IIC橋接通訊裝置301包括:IIC輸入模塊3011、橋接狀態(tài)模塊3012及IIC輸出模塊3013，其中，
[0043]IIC輸入模塊3011，用于根據(jù)IIC橋接通訊系統(tǒng)的第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)上述第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號生成IIC輸入數(shù)據(jù)信號；以及透傳IIC總線的第二時(shí)鐘信號;
[0044]橋接狀態(tài)模塊3012，用于根據(jù)IIC輸入模塊3011生成的IIC輸入數(shù)據(jù)信號生成Iic輸出數(shù)據(jù)信號，其中，橋接狀態(tài)模塊3012具體包括:狀態(tài)查找模塊3012a，用于根據(jù)IIC輸入模塊3011生成的IIC輸入數(shù)據(jù)信號生成第一狀態(tài)信號；狀態(tài)跳轉(zhuǎn)模塊3012b，用于根據(jù)狀態(tài)查找模塊3012a的第一狀態(tài)信號生成第二狀態(tài)信號，并根據(jù)第二狀態(tài)信號生成IIC輸出數(shù)據(jù)信號；[0045]IIC輸出模塊3013，用于根據(jù)狀態(tài)跳轉(zhuǎn)模塊3012b生成的IIC輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)IIC橋接通訊系統(tǒng)的第一時(shí)鐘信號將上述第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號發(fā)送。
[0046]如圖4所示，為本發(fā)明的IIC橋接通訊系統(tǒng)的結(jié)構(gòu)示意圖，該IIC橋接通訊系統(tǒng)I包括:至少一第一設(shè)備10，至少一第二設(shè)備20，一橋接設(shè)備30，其中，無論第一設(shè)備10與第二設(shè)備20的具體功能為何，第一設(shè)備10與第二設(shè)備20不再區(qū)分主從關(guān)系，可以更方便地進(jìn)行IIC橋接通訊；橋接設(shè)備30包含至少一 IIC橋接通訊裝置301，從而實(shí)現(xiàn)第一設(shè)備10與第二設(shè)備20之間的IIC橋接通訊；其中，第一設(shè)備10與第二設(shè)備20均可以是微控制器、ARM處理器、DSP處理器及其他具有IIC通訊協(xié)議功能的芯片；橋接設(shè)備30可以是FPGA芯片、ASIC芯片或SOC芯片。
[0047]表1
[0048]
【權(quán)利要求】
1.一種IIC橋接通訊方法，其特征在于，包括以下步驟: 根據(jù)第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)所述第一數(shù)據(jù)信號、所述第一使能信號、所述第二數(shù)據(jù)信號及所述第二使能信號生成IIC輸入數(shù)據(jù)信號； 根據(jù)所述Iic輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號；及 根據(jù)所述Iic輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)所述第一時(shí)鐘信號將所述第三數(shù)據(jù)信號、所述第三使能信號、所述第四數(shù)據(jù)信號及所述第四使能信號發(fā)送。
2.根據(jù)權(quán)利要求1所述的Iic橋接通訊方法，其特征在于，所述根據(jù)所述IIC輸入數(shù)據(jù)信號生成Iic輸出數(shù)據(jù)信號包括以下步驟: 根據(jù)所述IIC輸入數(shù)據(jù)信號生成第一狀態(tài)信號； 根據(jù)所述第一狀態(tài)信號生成第二狀態(tài)信號；及 根據(jù)所述第二狀態(tài)信號生成所述IIC輸出數(shù)據(jù)信號。
3.根據(jù)權(quán)利要求2所述的IIC橋接通訊方法，其特征在于，所述第一狀態(tài)信號預(yù)存于第一存儲器中，所述第二狀態(tài)信號預(yù)存于第二存儲器中。
4.根據(jù)權(quán)利要求1所述的IIC橋接通訊方法，其特征在于，所述IIC橋接通訊方法還包括以下步驟:透傳第二時(shí)鐘信號，其中，所述第一時(shí)鐘信號的速率至少是所述第二時(shí)鐘信號的速率的8 倍。
5.—種IIC橋接通訊裝置，其特征在于，包括:IIC輸入模塊、橋接狀態(tài)模塊及IIC輸出模塊，其中， 所述IIC輸入模塊，用于根據(jù)第一時(shí)鐘信號接收第一數(shù)據(jù)信號、第一使能信號、第二數(shù)據(jù)信號及第二使能信號，并根據(jù)所述第一數(shù)據(jù)信號、所述第一使能信號、所述第二數(shù)據(jù)信號及所述第二使能信號生成IIC輸入數(shù)據(jù)信號；以及用于透傳第二時(shí)鐘信號； 所述橋接狀態(tài)模塊，用于根據(jù)所述Iic輸入數(shù)據(jù)信號生成IIC輸出數(shù)據(jù)信號；及 所述IIC輸出模塊，用于根據(jù)所述IIC輸出數(shù)據(jù)信號生成第三數(shù)據(jù)信號、第三使能信號、第四數(shù)據(jù)信號及第四使能信號，并根據(jù)所述第一時(shí)鐘信號將所述第三數(shù)據(jù)信號、所述第三使能信號、所述第四數(shù)據(jù)信號及所述第四使能信號發(fā)送。
6.根據(jù)權(quán)利要求5所述的IIC橋接通訊裝置，其特征在于，橋接狀態(tài)模塊包括: 狀態(tài)查找模塊，用于根據(jù)所述IIC輸入數(shù)據(jù)信號生成第一狀態(tài)信號；及 狀態(tài)跳轉(zhuǎn)模塊，用于根據(jù)所述第一狀態(tài)信號生成第二狀態(tài)信號，并根據(jù)所述第二狀態(tài)信號生成所述Iic輸出數(shù)據(jù)信號。
7.根據(jù)權(quán)利要求6所述的IIC橋接通訊裝置，其特征在于，狀態(tài)查找模塊包括一第一存儲器，狀態(tài)跳轉(zhuǎn)模塊包括一第二存儲器，其中，所述第一存儲器用于預(yù)存所述第一狀態(tài)信號，所述第二存儲器用于預(yù)存所述第二狀態(tài)信號。
8.根據(jù)權(quán)利要求5所述的IIC橋接通訊裝置，其特征在于，所述第一時(shí)鐘信號的速率至少是所述第二時(shí)鐘信號的速率的8倍。
9.一種IIC橋接通訊系統(tǒng)，其特征在于，包括至少一第一設(shè)備、至少一第二設(shè)備及一橋接設(shè)備，其中，所述橋接設(shè)備包括至少一如權(quán)利要求5-8所述的任一 IIC橋接通訊裝置，以實(shí)現(xiàn)至少一所述第一設(shè)備與至少一所述第二設(shè)備的IIC橋接通訊。
10.根據(jù)權(quán)利要求9所述的IIC橋接通訊系統(tǒng)，其特征在于，所述第一設(shè)備與所述第二設(shè)備均為微控制器、ARM處理器、DSP處理器及具有IIC通訊協(xié)議功能的芯片，所述橋接設(shè)備為FPGA芯片、ASIC芯片或SOC芯`片。
【文檔編號】G06F13/40GK103823782SQ201410079865
【公開日】2014年5月28日 申請日期:2014年3月6日 優(yōu)先權(quán)日:2014年3月6日
【發(fā)明者】范艷根 申請人:深圳市辰卓科技有限公司