一種fpga現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，包括具有以太網(wǎng)接口的以太網(wǎng)控制器、集成有I/O接口和SPI串行外設(shè)接口控制器1的ARM芯片、FPGA現(xiàn)場(chǎng)可編程門陣列、第一總線開(kāi)關(guān)芯片、第一SPIFlash存儲(chǔ)器，以太網(wǎng)控制器連接ARM芯片，ARM芯片通過(guò)I/O接口和SPI串行外設(shè)接口控制器1連接第一總線開(kāi)關(guān)芯片，第一總線開(kāi)關(guān)芯片均與第一SPIFlash存儲(chǔ)器和FPGA現(xiàn)場(chǎng)可編程門陣列連接。它可以在遠(yuǎn)程對(duì)成百上千臺(tái)FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行同時(shí)升級(jí)，工作效率高、工作質(zhì)量穩(wěn)定，所需的人力物力少。
【專利說(shuō)明】—種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及數(shù)字電路【技術(shù)領(lǐng)域】，具體涉及一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路。
【背景技術(shù)】
[0002]FPGA現(xiàn)場(chǎng)可編程門陣列具有豐富的外圍接口、大量的邏輯功能模塊、內(nèi)嵌CPU、可配置能力強(qiáng)、設(shè)計(jì)工程周期短的優(yōu)勢(shì)，使其具有構(gòu)造簡(jiǎn)單，固化程度高，功能全面等特點(diǎn)，其被廣泛應(yīng)用于消費(fèi)電子、汽車電子、工業(yè)控制、測(cè)試測(cè)量等廣泛的領(lǐng)域。
[0003]FPGA現(xiàn)場(chǎng)可編程門陣列采用邏輯單元陣列的設(shè)計(jì)概念，其由內(nèi)部包括可配置邏輯模塊、輸入輸出模塊、內(nèi)部連線三個(gè)部分組成?，F(xiàn)場(chǎng)可編程門陣列的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/o間的聯(lián)接方式，并最終決定了 FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA需要通過(guò)編程來(lái)配置各組件的功能，通常FPGA的配置程序保存在可擦寫(xiě)存儲(chǔ)器中。
[0004]FPGA現(xiàn)場(chǎng)可編程門陣列的配置程序的升級(jí)，通常采用JTAG將升級(jí)配置程序?qū)懭肟刹翆?xiě)存儲(chǔ)器中，用寫(xiě)好的可擦寫(xiě)存儲(chǔ)器更換FPGA現(xiàn)場(chǎng)可編程門陣列的可擦寫(xiě)存儲(chǔ)器來(lái)實(shí)現(xiàn)配置程序的升級(jí)。
[0005]如果只是更換一臺(tái)基于FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備，這種方法還是比較可行的，當(dāng)涉及到幾百臺(tái)，甚至上千臺(tái)這種設(shè)備時(shí)，這種現(xiàn)成更換的方法無(wú)論從效率還是工作量來(lái)說(shuō)都是不可取的?；贔PGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備使用中要經(jīng)常根據(jù)應(yīng)用的需要調(diào)整配置程序，現(xiàn)場(chǎng)升級(jí)更加無(wú)法滿足大規(guī)模升級(jí)的需要。
實(shí)用新型內(nèi)容
[0006]為了克服現(xiàn)有技術(shù)在對(duì)大量的基于FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行配置程序升級(jí)時(shí)，采用現(xiàn)場(chǎng)更換配置程序存儲(chǔ)器的技術(shù)方案，這種方案工作量大、工作效率低，其根本無(wú)法滿足大量基于于FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備配置程序的經(jīng)常性升級(jí)，本實(shí)用新型提供一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路。
[0007]為解決上述的技術(shù)問(wèn)題，本實(shí)用新型采用以下技術(shù)方案:
[0008]一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，包括具有以太網(wǎng)接口的以太網(wǎng)控制器、集成有I/o接口和SPI串行外設(shè)接口控制器I的ARM芯片、FPGA現(xiàn)場(chǎng)可編程門陣列、第一總線開(kāi)關(guān)芯片、第一 SPI Flash存儲(chǔ)器，以太網(wǎng)控制器連接ARM芯片，ARM芯片通過(guò)I/O接口和SPI串行外設(shè)接口控制器I連接第一總線開(kāi)關(guān)芯片，第一總線開(kāi)關(guān)芯片均與第一 SPI Flash存儲(chǔ)器和FPGA現(xiàn)場(chǎng)可編程門陣列連接。
[0009]本實(shí)用新型的工作原理是，將以太網(wǎng)控制器的以太網(wǎng)接口，配置適當(dāng)?shù)木W(wǎng)絡(luò)參數(shù)，從而實(shí)現(xiàn)遠(yuǎn)程監(jiān)控計(jì)算機(jī)通過(guò)該以太網(wǎng)接口和ARM芯片進(jìn)行通信，接通后計(jì)算機(jī)將控制權(quán)交給ARM芯片，ARM芯片通過(guò)I/O接口和SPI串行外設(shè)接口控制器I取得第一總線開(kāi)關(guān)芯片的控制權(quán)，通過(guò)第一總線開(kāi)關(guān)芯片和FPGA現(xiàn)場(chǎng)可編程門陣列、第一 SPI Flash存儲(chǔ)器進(jìn)行通信，取得對(duì)第一 SPI Flash存儲(chǔ)器和FPGA現(xiàn)場(chǎng)可編程門陣列的控制權(quán)，調(diào)取遠(yuǎn)程監(jiān)控計(jì)算機(jī)的配置程序的升級(jí)程序，將升級(jí)程序以16進(jìn)制數(shù)的形式從遠(yuǎn)程監(jiān)控計(jì)算機(jī)以應(yīng)用編程方式寫(xiě)入第一 SPI Flash存儲(chǔ)器，并配置成外部SPI FLASH啟動(dòng)。等所有的程序代碼全部寫(xiě)入內(nèi)部第一 SPI Flash存儲(chǔ)器之后，再通過(guò)重啟FPGA現(xiàn)場(chǎng)可編程門陣列來(lái)加載新的程序。整個(gè)FPGA現(xiàn)場(chǎng)可編程門陣列的配置程序升級(jí)的過(guò)程都是在ARM芯片的控制下完成的。
[0010]和現(xiàn)有技術(shù)在，對(duì)大量的基于FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行配置程序升級(jí)時(shí)，采用現(xiàn)場(chǎng)更換配置程序存儲(chǔ)器的技術(shù)方案相比，本實(shí)用新型在現(xiàn)有技術(shù)的基礎(chǔ)上將FPGA現(xiàn)場(chǎng)可編程門陣列及其配套的第一 SPI Flash存儲(chǔ)器通過(guò)第一總線開(kāi)關(guān)芯片和ARM芯片建立數(shù)據(jù)通信鏈路，ARM芯片又通過(guò)具有以太網(wǎng)接口的以太網(wǎng)控制器和遠(yuǎn)程監(jiān)控計(jì)算機(jī)建立數(shù)據(jù)通信鏈路，就在FPGA現(xiàn)場(chǎng)可編程門陣列及其配套的第一 SPI Flash存儲(chǔ)器和遠(yuǎn)程監(jiān)控計(jì)算機(jī)之間建立好完整的數(shù)據(jù)通信鏈路，然后在ARM芯片的控制下將遠(yuǎn)程計(jì)算機(jī)的配置程序升級(jí)程序，以應(yīng)用編程方式寫(xiě)入第一 SPI Flash存儲(chǔ)器，從而實(shí)現(xiàn)對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列的配置程序升級(jí)，本實(shí)用新型所要解決的技術(shù)問(wèn)題是對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列的配置程序進(jìn)行遠(yuǎn)程升級(jí)，替代現(xiàn)有的現(xiàn)場(chǎng)升級(jí)的技術(shù)方案，本實(shí)用新型的技術(shù)方案沒(méi)有被現(xiàn)有技術(shù)公開(kāi)，同時(shí)也不能通過(guò)現(xiàn)有技術(shù)進(jìn)行分析、邏輯推導(dǎo)、有限次試驗(yàn)而得至IJ，也不能通過(guò)現(xiàn)有技術(shù)和公知常識(shí)相結(jié)合而得到，其具有實(shí)質(zhì)性的特點(diǎn)，是非顯而易見(jiàn)的，本實(shí)用新型為現(xiàn)有技術(shù)做出了貢獻(xiàn)；本實(shí)用新型可以實(shí)現(xiàn)在通過(guò)監(jiān)控計(jì)算機(jī)對(duì)成百上千臺(tái)FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行同時(shí)升級(jí)、效率高、工作質(zhì)量高、這對(duì)整個(gè)嵌入式設(shè)備的產(chǎn)業(yè)或者使用嵌入式設(shè)備的產(chǎn)業(yè)都有積極的意義，本實(shí)用新型取得了進(jìn)步。
[0011]為了進(jìn)一步優(yōu)化，提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的使用范圍，作為優(yōu)選，F(xiàn)PGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，還包括用于升級(jí)ARM芯片配置程序的升級(jí)電路，用于升級(jí)ARM芯片配置程序的升級(jí)電路包括集成在ARM芯片中的以太網(wǎng)緩存、用于存儲(chǔ)配置程序的FLASH存儲(chǔ)器和ARM處理器，以太網(wǎng)控制器連接以太網(wǎng)緩存，以太網(wǎng)緩存連接ARM處理器，ARM處理器連接FLASH存儲(chǔ)器。
[0012]以上是對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的使用范圍的進(jìn)一步改進(jìn)。ARM芯片的升級(jí)原理是利用原有FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路和遠(yuǎn)程計(jì)算機(jī)建立的數(shù)據(jù)通信鏈路和FPGA現(xiàn)場(chǎng)可編程門陣列內(nèi)部的數(shù)據(jù)通信鏈路，ARM芯片配置程序升級(jí)前，ARM處理器先對(duì)ARM芯片的FLASH存儲(chǔ)器進(jìn)行分區(qū)，分為存程序運(yùn)行區(qū)和待升級(jí)程序存儲(chǔ)區(qū)兩部分。配置程序升級(jí)時(shí)，通過(guò)遠(yuǎn)程監(jiān)控計(jì)算機(jī)將待升級(jí)的配置程序文件以16進(jìn)制數(shù)的形式發(fā)送給ARM芯片，ARM芯片將遠(yuǎn)端發(fā)送來(lái)的數(shù)據(jù)以應(yīng)用編程方式寫(xiě)入內(nèi)部FLASH的待升級(jí)程序存儲(chǔ)區(qū)，等所有的程序代碼全部寫(xiě)入內(nèi)部FLASH之后，再通過(guò)重啟芯片來(lái)加載新的程序。從而實(shí)現(xiàn)了對(duì)和FPGA現(xiàn)場(chǎng)可編程門陣列配套的ARM芯片的配置程序進(jìn)行升級(jí)。
[0013]為了進(jìn)一步優(yōu)化，提高ARM芯片的數(shù)據(jù)通信能力，作為優(yōu)選，ARM芯片還包括SPI串行外設(shè)接口控制器2，SPI串行外設(shè)接口控制器2連接ARM處理器。
[0014]以上是對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的數(shù)據(jù)通信能力的進(jìn)一步改進(jìn)。多一個(gè)SPI串行外設(shè)接口控制器2就使ARM芯片具有更強(qiáng)的外圍電路接入能力，能更好地配合FPGA現(xiàn)場(chǎng)可編程門陣列實(shí)現(xiàn)更多的功能、擁有更強(qiáng)的計(jì)算能力。[0015]為了進(jìn)一步優(yōu)化，提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的使用范圍，作為優(yōu)選，F(xiàn)PGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，還包括用于升級(jí)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)電路，用于升級(jí)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)電路包括DSP數(shù)字信號(hào)處理器、第二總線開(kāi)關(guān)芯片、第二 SPI Flash存儲(chǔ)器，ARM芯片通過(guò)SPI串行外設(shè)接口控制器2連接第二總線開(kāi)關(guān)芯片，第二總線開(kāi)關(guān)芯片均與DSP數(shù)字信號(hào)處理器和第二 SPIFlash存儲(chǔ)器連接。
[0016]以上是對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的使用范圍的進(jìn)一步改進(jìn)。ARM芯片的升級(jí)原理是利用原有FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路和遠(yuǎn)程計(jì)算機(jī)建立的數(shù)據(jù)通信鏈路，和FPGA現(xiàn)場(chǎng)可編程門陣列內(nèi)部的數(shù)據(jù)通信鏈路，將DSP數(shù)字信號(hào)處理器及和其配套的第二 SPI Flash存儲(chǔ)器通過(guò)第二總線開(kāi)關(guān)芯片和DSP數(shù)字信號(hào)處理器建立數(shù)據(jù)通信鏈路，從而在DSP數(shù)字信號(hào)處理器及其配套的第二 SPI Flash存儲(chǔ)器和遠(yuǎn)程監(jiān)控計(jì)算機(jī)之間建立好完整的數(shù)據(jù)通信鏈路，然后在ARM芯片的控制下將遠(yuǎn)程計(jì)算機(jī)的配置程序升級(jí)程序，以應(yīng)用編程方式寫(xiě)入第二SPI Flash存儲(chǔ)器，等所有的程序代碼全部寫(xiě)入內(nèi)部FLASH之后，再通過(guò)重啟芯片來(lái)加載新的程序。從而實(shí)現(xiàn)了對(duì)和FPGA現(xiàn)場(chǎng)可編程門陣列配套的DSP數(shù)字信號(hào)處理器的配置程序進(jìn)行升級(jí)。
[0017]為了進(jìn)一步優(yōu)化，提高ARM芯片和FPGA現(xiàn)場(chǎng)可編程門陣列及其配套的第一 SPIFlash存儲(chǔ)的數(shù)據(jù)通信能力，作為優(yōu)選，第一總線開(kāi)關(guān)芯片為4位2選I總線開(kāi)關(guān)芯片。
[0018]以上是對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的數(shù)據(jù)通信能力的進(jìn)一步改進(jìn)。4位2選I總線開(kāi)關(guān)芯片體積小，能有效縮小整個(gè)電路的體積，同時(shí)這種總線開(kāi)關(guān)芯片效率高，能縮短總線開(kāi)關(guān)芯片的鏈路響應(yīng)時(shí)間。
[0019]為了進(jìn)一步優(yōu)化，提高ARM芯片和DSP數(shù)字信號(hào)處理器及其配套的第二SPI Flash存儲(chǔ)的數(shù)據(jù)通信能力，作為優(yōu)選，第二總線開(kāi)關(guān)芯片為4位2選I總線開(kāi)關(guān)芯片。
[0020]以上是對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的數(shù)據(jù)通信能力的進(jìn)一步改進(jìn)。4位2選I總線開(kāi)關(guān)芯片體積小，能有效縮小整個(gè)電路的體積，同時(shí)這種總線開(kāi)關(guān)芯片效率高，能縮短總線開(kāi)關(guān)芯片的鏈路響應(yīng)時(shí)間。
[0021]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0022]1.對(duì)大量的基于FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行配置程序升級(jí)時(shí)，采用現(xiàn)場(chǎng)更換配置程序存儲(chǔ)器的技術(shù)方案相比，本實(shí)用新型FPGA現(xiàn)場(chǎng)可編程門陣列及其配套的第一 SPI Flash存儲(chǔ)器通過(guò)第一總線開(kāi)關(guān)芯片、ARM芯片、具有以太網(wǎng)接口的以太網(wǎng)控制器和遠(yuǎn)程監(jiān)控計(jì)算機(jī)建立數(shù)據(jù)通信鏈路，在ARM芯片的控制下，在遠(yuǎn)程實(shí)現(xiàn)對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列的配置程序的升級(jí)，這種升級(jí)方式可以在遠(yuǎn)程對(duì)成百上千臺(tái)FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行同時(shí)升級(jí)，工作效率高、工作質(zhì)量穩(wěn)定，所需的人力物力少。同時(shí)這個(gè)升級(jí)電路還可以對(duì)集成有以太網(wǎng)緩存和用于存儲(chǔ)配置程序的FLASH存儲(chǔ)器的ARM芯片，在不增加任何硬件的前提下進(jìn)行升級(jí)，提高ARM芯片和FPGA現(xiàn)場(chǎng)可編程門陣列工作的協(xié)同性，對(duì)于ARM芯片的升級(jí)可以和FPGA現(xiàn)場(chǎng)可編程門陣列的升級(jí)在同一次操作中完成，整個(gè)升級(jí)過(guò)程都是在ARM芯片的控制下完成，操作簡(jiǎn)單、可靠性高，工作質(zhì)量穩(wěn)定。
[0023]2.本實(shí)用新型在增加第二總線開(kāi)關(guān)芯片、第二 SPI Flash存儲(chǔ)器兩個(gè)器件的情況下，就可以對(duì)DSP數(shù)字信號(hào)處理器的配置程序進(jìn)行升級(jí)，同時(shí)對(duì)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)可以和ARM芯片配置程序和FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)在同一次操作中完成，整個(gè)升級(jí)過(guò)程都是在ARM芯片的控制下完成，操作簡(jiǎn)單、可靠性高，工作質(zhì)量穩(wěn)定。
[0024]本實(shí)用新型解決了現(xiàn)有技術(shù)在對(duì)大量的基于FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行配置程序升級(jí)時(shí)，采用現(xiàn)場(chǎng)更換配置程序存儲(chǔ)器的技術(shù)方案，這種方案工作量大、工作效率低的技術(shù)問(wèn)題，它可以在遠(yuǎn)程對(duì)成百上千臺(tái)FPGA現(xiàn)場(chǎng)可編程門陣列的嵌入式設(shè)備進(jìn)行同時(shí)升級(jí)，工作效率高、工作質(zhì)量穩(wěn)定，所需的人力物力少，同時(shí)還可以對(duì)和FPGA現(xiàn)場(chǎng)可編程門陣列配套的ARM芯片和DSP數(shù)字信號(hào)處理器的配置程序在同一次操作中完成升級(jí)，取得了進(jìn)步，它具有很好的實(shí)用性，具有很好的產(chǎn)業(yè)價(jià)值。
【專利附圖】

【附圖說(shuō)明】
[0025]為了更清楚地說(shuō)明本實(shí)用新型的實(shí)施例，下面將對(duì)描述本實(shí)用新型實(shí)施例中所需要用到的附圖作簡(jiǎn)單的說(shuō)明。顯而易見(jiàn)的，下面描述中的附圖僅僅是本實(shí)用新型中記載的一些實(shí)施例，對(duì)于本領(lǐng)域的技術(shù)人員而言，在不付出創(chuàng)造性勞動(dòng)的情況下，還可以根據(jù)下面的附圖，采用等同替代或者是明顯變型方式得到其它附圖。
[0026]圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027]下面結(jié)合說(shuō)明書(shū)附圖對(duì)本實(shí)用新型的【具體實(shí)施方式】進(jìn)一步說(shuō)明。對(duì)這些實(shí)施方式的說(shuō)明主要用于幫助理解本實(shí)用新型的發(fā)明構(gòu)思、所解決的技術(shù)問(wèn)題、構(gòu)成技術(shù)方案的技術(shù)特征和帶來(lái)的技術(shù)效果。對(duì)這些實(shí)施方式的說(shuō)明是示意性的，不構(gòu)成對(duì)本實(shí)用新型的具體限定。本實(shí)用新型各個(gè)實(shí)施方式所涉及的技術(shù)特征，只要彼此不構(gòu)成沖突就可以相互組合，通過(guò)等同替代或者是明顯變型方式得到的所有實(shí)施例，和本實(shí)用新型的實(shí)施例實(shí)質(zhì)上相同。
[0028]實(shí)施例一:
[0029]如圖1所示，本實(shí)用新型，包括具有以太網(wǎng)接口的以太網(wǎng)控制器、集成有I/O接口和SPI串行外設(shè)接口控制器I的ARM芯片、FPGA現(xiàn)場(chǎng)可編程門陣列、第一總線開(kāi)關(guān)芯片、第一 SPI Flash存儲(chǔ)器，以太網(wǎng)控制器連接ARM芯片，ARM芯片通過(guò)I/O接口和SPI串行外設(shè)接口控制器I連接第一總線開(kāi)關(guān)芯片，第一總線開(kāi)關(guān)芯片均與第一 SPI Flash存儲(chǔ)器和FPGA現(xiàn)場(chǎng)可編程門陣列連接。
[0030]本實(shí)用新型投入使用時(shí)，第一步，檢查、調(diào)試設(shè)備:檢查以太網(wǎng)控制器、ARM芯片、FPGA現(xiàn)場(chǎng)可編程門陣列、第一總線開(kāi)關(guān)芯片、第一 SPI Flash存儲(chǔ)器是否按本實(shí)用新型的技術(shù)方案連接，它們之間的硬件連接是否正常，如果出現(xiàn)異常，予以糾正；第二步，加電測(cè)試設(shè)備:啟動(dòng)電源，確認(rèn)FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路工作狀態(tài)是否正常，正常后才投入使用；第三步執(zhí)行FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)作業(yè)。
[0031]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際施工環(huán)境和工件的要求自由選擇組件的參數(shù)。
[0032]實(shí)施例二:
[0033]為了提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的使用范圍，本實(shí)施例在實(shí)施例一的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，還包括用于升級(jí)ARM芯片配置程序的升級(jí)電路，用于升級(jí)ARM芯片配置程序的升級(jí)電路包括集成在ARM芯片中的以太網(wǎng)緩存、用于存儲(chǔ)配置程序的FLASH存儲(chǔ)器和ARM處理器，以太網(wǎng)控制器連接以太網(wǎng)緩存，以太網(wǎng)緩存連接ARM處理器，ARM處理器連接FLASH存儲(chǔ)器。
[0034]實(shí)施例三:
[0035]為了提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的數(shù)據(jù)通信能力，本實(shí)施例在實(shí)施例一?二的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的ARM芯片還包括SPI串行外設(shè)接口控制器2，SPI串行外設(shè)接口控制器2連接ARM處理器。
[0036]實(shí)施例四:
[0037]為了提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的使用范圍，本實(shí)施例在實(shí)施例一?三的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，還包括用于升級(jí)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)電路，用于升級(jí)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)電路包括DSP數(shù)字信號(hào)處理器、第二總線開(kāi)關(guān)芯片、第二 SPI Flash存儲(chǔ)器，ARM芯片通過(guò)SPI串行外設(shè)接口控制器2連接第二總線開(kāi)關(guān)芯片，第二總線開(kāi)關(guān)芯片均與DSP數(shù)字信號(hào)處理器和第二 SPI Flash存儲(chǔ)器連接。
[0038]實(shí)施例五:
[0039]為了提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的數(shù)據(jù)通信能力，本實(shí)施例在實(shí)施例一?四的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的第一總線開(kāi)關(guān)芯片為4位2選I總線開(kāi)關(guān)芯片。
[0040]實(shí)施例六:
[0041]為了提高FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路的數(shù)據(jù)通信能力，本實(shí)施例在實(shí)施例四的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的第二總線開(kāi)關(guān)芯片為4位2選I總線開(kāi)關(guān)芯片。
[0042]以上結(jié)合說(shuō)明書(shū)附圖對(duì)本實(shí)用新型的實(shí)施方式作出詳細(xì)說(shuō)明，但本實(shí)用新型并不限于上述實(shí)施方式和實(shí)施例，在基于本實(shí)用新型的發(fā)明構(gòu)思的基礎(chǔ)上，對(duì)本實(shí)用新型的上述實(shí)施方式進(jìn)行各種變化、修改、替換或變型，均落入本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，包括具有以太網(wǎng)接口的以太網(wǎng)控制器、集成有I/O接口和SPI串行外設(shè)接口控制器I的ARM芯片，其特征在于，還包括FPGA現(xiàn)場(chǎng)可編程門陣列、第一總線開(kāi)關(guān)芯片、第一 SPI Flash存儲(chǔ)器，所述以太網(wǎng)控制器連接ARM芯片，所述ARM芯片通過(guò)I/O接口和SPI串行外設(shè)接口控制器I連接第一總線開(kāi)關(guān)芯片，所述第一總線開(kāi)關(guān)芯片均與第一 SPI Flash存儲(chǔ)器和FPGA現(xiàn)場(chǎng)可編程門陣列連接。
2.根據(jù)權(quán)利要求1所述的一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，其特征在于，還包括用于升級(jí)ARM芯片配置程序的升級(jí)電路，所述用于升級(jí)ARM芯片配置程序的升級(jí)電路包括集成在ARM芯片中的以太網(wǎng)緩存、用于存儲(chǔ)配置程序的FLASH存儲(chǔ)器和ARM處理器，以太網(wǎng)控制器連接以太網(wǎng)緩存，所述以太網(wǎng)緩存連接ARM處理器，ARM處理器連接FLASH存儲(chǔ)器。
3.根據(jù)權(quán)利要求1所述的一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，其特征在于，所述ARM芯片還包括SPI串行外設(shè)接口控制器2，所述SPI串行外設(shè)接口控制器2連接ARM處理器。
4.根據(jù)權(quán)利要求1所述的一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，其特征在于，還包括用于升級(jí)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)電路，所述用于升級(jí)DSP數(shù)字信號(hào)處理器配置程序的升級(jí)電路包括DSP數(shù)字信號(hào)處理器、第二總線開(kāi)關(guān)芯片、第二 SPI Flash存儲(chǔ)器，ARM芯片通過(guò)SPI串行外設(shè)接口控制器2連接第二總線開(kāi)關(guān)芯片，所述第二總線開(kāi)關(guān)芯片均與DSP數(shù)字信號(hào)處理器和第二 SPI Flash存儲(chǔ)器連接。
5.根據(jù)權(quán)利要求1所述的一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，其特征在于，所述第一總線開(kāi)關(guān)芯片為4位2選I總線開(kāi)關(guān)芯片。
6.根據(jù)權(quán)利要求4所述的一種FPGA現(xiàn)場(chǎng)可編程門陣列配置程序的升級(jí)電路，其特征在于，所述第二總線開(kāi)關(guān)芯片為4位2選I總線開(kāi)關(guān)芯片。
【文檔編號(hào)】G06F9/445GK203588252SQ201320776476
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2013年11月30日 優(yōu)先權(quán)日:2013年11月30日
【發(fā)明者】劉佳 申請(qǐng)人:成都天奧信息科技有限公司