一種片上仿真系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種片上仿真系統(tǒng)，包括控制單元、MAC層IP（INTELLECTUAL?PROPERTY）設(shè)備及物理層IP（INTELLECTUAL?PROPERTY）設(shè)備，所述片上仿真系統(tǒng)還包括MAC仿真器，與所述控制單元連接，用于模擬MAC層處理器并控制所述物理層IP（INTELLECTUAL?PROPERTY）設(shè)備的輸入端口，使芯片具有測試、驗(yàn)證和校準(zhǔn)的功能。采用上述技術(shù)方案后，該通信系統(tǒng)可具有單獨(dú)測試、驗(yàn)證或校驗(yàn)的功能，在芯片設(shè)計(jì)過程中即可隨時(shí)執(zhí)行操作，提高設(shè)計(jì)效率。
【專利說明】一種片上仿真系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信系統(tǒng)領(lǐng)域，尤其涉及一種片上仿真系統(tǒng)。
【背景技術(shù)】
[0002]在芯片設(shè)計(jì)、測試過程中，工程師常需要采用外部信號發(fā)生器、邏輯分析儀或其他外部硬件對芯片的通信系統(tǒng)作測試、驗(yàn)證或校驗(yàn)工作，手續(xù)繁瑣，降低了芯片設(shè)計(jì)的效率。
[0003]另外，由于上述方法進(jìn)行的測試、驗(yàn)證及校驗(yàn)工作通常在芯片設(shè)計(jì)完成后才可實(shí)施，若芯片設(shè)計(jì)確有問題或缺陷，無法在設(shè)計(jì)的第一時(shí)間了解并改正，同樣拖延了芯片設(shè)計(jì)所需的時(shí)間。
[0004]因此，急需一種片上仿真系統(tǒng)，該片上仿真系統(tǒng)具有可模擬測試、驗(yàn)證或校驗(yàn)的模塊，從而使得該通信系統(tǒng)可具有單獨(dú)測試、驗(yàn)證或校驗(yàn)的功能，在芯片設(shè)計(jì)過程中即可隨時(shí)執(zhí)行操作，提高設(shè)計(jì)效率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種片上仿真系統(tǒng)，可簡化通信芯片測試、驗(yàn)證及校準(zhǔn)操
作工序。
[0006]本發(fā)明公開了一種片上仿真系統(tǒng)，包括控制單元、MAC層IP (INTELLECTUALPROPERTY)設(shè)備及物理層IP (INTELLECTUAL PROPERTY)設(shè)備，還包括MAC仿真器，與所述控制單元連接，用于模擬MAC層處理器并控制所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備的輸入端口，使所述芯片具有測試、驗(yàn)證和校準(zhǔn)的功能。
[0007]優(yōu)選地，所述片上仿真系統(tǒng)還包括第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器，所述第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器設(shè)于所述MAC仿真器與所述物理層IP (INTELLECTUALPROPERTY)設(shè)備間，用于分配所述MAC仿真器與所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備的輸入輸出數(shù)據(jù)的路徑。
[0008]優(yōu)選地，所述第一數(shù)據(jù)分配器接收所述MAC層IP (INTELLECTUAL PROPERTY)設(shè)備或所述MAC仿真器的第一輸出數(shù)據(jù)，并將所述第一輸出數(shù)據(jù)提供至所述物理層IP(INTELLECTUAL PROPERTY)設(shè)備。
[0009]優(yōu)選地，所述第二數(shù)據(jù)分配器接收所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備的第二輸出數(shù)據(jù)，并將所述第二輸出數(shù)據(jù)提供至所述MAC層IP (INTELLECTUAL PROPERTY)設(shè)備和所述MAC仿真器。
[0010]優(yōu)選地，所述MAC仿真器還具有嗅探器功能。
[0011]優(yōu)選地，所述MAC仿真器包括信號存儲器及序列發(fā)生器；所述信號存儲器用于存儲從所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備發(fā)來的信號數(shù)據(jù)；所述序列發(fā)生器產(chǎn)生由所述控制單元執(zhí)行的用于單步調(diào)試的程序的地址。
[0012]優(yōu)選地，所述序列發(fā)生器為有限狀態(tài)機(jī)，用于控制所述信號存儲器的地址及讀寫。
[0013]優(yōu)選地，所述有限狀態(tài)機(jī)包括邏輯單元，用于從外部導(dǎo)入或?qū)С鰯?shù)據(jù)。[0014]優(yōu)選地，所述序列發(fā)生器為微控制器，支持現(xiàn)場配置及軟件升級，用于對所述物理層 IP (INTELLECTUAL PROPERTY)設(shè)備控制。
[0015]采用上述技術(shù)方案后，具有該MAC仿真器的片上仿真系統(tǒng)可簡化對包含有物理層的通信芯片的測試、驗(yàn)證及校準(zhǔn)等操作，且上述操作在芯片前期設(shè)計(jì)階段就可進(jìn)行，提高了芯片設(shè)計(jì)、測試時(shí)的工作效率。
【專利附圖】

【附圖說明】
[0016]圖1為具有MAC仿真器的片上仿真系統(tǒng)示意圖；
[0017]圖2為MAC仿真器的系統(tǒng)示意圖。
【具體實(shí)施方式】
[0018]以下結(jié)合附圖與具體實(shí)施例進(jìn)一步闡述本發(fā)明的優(yōu)點(diǎn)。
[0019]參閱圖1，為具有介質(zhì)訪問控制(MAC)模擬器模塊即MAC仿真器的片上仿真系統(tǒng)，所述MAC仿真器用于模擬MAC層處理器。片上仿真系統(tǒng)包含了一控制單元、第一及第二數(shù)據(jù)分配器(MUX)和MAC仿真器。控制單元可操作地與MAC層IP (INTELLECTUAL PROPERTY)設(shè)備和MAC仿真器連接。第一數(shù)據(jù)分配器與MAC層IP (INTELLECTUAL PROPERTY)設(shè)備和MAC仿真器連接。所述MAC仿真器可靈活模擬MAC層處理器，用于使芯片具有測試、驗(yàn)證和校準(zhǔn)的功能?？刂茊卧梢允俏⒖刂破鳎蚴侵行奶幚韱卧?CPU)子系統(tǒng)等，配置為控制片上仿真系統(tǒng)的MAC子層和物理層IP (INTELLECTUAL PROPERTY)的實(shí)施。物理層IP (INTELLECTUAL PROPERTY)設(shè)備實(shí)現(xiàn)片上仿真系統(tǒng)的物理層。MAC仿真器及MAC層IP(INTELLECTUAL PROPERTY)設(shè)備可以以硬件實(shí)現(xiàn)、或軟件實(shí)現(xiàn)或兩者結(jié)合實(shí)現(xiàn)。
[0020]第一數(shù)據(jù)分配器選擇MAC層IP( INTELLECTUAL PROPERTY)設(shè)備輸出和MAC仿真器輸出之一作為提供至物理層IP (INTELLECTUAL PROPERTY)的信號源，并轉(zhuǎn)發(fā)輸出至物理層IP (INTELLECTUAL PROPERTY)。第二數(shù)據(jù)分配器與 MAC 層 IP (INTELLECTUAL PROPERTY)設(shè)備、MAC 仿真器和物理層 IP (INTELLECTUAL PROPERTY)連接，將物理層 IP (INTELLECTUALPROPERTY)輸出來的輸入信號傳送至MAC層IP (INTELLECTUAL PROPERTY)設(shè)備和MAC仿真器。上述方式下，當(dāng)正常通信時(shí)，MAC仿真器可具有嗅探器功能。
[0021]物理層IP (INTELLECTUAL PROPERTY)設(shè)備具有清晰的接口形態(tài)，包括數(shù)據(jù)總線和控制總線。通過適當(dāng)控制數(shù)據(jù)總線和控制總線，物理層IP (INTELLECTUAL PROPERTY)設(shè)備可配置為傳輸和接收信息、數(shù)據(jù)幀、信號等。上述信息、數(shù)據(jù)幀、信號的形式很大程度上取決于支持的通信標(biāo)準(zhǔn)。為了傳輸信息、數(shù)據(jù)幀、碼型、信號等，MAC仿真器通過給發(fā)射機(jī)提供一個(gè)序列的控制信息或配置參數(shù)或待傳輸?shù)臉?biāo)頭和有效載荷，來設(shè)置物理層IP的發(fā)射器(未示出)的狀態(tài)。為了接收信息、數(shù)據(jù)幀、碼型、信號等，MAC仿真器通過給接收機(jī)提供另一序列的配置參數(shù)，來設(shè)置物理層IP (INTELLECTUAL PROPERTY)設(shè)備的接收機(jī)(未示出)的狀態(tài)。MAC仿真器不需要協(xié)議棧就可提供用于傳輸和接受的所需的配置參數(shù)、標(biāo)頭的數(shù)量、有效載荷信息的序列至物理層IP (INTELLECTUAL PROPERTY)設(shè)備。
[0022]芯片MAC仿真器對于之前可用的MAC子層和其余的協(xié)議棧，使物理層IP (INTELLECTUAL PROPERTY)設(shè)備具有測試、驗(yàn)證和校驗(yàn)的功能。由于物理層IP(INTELLECTUAL PROPERTY)設(shè)備的測試、驗(yàn)證和校驗(yàn)僅需要MAC有限的功能，例如，重復(fù)并周期性地傳輸接收用于校驗(yàn)?zāi)M電路發(fā)射機(jī)和接收機(jī)信號路徑的幀的預(yù)定義序列時(shí)，不需要一個(gè)完整的協(xié)議棧。芯片MAC仿真器可使以下設(shè)備具有驗(yàn)證和/或校驗(yàn)功能:發(fā)射機(jī)濾波器、接收機(jī)濾波器、可編程增益發(fā)射機(jī)放大器、可編程增益接收機(jī)放大器、發(fā)射機(jī)混頻器、接收機(jī)混頻器、和本地振蕩器等。芯片MAC仿真器使發(fā)射機(jī)濾波器和接收機(jī)濾波器具有驗(yàn)證功能，來匹配某一功率頻譜屏蔽。芯片MAC仿真器使可編程增益發(fā)射機(jī)放大器和可編程增益接收機(jī)放大器具有調(diào)整功能，來得到某一輸出信號功率。芯片MAC仿真器使發(fā)射機(jī)混頻器、接收機(jī)混頻器和本地振蕩器具有調(diào)諧功能，來得到正確的載波頻率。此外，芯片MAC仿真器使得多個(gè)參數(shù)具有驗(yàn)證和校驗(yàn)的功能，來表征接收機(jī)的物理層的性能。芯片MAC仿真器使發(fā)射信號的誤差矢量幅度、接收機(jī)的檢測性能、接收機(jī)誤碼率、錯(cuò)幀率、錯(cuò)幀檢測率具有驗(yàn)證和校驗(yàn)的功能。
[0023]參閱圖2，為MAC仿真器的系統(tǒng)示意圖。MAC仿真器包含信號存儲器和序列發(fā)生器。信號存儲器存儲信號數(shù)據(jù)，該信號數(shù)據(jù)根據(jù)序列發(fā)生器確定的時(shí)序約束應(yīng)用于物理層IP(INTELLECTUAL PROPERTY)輸入端。信號存儲器存儲從物理層 IP(INTELLECTUAL PROPERTY)設(shè)備輸出端而來的信號數(shù)據(jù)。時(shí)序約束的確定取決于具體實(shí)施的物理層IP(INTELLECTUALPROPERTY)設(shè)備。
[0024]序列發(fā)生器產(chǎn)生由控制單元執(zhí)行的用于單步調(diào)試程序的地址。一實(shí)施例中，序列發(fā)生器為有限狀態(tài)機(jī)，控制信號存儲器的地址、讀寫及其他控制信號，因而相對于信號存儲器的內(nèi)容控制物理層數(shù)據(jù)接口。序列發(fā)生器控制信號存儲器，目的在于節(jié)省物理層IP(INTELLECTUAL PROPERTY)設(shè)備的數(shù)據(jù)輸出。序列發(fā)生器還具有邏輯單元，用于從外部導(dǎo)入和/或?qū)С鰯?shù)據(jù)。另一實(shí)施例中，序列發(fā)生器為微控制器，配置為允許現(xiàn)場配置和軟件升級，用于適應(yīng)控制物理層IP (INTELLECTUAL PROPERTY)設(shè)備不同的需求。
[0025]MAC仿真器提供一組配置參數(shù)、標(biāo)頭和有效載荷數(shù)據(jù)至物理層IP (INTELLECTUALPROPERTY)設(shè)備，從而將物理層IP (INTELLECTUAL PROPERTY)設(shè)備的狀態(tài)設(shè)置成碼型、數(shù)據(jù)幀等的傳輸碼型。MAC仿真器與物理層IP (INTELLECTUAL PROPERTY)設(shè)備通過第一數(shù)據(jù)分配器和第二數(shù)據(jù)分配器接口。MAC仿真器的信號存儲器存儲配置參數(shù)和待發(fā)射的有效載荷數(shù)據(jù)。序列發(fā)生器可以是硬件設(shè)備或微控制器，配置為支持接口協(xié)議至物理層IP(INTELLECTUAL PROPERTY)設(shè)備。當(dāng)物理層 IP (INTELLECTUAL PROPERTY)設(shè)備需要信息時(shí)，根據(jù)接口協(xié)議，序列發(fā)生器向物理層IP(INTELLECTUAL PROPERTY)設(shè)備提供配置、標(biāo)頭、有效載荷信息。序列發(fā)生器的作用與碼型發(fā)生器的作用相似。內(nèi)部芯片MAC仿真器包含序列發(fā)生器，舍棄了通常用在碼型發(fā)生器上的昂貴的和獨(dú)立的設(shè)備的需求，且序列發(fā)生器通常使用軟件自動(dòng)生成，無需外部設(shè)備支持。
[0026]MAC仿真器的信號存儲器存儲配置參數(shù)和接收的數(shù)據(jù)。接收的數(shù)據(jù)包含標(biāo)頭和有效載荷數(shù)據(jù)，上述數(shù)據(jù)在一楨內(nèi)傳輸，還包含接收機(jī)的質(zhì)量參數(shù)的測量數(shù)據(jù)，例如:信噪比(SNR)、LC振蕩器頻飄等。MAC仿真器的序列發(fā)生器，根據(jù)物理層IP，接收數(shù)據(jù)并存儲數(shù)據(jù)至信號存儲器。控制單元以離線模式或?qū)崟r(shí)模式操作，讀取存儲在信號存儲器內(nèi)的數(shù)據(jù)，并提供數(shù)據(jù)至工程師處或自動(dòng)測試狀態(tài)下提供至測試設(shè)備，用于評價(jià)測試結(jié)果、驗(yàn)證結(jié)果和/或校驗(yàn)結(jié)果。
[0027]采用上述技術(shù)方案后，具有該MAC仿真器的片上仿真系統(tǒng)可簡化對包含有物理層的通信芯片的測試、驗(yàn)證及校準(zhǔn)等操作，且上述操作在芯片前期設(shè)計(jì)階段就可進(jìn)行，提高了芯片設(shè)計(jì)、測試時(shí)的工作效率。
[0028]應(yīng)當(dāng)注意的是，本發(fā)明的實(shí)施例有較佳的實(shí)施性，且并非對本發(fā)明作任何形式的限制，任何熟悉該領(lǐng)域的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容變更或修飾為等同的有效實(shí)施例，但凡未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何修改或等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種片上仿真系統(tǒng)，包括控制單元、MAC層IP (INTELLECTUAL PROPERTY)設(shè)備及物理層IP (INTELLECTUAL PROPERTY)設(shè)備，其特征在于: 還包括MAC仿真器，與所述控制單元連接，用于模擬MAC層處理器并控制所述物理層IP(INTELLECTUAL PROPERTY)設(shè)備的輸入端口，使所述芯片具有測試、驗(yàn)證和校準(zhǔn)的功能。
2.如權(quán)利要求1所述的片上仿真系統(tǒng)，其特征在于: 所述片上仿真系統(tǒng)還包括第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器，所述第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器設(shè)于所述MAC仿真器與所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備間，用于分配所述MAC仿真器與所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備的輸入輸出數(shù)據(jù)的路徑。
3.如權(quán)利要求2所述的片上仿真系統(tǒng)，其特征在于: 所述第一數(shù)據(jù)分配器接收所述MAC層IP (INTELLECTUAL PROPERTY)設(shè)備或所述MAC仿真器的第一輸出數(shù)據(jù)，并將所述第一輸出數(shù)據(jù)提供至所述物理層IP (INTELLECTUALPROPERTY)設(shè)備。
4.如權(quán)利要求2所述的片上仿真系統(tǒng)，其特征在于: 所述第二數(shù)據(jù)分配器接收所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備的第二輸出數(shù)據(jù)，并將所述第二輸出數(shù)據(jù)提供至所述MAC層IP (INTELLECTUAL PROPERTY)設(shè)備和所述MAC仿真器。
5.如權(quán)利要求3或4所述的片上仿真系統(tǒng)，其特征在于: 所述MAC仿真器還具有嗅探器功能。
6.如權(quán)利要求1所述的片上仿真系統(tǒng)，其特征在于: 所述MAC仿真器包括信號存儲器及序列發(fā)生器； 所述信號存儲器用于存儲從所述物理層IP (INTELLECTUAL PROPERTY)設(shè)備發(fā)來的信號數(shù)據(jù)； 所述序列發(fā)生器產(chǎn)生由所述控制單元執(zhí)行的用于單步調(diào)試的程序的地址。
7.如權(quán)利要求6所述的片上仿真系統(tǒng)，其特征在于: 所述序列發(fā)生器為有限狀態(tài)機(jī)，用于控制所述信號存儲器的地址及讀寫。
8.如權(quán)利要求7所述的片上仿真系統(tǒng)，其特征在于: 所述有限狀態(tài)機(jī)包括邏輯單元，用于從外部導(dǎo)入或?qū)С鰯?shù)據(jù)。
9.如權(quán)利要求6所述的片上仿真系統(tǒng)，其特征在于: 所述序列發(fā)生器為微控制器，支持現(xiàn)場配置及軟件升級，用于對所述物理層IP(INTELLECTUAL PROPERTY)設(shè)備控制。
【文檔編號】G06F17/50GK103984786SQ201310424756
【公開日】2014年8月13日 申請日期:2013年9月16日 優(yōu)先權(quán)日:2013年2月11日
【發(fā)明者】阿爾韋托·希門尼斯·菲爾茨特羅姆, 阿爾韋托·馬丁·吉拉多, 鄧運(yùn)松 申請人:芯迪半導(dǎo)體科技（上海）有限公司