專利名稱：Pci航空串行總線板卡及實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種PCI航空串行總線板卡，具體涉及PCI航空串行總線板卡及實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法。
背景技術(shù)：
虛擬試驗(yàn)是指用軟件代替試驗(yàn)系統(tǒng)中的部分或全部實(shí)際裝備，并集成試驗(yàn)系統(tǒng)，完成綜合能力評(píng)價(jià)的一種試驗(yàn)?zāi)Ｊ?。虛擬試驗(yàn)技術(shù)就是以虛擬模型，虛擬樣機(jī)和虛擬環(huán)境為基礎(chǔ)，采用基于網(wǎng)絡(luò)的數(shù)據(jù)傳輸方式來(lái)搭建整個(gè)虛擬試驗(yàn)系統(tǒng)。試驗(yàn)人員采用虛實(shí)結(jié)合的方式對(duì)被測(cè)設(shè)備的性能進(jìn)行評(píng)估。由于整個(gè)試驗(yàn)是以虛擬模型為基礎(chǔ)，因此可以很好的解決在外場(chǎng)試驗(yàn)中所存在的試驗(yàn)周期長(zhǎng)、耗費(fèi)人力物力大、自然環(huán)境因素不可控和被試系統(tǒng)的一些參數(shù)容易暴露，不利于保密等缺點(diǎn)。可以支持試驗(yàn)人員在低耗費(fèi)的條件下多次重復(fù)試驗(yàn)過(guò)程，獲取試驗(yàn)結(jié)果，為真實(shí)試驗(yàn)打下良好的基礎(chǔ)。虛擬實(shí)驗(yàn)系統(tǒng)的各個(gè)實(shí)驗(yàn)節(jié)點(diǎn)數(shù)據(jù)交換方式有網(wǎng)線、光纖、MIL-STD-1553B總線及ARINC429總線等。MIL-STD-1553B和ARINC429航空串行總線在大型裝備虛擬實(shí)驗(yàn)中應(yīng)用非常廣泛。通常有大量的MIL-STD-1553B和ARINC429數(shù)據(jù)在不同實(shí)驗(yàn)節(jié)點(diǎn)間交換及處理。傳統(tǒng)的處理方式是通過(guò)專用的PCI通訊板卡將接收到的數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，由上位機(jī)程序?qū)?shù)據(jù)進(jìn)行處理，然后上位機(jī)再將處理結(jié)果通過(guò)PCI卡傳輸?shù)組IL-STD-1553B和ARINC429總線上，這種方式影響虛擬仿真系統(tǒng)仿真效率，虛擬實(shí)驗(yàn)系統(tǒng)實(shí)時(shí)性較差?，F(xiàn)有技術(shù)存在硬件設(shè)計(jì)復(fù)雜、數(shù)據(jù)處理能力差、速度低、實(shí)時(shí)性差、靈活性差的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明為了解決傳統(tǒng)的PCI通訊板卡存在硬件設(shè)計(jì)復(fù)雜、數(shù)據(jù)處理能力差、速度低、實(shí)時(shí)性差、靈活性差的問(wèn)題，從而提出了 PCI航空串行總線板卡及實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處
理方法。PCI航空串行總線板卡包括PCI總線、DSP總線、1553B總線、429總線、Boot單元、DSP處理器、數(shù)據(jù)存儲(chǔ)器、EEPROM存儲(chǔ)模塊、程序存儲(chǔ)器、FPGA芯片、1553B總線驅(qū)動(dòng)芯片、第一變壓器、第二變壓器和429總線驅(qū)動(dòng)芯片，所述的DSP處理器包括DSP內(nèi)部總線、PCI接口、EMIF接口、內(nèi)存RAM和PCI寄存器，F(xiàn)PGA芯片包括1553B邏輯編程模塊、復(fù)位時(shí)鐘及地址譯碼模塊和429邏輯編程模塊，所述的PCI接口與PCI總線連接，PCI接口、EMIF接口、內(nèi)存RAM的數(shù)據(jù)地址總線均與DSP內(nèi)部總線連接，PCI接口的配置數(shù)據(jù)輸入端與PCI寄存器的配置數(shù)據(jù)輸出端連接，DSP處理器存儲(chǔ)數(shù)據(jù)輸入端與EEPROM存儲(chǔ)模塊的數(shù)據(jù)輸出端連接，DSP處理器的Boot模式固化程序輸入端與Boot單元的程序輸出端連接，EMIF接口的數(shù)據(jù)存儲(chǔ)端與數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)端連接，EMIF接口的程序存儲(chǔ)輸入端與程序存儲(chǔ)器的程序存儲(chǔ)輸出端連接，
EMIF接口、1553B邏輯編程模塊、復(fù)位時(shí)鐘及地址譯碼模塊和429邏輯編程模塊均通過(guò)DSP總線相互連接，復(fù)位時(shí)鐘及地址譯碼模塊分別發(fā)送復(fù)位信號(hào)給DSP處理器和FPGA芯片，復(fù)位時(shí)鐘及地址譯碼模塊還分別發(fā)送基準(zhǔn)時(shí)鐘和分配地址控制信息給1553B邏輯編程模塊和429邏輯編程模塊；1553B邏輯編程模塊用于實(shí)現(xiàn)DSP總線與1553B總線之間的數(shù)據(jù)轉(zhuǎn)換和傳遞；1553B邏輯編程模塊的LVTTL電平信號(hào)端與1553B總線驅(qū)動(dòng)芯片的LVTTL電平信號(hào)端連接，1553B總線驅(qū)動(dòng)芯片的1553B電平信號(hào)端通過(guò)第一變壓器和第二變壓器與1553B總線連接，429邏輯編程模塊用于實(shí)現(xiàn)DSP總線與429總線之間的數(shù)據(jù)轉(zhuǎn)換和傳遞；429邏輯編程模塊的第一 LVTTL電平端與429總線驅(qū)動(dòng)芯片的第一 LVTTL電平端連接；429邏輯編程模塊的第二 LVTTL電平端與429總線驅(qū)動(dòng)芯片的第二 LVTTL電平端連接；429總線驅(qū)動(dòng)芯片的第一 429總線數(shù)據(jù)端和第二 429總線數(shù)據(jù)端均與429總線連接。DSP處理器采用的是TMS320DM642芯片。1553B邏輯編程模塊用于完成1553B信號(hào)編解碼邏輯及實(shí)現(xiàn)1553B協(xié)議，包括BC模式、RT模式和MT模式。429邏輯編程模塊用于完成429信號(hào)的編解碼邏輯及實(shí)現(xiàn)429工作模式控制。PCI航空串行總線板卡實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法為:步驟一、DSP處理器選擇PCI Boot模式；步驟二、通過(guò)PCI接口接收設(shè)置存儲(chǔ)空間命令，DSP處理器根據(jù)該命令設(shè)置存儲(chǔ)空間，所述的存儲(chǔ)空間為內(nèi)存RAM ；步驟三、DSP處理器通過(guò)PCI接口接收來(lái)自外部的加載程序，所述加載程序?yàn)?hex文件，并將該.hex文件寫(xiě)入到DSP處理器的內(nèi)存RAM中；步驟四、當(dāng)DSP處理器通過(guò)PCI接口接收到向PCI寄存器的DSPINT位寫(xiě)I的命令時(shí)，執(zhí)行步驟五，啟動(dòng)動(dòng)態(tài)加載過(guò)程；步驟五、DSP處理器將接收到的加載程序從該.hex文件的地址O開(kāi)始加載數(shù)據(jù)。本發(fā)明提供一種虛擬試驗(yàn)系統(tǒng)中對(duì)大量的MIL-STD-1553B和ARINC429總線數(shù)據(jù)的收發(fā)和實(shí)時(shí)處理的航空串行總線，選擇高速DSP芯片，實(shí)時(shí)性好，數(shù)據(jù)處理能力強(qiáng)，其內(nèi)嵌的PCI接口支持主機(jī)動(dòng)態(tài)加載板卡上CPU程序，簡(jiǎn)化了硬件設(shè)計(jì)；實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法可實(shí)時(shí)處理MIL-STD-1553B和ARINC429總線數(shù)據(jù)，無(wú)須將數(shù)據(jù)轉(zhuǎn)移到上位機(jī)，提高數(shù)據(jù)處理速度，增強(qiáng)了系統(tǒng)實(shí)時(shí)性。用戶能夠根據(jù)實(shí)驗(yàn)需要，動(dòng)態(tài)的加載主控CPU程序，更新數(shù)據(jù)處理算法，以適應(yīng)不同處理算法的需要。增強(qiáng)了板卡使用時(shí)的靈活性。因此，可動(dòng)態(tài)加載算法的PCI板卡具有重要的應(yīng)用價(jià)值。


圖1為本發(fā)明所述的PCI航空串行總線板卡的電氣原理圖示意圖；圖2為PCI航空串行總線板卡實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法的流程圖；圖3為.hex文件生成的流程圖。
具體實(shí)施例方式具體實(shí)施方式
一、結(jié)合圖1具體說(shuō)明本實(shí)施方式，本實(shí)施方式所述的PCI航空串行總線板卡包括PCI總線、DSP總線、1553B總線、429總線、Boot單元1、DSP處理器2、數(shù)據(jù)存儲(chǔ)器3、EEPROM存儲(chǔ)模塊4、程序存儲(chǔ)器5、FPGA芯片6、1553B總線驅(qū)動(dòng)芯片7、第一變壓器
8、第二變壓器9和429總線驅(qū)動(dòng)芯片10，所述的DSP處理器2包括DSP內(nèi)部總線、PCI接口2-1、EMIF接口 2-2、內(nèi)存RAM2-3和PCI寄存器2_4，F(xiàn)PGA芯片6包括1553B邏輯編程模塊6-1、復(fù)位時(shí)鐘及地址譯碼模塊6-2和429邏輯編程模塊6-3，所述的PCI接口 2-1與PCI總線連接，PCI接口 2-1、EMIF接口 2-2、內(nèi)存RAM2-3的數(shù)據(jù)地址總線均與DSP內(nèi)部總線連接，PCI接口 2-1的配置數(shù)據(jù)輸入端與PCI寄存器2_4的配置數(shù)據(jù)輸出端連接，DSP處理器2存儲(chǔ)數(shù)據(jù)輸入端與EEPROM存儲(chǔ)模塊4的數(shù)據(jù)輸出端連接，DSP處理器2的Boot模式固化程序輸入端與Boot單元I的程序輸出端連接，EMIF接口 2-2的數(shù)據(jù)存儲(chǔ)端與數(shù)據(jù)存儲(chǔ)器3的數(shù)據(jù)存儲(chǔ)端連接，EMIF接口 2-2的程序存儲(chǔ)輸入端與程序存儲(chǔ)器5的程序存儲(chǔ)輸出端連接，EMIF接口 2-2、1553B邏輯編程模塊6_1、復(fù)位時(shí)鐘及地址譯碼模塊6_2和429邏輯編程模塊6-3均通過(guò)DSP總線相互連接，復(fù)位時(shí)鐘及地址譯碼模塊6-2分別發(fā)送復(fù)位信號(hào)給DSP處理器2和FPGA芯片6，復(fù)位時(shí)鐘及地址譯碼模塊6-2還分別發(fā)送基準(zhǔn)時(shí)鐘和分配地址控制信息給1553B邏輯編程模塊6-1和429邏輯編程模塊6-3 ；1553B邏輯編程模塊6-1用于實(shí)現(xiàn)DSP總線與1553B總線之間的數(shù)據(jù)轉(zhuǎn)換和傳遞；1553B邏輯編程模塊6_1的LVTTL電平信號(hào)端與1553B總線驅(qū)動(dòng)芯片7的LVTTL電平信號(hào)端連接，1553B總線驅(qū)動(dòng)芯片7的1553B電平信號(hào)端通過(guò)第一變壓器8和第二變壓器9與1553B總線連接，429邏輯編程模塊6-3用于實(shí)現(xiàn)DSP總線與429總線之間的數(shù)據(jù)轉(zhuǎn)換和傳遞；429邏輯編程模塊6-3的第一 LVTTL電平端與429總線驅(qū)動(dòng)芯片10的第一 LVTTL電平端連接；429邏輯編程模塊6-3的第二 LVTTL電平端與429總線驅(qū)動(dòng)芯片10的第二 LVTTL電平端連接；429總線驅(qū)動(dòng)芯片10的第一 429總線數(shù)據(jù)端和第二 429總線數(shù)據(jù)端均與429總線連接。本實(shí)施方式中的程序存儲(chǔ)器5用于存儲(chǔ)在使用擴(kuò)展總線啟動(dòng)DSP Boot模式時(shí)的固化程序。數(shù)據(jù)存儲(chǔ)器3用于暫存收到的MIL-STD-1553B總線數(shù)據(jù)和ARINC429總線數(shù)據(jù)。
EEPROM存儲(chǔ)模塊4用于存儲(chǔ)PCI接口 2_1的配置數(shù)據(jù)。復(fù)位時(shí)鐘及地址譯碼模塊6-2包括復(fù)位單元、時(shí)鐘單元和地址譯碼單元,所述的復(fù)位時(shí)鐘單元包括上電復(fù)位邏輯電路和看門(mén)狗邏輯電路，上電復(fù)位邏輯電路用來(lái)復(fù)位DSP程序和FPGA邏輯；看門(mén)狗邏輯電路用來(lái)防止DSP程序跑飛，增加模塊的穩(wěn)定性；時(shí)鐘單元用來(lái)給1553B及429模塊提供基準(zhǔn)時(shí)鐘；地址譯碼單元用來(lái)給各個(gè)功能部分分配地址空間；在FPGA芯片6內(nèi)部實(shí)現(xiàn)協(xié)議，能減小裝置體積，增加可靠性。在FPGA芯片6中完成MIL-STD-1553B協(xié)議已經(jīng)是成熟的技術(shù)。1553B邏輯編程模塊6-1的輸出的是FPGA的LVTTL電平，故需要1553B總線驅(qū)動(dòng)芯片7將其轉(zhuǎn)換成1553B的電平。如圖1所示，1553B總線驅(qū)動(dòng)芯片7性能比搭建電路的方式更加穩(wěn)定。轉(zhuǎn)換后的電平與1553B總線電纜采用隔離變壓器耦合。第一變壓器8和第二變壓器9用于阻抗匹配、故障隔離和電平轉(zhuǎn)換。在FPGA芯片6中完成429邏輯也是一種通用的技術(shù)。429總線驅(qū)動(dòng)芯片10用于429電平與LVTTL電平之間的相互轉(zhuǎn)換。本實(shí)施方式采用的高速DSP處理器2作為板卡的主處理器，數(shù)據(jù)處理能力強(qiáng)。使板卡能夠更好的完成復(fù)雜的數(shù)據(jù)處理算法，并保證了數(shù)據(jù)處理的實(shí)時(shí)性。DSP處理器2自帶PCI接口 2-1，簡(jiǎn)化了硬件設(shè)計(jì)，增加了可靠性。
具體實(shí)施方式
二、本實(shí)施方式與具體實(shí)施方式
一所述的PCI航空串行總線板卡的區(qū)別在于，DSP處理器2采用的是TMS320DM642芯片。本實(shí)施方式所述的TMS320DM642芯片有很強(qiáng)的算法處理能力；DSP中運(yùn)行的算法可以通過(guò)主機(jī)進(jìn)行實(shí)時(shí)在線加載，有很高的靈活性；單板集成了 429和1553B兩種航空總線，在虛擬實(shí)驗(yàn)中有很廣泛的使用價(jià)值。本實(shí)施方式采用TMS320DM642芯片，具有強(qiáng)大且高效的硬件資源，實(shí)時(shí)性好，數(shù)據(jù)處理能力強(qiáng)，能顯著提高虛擬仿真系統(tǒng)仿真效率。它內(nèi)嵌PCI接口，支持上位機(jī)通過(guò)其PCI接口動(dòng)態(tài)的加載DSP程序，具有速度快、集成度高、使用方便靈活的特點(diǎn)，可方便完成動(dòng)態(tài)加載主控CPU算法的要求。
具體實(shí)施方式
三、本實(shí)施方式與具體實(shí)施方式
一所述的PCI航空串行總線板卡的區(qū)別在于，1553B邏輯編程模塊6-1用于完成1553B信號(hào)編解碼邏輯及實(shí)現(xiàn)1553B協(xié)議，包括BC模式、RT模式和MT模式。
具體實(shí)施方式
四、本實(shí)施方式與具體實(shí)施方式
一所述的PCI航空串行總線板卡的區(qū)別在于，429邏輯編程模塊6-3用于完成429信號(hào)的編解碼邏輯及實(shí)現(xiàn)429工作模式控制。
具體實(shí)施方式
五、結(jié)合圖2具體說(shuō)明本實(shí)施方式，基于具體實(shí)施方式
一所述的PCI航空串行總線板卡實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法，該方法包括下述步驟:步驟一、DSP處理器2選擇PCI Boot模式；步驟二、通過(guò)PCI接口 2-1接收設(shè)置存儲(chǔ)空間命令，DSP處理器2根據(jù)該命令設(shè)置存儲(chǔ)空間，所述的存儲(chǔ)空間為內(nèi)存RAM2-3 ；步驟三、DSP處理器2通過(guò)PCI接口 2_1接收來(lái)自外部的加載程序，所述加載程序?yàn)?hex文件，并將該.hex文件寫(xiě)入到DSP處理器2的內(nèi)存RAM2-3中；步驟四、當(dāng)DSP處理器2通過(guò)PCI接口 2_1接收到向PCI寄存器2_4的DSPINT位寫(xiě)I的命令時(shí)，執(zhí)行步驟五，啟動(dòng)動(dòng)態(tài)加載過(guò)程；步驟五、DSP處理器2將接收到的加載程序從該.hex文件的地址O開(kāi)始加載數(shù)據(jù)。本實(shí)施方式中步驟二所述的用戶根據(jù)實(shí)際需要選擇要訪問(wèn)的DSP處理器2的存儲(chǔ)空間可以是內(nèi)存RAM2-3或片外的內(nèi)存SDRAM。本實(shí)施方式所述的動(dòng)態(tài)加載數(shù)據(jù)處理方法支持上位機(jī)通過(guò)PCI接口 2-1動(dòng)態(tài)加載.hex文件，可以滿足在不同的虛擬試驗(yàn)中，數(shù)據(jù)處理算法的動(dòng)態(tài)調(diào)整，提高了靈活性。該方法適用于在虛擬實(shí)驗(yàn)中。本實(shí)施方式適應(yīng)不同的虛擬實(shí)驗(yàn)中算法的差異，可動(dòng)態(tài)的把數(shù)據(jù)處理算法加載到把板卡DSP處理器2中。DSP處理器2程序boot方式:一種是由EMIF接口 2_2啟動(dòng)，程序代碼存放在外擴(kuò)的程序存儲(chǔ)器5中，這種boot方式，DSP程序是固定的，不能支持動(dòng)態(tài)更新；與之相對(duì)應(yīng)的是一種由PCI接口 2-1引導(dǎo)，這種方式下，上位機(jī)通過(guò)PCI接口 2-1訪問(wèn)DSP處理器2的所有的映射地址包括內(nèi)存RAM2-3、數(shù)據(jù)存儲(chǔ)器3、EEPR0M存儲(chǔ)模塊4、程序存儲(chǔ)器5，將程序代碼寫(xiě)入DSP處理器2的內(nèi)存RAM2-3，主機(jī)復(fù)位DSP處理器2后，程序即開(kāi)始從地址O執(zhí)行。這種方式可以動(dòng)態(tài)的加載DSP處理器2程序，能根據(jù)虛擬實(shí)驗(yàn)要求更新數(shù)據(jù)處理算法，所以本系統(tǒng)采用PCI接口啟動(dòng)方式。在主程序中做好實(shí)驗(yàn)對(duì)象的算法函數(shù)，通過(guò)開(kāi)發(fā)工具，自動(dòng)調(diào)用TI公司C編譯器cl6x.exe、匯編器asm6x.exe和連接器link6x.exe程序,將C代碼編譯連接生成可執(zhí)行的out文件。然后將可執(zhí)行的目標(biāo)代碼.0ut文件轉(zhuǎn)換為十六進(jìn)制.hex文件，上位機(jī)能通過(guò)PCI接口寫(xiě)入到DSP處理器2的內(nèi)存RAM2-3。具體流程如圖3所示:調(diào)用十六進(jìn)制轉(zhuǎn)換工具，在命令文件里指定選項(xiàng)和文件名，創(chuàng)建一個(gè)批處理文件，儲(chǔ)存調(diào)用十六進(jìn)制轉(zhuǎn)換工具的命令行選項(xiàng)和文件名。編寫(xiě)cmd文件，內(nèi)容如下:
權(quán)利要求
1.PCI航空串行總線板卡，其特征在于:包括PCI總線、DSP總線、1553B總線、429總線、Boot單元(I )、DSP處理器(2 )、數(shù)據(jù)存儲(chǔ)器(3 )、EEPROM存儲(chǔ)模塊(4 )、程序存儲(chǔ)器(5 )、FPGA芯片(6)、1553B總線驅(qū)動(dòng)芯片(7)、第一變壓器(8)、第二變壓器(9)和429總線驅(qū)動(dòng)芯片(10)，所述的DSP處理器(2)包括DSP內(nèi)部總線、PCI接口(2-1)、EMIF接口(2-2)、內(nèi)存RAM(2-3)和PCI寄存器(2-4)，F(xiàn)PGA芯片(6)包括1553B邏輯編程模塊(6_1)、復(fù)位時(shí)鐘及地址譯碼模塊(6-2)和429邏輯編程模塊(6-3)， 所述的PCI接口(2-1)與PCI總線連接， PCI接口(2-1)、EMIF接口(2-2)、內(nèi)存RAM (2-3)的數(shù)據(jù)地址總線均與DSP內(nèi)部總線連接， PCI接口(2-1)的配置數(shù)據(jù)輸入端與PCI寄存器(2-4)的配置數(shù)據(jù)輸出端連接， DSP處理器(2)存儲(chǔ)數(shù)據(jù)輸入端與EEPROM存儲(chǔ)模塊(4)的數(shù)據(jù)輸出端連接， DSP處理器(2)的Boot模式固化程序輸入端與Boot單元(I)的程序輸出端連接， EMIF接口(2-2)的數(shù)據(jù)存儲(chǔ)端與數(shù)據(jù)存儲(chǔ)器(3)的數(shù)據(jù)存儲(chǔ)端連接， EMIF接口(2-2)的程序存儲(chǔ)輸入端與程序存儲(chǔ)器(5)的程序存儲(chǔ)輸出端連接， EMIF接口( 2-2 )、1553B邏輯編程模塊(6_1)、復(fù)位時(shí)鐘及地址譯碼模塊(6-2 )和429邏輯編程模塊(6-3)均通過(guò)DSP總線相互連接， 復(fù)位時(shí)鐘及地址譯碼模塊(6-2)分別發(fā)送復(fù)位信號(hào)給DSP處理器(2)和FPGA芯片(6)，復(fù)位時(shí)鐘及地址譯碼模塊(6-2)還分別發(fā)送基準(zhǔn)時(shí)鐘和分配地址控制信息給1553B邏輯編程模塊(6-1)和429邏輯編程模塊(6-3 ); 1553B邏輯編程模塊(6-1)用于實(shí)現(xiàn)DSP總線與1553B總線之間的數(shù)據(jù)轉(zhuǎn)換和傳遞；1553B邏輯編程模塊(6-1)的LVTTL電平信號(hào)端與1553B總線驅(qū)動(dòng)芯片(7)的LVTTL電平信號(hào)端連接， 1553B總線驅(qū)動(dòng)芯片(7)的1553B電平信號(hào)端通過(guò)第一變壓器(8)和第二變壓器(9)與1553B總線連接， 429邏輯編程模塊(6-3)用于實(shí)現(xiàn)DSP總線與429總線之間的數(shù)據(jù)轉(zhuǎn)換和傳遞； 429邏輯編程模塊(6-3)的第一 LVTTL電平端與429總線驅(qū)動(dòng)芯片(10)的第一 LVTTL電平端連接； 429邏輯編程模塊(6-3)的第二 LVTTL電平端與429總線驅(qū)動(dòng)芯片(10)的第二 LVTTL電平端連接； 429總線驅(qū)動(dòng)芯片(10)的第一 429總線數(shù)據(jù)端和第二 429總線數(shù)據(jù)端均與429總線連接。
2.根據(jù)權(quán)利要求1所述的PCI航空串行總線板卡，其特征在:DSP處理器(2)采用的是TMS320DM642 芯片。
3.根據(jù)權(quán)利要求1所述的PCI航空串行總線板卡，其特征在:1553B邏輯編程模塊(6-1)用于完成1553B信號(hào)編解碼邏輯及實(shí)現(xiàn)1553B協(xié)議，包括BC模式、RT模式和MT模式。
4.根據(jù)權(quán)利要求1所述的PCI航空串行總線板卡，其特征在:429邏輯編程模塊(6-3)用于完成429信號(hào)的編解碼邏輯及實(shí)現(xiàn)429工作模式控制。
5.基于權(quán)利要求1所述的PCI航空串行總線板卡實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法，該方法包括下述步驟: 步驟一、DSP處理器(2)選擇PCI Boot模式； 步驟二、通過(guò)PCI接口(2-1)接收設(shè)置存儲(chǔ)空間命令，DSP處理器(2)根據(jù)該命令設(shè)置存儲(chǔ)空間，所述的存儲(chǔ)空間為內(nèi)存RAM (2-3)； 步驟三、DSP處理器(2)通過(guò)PCI接口(2-1)接收來(lái)自外部的加載程序，所述加載程序?yàn)?hex文件，并將該.hex文件寫(xiě)入到DSP處理器(2)的內(nèi)存RAM (2-3)中； 步驟四、當(dāng)DSP處理器(2)通過(guò)PCI接口(2-1)接收到向PCI寄存器(2_4)的DSPINT位寫(xiě)I的命令時(shí)，執(zhí)行步驟五，啟動(dòng)動(dòng)態(tài)加載過(guò)程； 步驟五、DSP處理器(2)將接收到的加 載程序從該.hex文件的地址O開(kāi)始加載數(shù)據(jù)。
全文摘要
PCI航空串行總線板卡及實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法，具體涉及PCI航空串行總線板卡及實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法。它為了解決傳統(tǒng)的PCI通訊板卡存在硬件設(shè)計(jì)復(fù)雜、數(shù)據(jù)處理能力差、速度低、實(shí)時(shí)性差、靈活性差的問(wèn)題。本發(fā)明所述PCI航空串行總線板卡，用于虛擬試驗(yàn)系統(tǒng)中MIL-STD-1553B和ARINC429總線數(shù)據(jù)的實(shí)時(shí)處理，并且可以實(shí)現(xiàn)虛擬實(shí)驗(yàn)中對(duì)數(shù)據(jù)處理算法的動(dòng)態(tài)調(diào)整。可以有效提高虛擬實(shí)驗(yàn)中MIL-STD-1553B和ARINC429總線數(shù)據(jù)的處理效率，提高虛擬實(shí)驗(yàn)系統(tǒng)的實(shí)時(shí)性。PCI航空串行總線板卡實(shí)現(xiàn)動(dòng)態(tài)加載數(shù)據(jù)處理方法能動(dòng)態(tài)加載程序使得該板卡有很高的靈活性和使用價(jià)值。本發(fā)明適用于虛擬試驗(yàn)。
文檔編號(hào)G06F13/38GK103198042SQ20131014087
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年4月22日 優(yōu)先權(quán)日2013年4月22日
發(fā)明者許永輝, 孫闖, 楊京禮 申請(qǐng)人:哈爾濱工業(yè)大學(xué)