專利名稱：加載方法、裝置和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種加載方法、裝置和系統(tǒng)。
背景技術(shù)：
在一個(gè)系統(tǒng)中，數(shù)據(jù)通道一般可分為帶內(nèi)通道與帶外通道。與中央處理器(Central Processing Unit, CPU)系統(tǒng)相關(guān)的通道為帶內(nèi)通道,與帶外管理控制器相關(guān)的通道為帶外通道。CPU的串行外圍接口閃存(SerialPeripheral Interface Flash, SPIFlash)可存儲(chǔ)基本輸入輸出系統(tǒng)(Basiclnput/Output System,BIOS)或其他軟件。在現(xiàn)網(wǎng)上運(yùn)行時(shí)，可以根據(jù)需要升級(jí)SPI Flash內(nèi)存儲(chǔ)的BIOS或其他軟件，但是，若CPU工作過(guò)程中異常掛起，則無(wú)法升級(jí)連接SPI Flash內(nèi)存儲(chǔ)的BIOS或其他軟件，而CPU工作過(guò)程中的異常掛起不會(huì)影響帶外管理控制器的帶外通道的正常工作，因此，可以由帶外通道連接SPIFlash，然后對(duì)SPI Flash內(nèi)存儲(chǔ)的BIOS或其他軟件進(jìn)行升級(jí)連接?，F(xiàn)有技術(shù)中，通常將帶外管理控制器通過(guò)SPI總線接口與SPI Flash相連，作為帶外升級(jí)連接通道。但是，如果帶外管理控制器沒(méi)有SPI總線接口，即使有聯(lián)合測(cè)試工作組(Joint Test Action Group, JTAG)總線接口或局部總線(Local Bus)等其他總線接口，目前仍無(wú)法實(shí)現(xiàn)帶外升級(jí)連接SPI Flash。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種加載方法、裝置和系統(tǒng)，可以實(shí)現(xiàn)在沒(méi)有帶外SPI總線接口的情況下加載SPI FLASH?！矫?，本發(fā)明實(shí)施例提供了一種加載方法，所述方法包括:接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收中央處理器CPU發(fā)送的帶內(nèi)串行外圍接口 SPI總線信號(hào)；將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPIFLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述 SPI FLASH。一方面，本發(fā)明實(shí)施例提供了一種加載裝置，所述裝置包括:接收單元，用于接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)傳輸給處理單元；處理單元，用于從所述接收單元接收所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)，將所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)傳輸給加載單元；加載單元，用于從所述處理單元接收所述帶內(nèi)SP I總線信號(hào)或所述模擬的帶外SPI總線信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPIFLASH。一方面，本發(fā)明實(shí)施例提供了一種加載裝置，所述裝置包括:接收器，用于接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)傳輸給處理器；處理器，用于從所述接收器接收所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；所述處理器，還用于將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。一方面，本發(fā)明實(shí)施例提供了一種加載系統(tǒng)，所述系統(tǒng)包括:CPU，用于外出帶內(nèi)SPI總線信號(hào)；帶外管理控制器，用于外出帶外總線信號(hào)；如權(quán)利要求11至15中任一項(xiàng)所述的加載裝置，用于接收所述帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收所述CPU發(fā)送的帶內(nèi)SPI總線信號(hào)；所述加載裝置，還用于將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；所述加載裝置，還用于將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述帶外SPI總線信號(hào)加載到所述 SPI FLASH ；SPI FLASH，用于存儲(chǔ)基本輸入輸出系統(tǒng)BIOS。本發(fā)明實(shí)施例中，接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)；將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述帶外SPI總線信號(hào)加載到所述SPI FLASH。由此實(shí)現(xiàn)了在帶外管理控制器沒(méi)有SP I總線接口時(shí)仍可以加載SPI FLASH。


圖1為本發(fā)明實(shí)施例提供的加載方法所基于的系統(tǒng)示意圖；圖2為本發(fā)明實(shí)施例提供的加載方法流程圖；圖3為本發(fā)明實(shí)施例提供的模擬SPI片選信號(hào)電路圖；圖4為本發(fā)明實(shí)施例提供的加載裝置示意圖；圖5為本發(fā)明實(shí)施例提供的又一加載裝置示意圖。
具體實(shí)施例方式下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。本發(fā)明實(shí)施例中，接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)；將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述帶外SPI總線信號(hào)加載到所述SPI FLASH。由此實(shí)現(xiàn)了在帶外管理控制器沒(méi)有SPI總線接口時(shí)仍可以加載SPI FLASH。圖1是本發(fā)明實(shí)施例提供的加載方法所基于的系統(tǒng)示意圖。如圖1所示，所述系統(tǒng)包括:帶外管理控制器101、CPU102、邏輯器件103和SPI FLASH104。從帶外管理控制器101輸出的帶外總線信號(hào)引入邏輯器件103，從CPU102輸出的SPI信號(hào)也引入邏輯器件103，邏輯器件103下掛SPI Flashl04,邏輯器件103將帶外總線信號(hào)模擬出SPI信號(hào)時(shí)序，并且與從CPU102引入的SPI信號(hào)進(jìn)行二選一開關(guān)切換選通與外掛的SPI Flashl04連接通信，其中，用于選通CPU102的SPI信號(hào)和帶外總線模擬得到的SPI信號(hào)的切換信號(hào)可以是帶外管理控制器101的通用輸入輸出(General PurposeInput/Output, GP10)信號(hào)，也可以是帶外總線的信號(hào)。本發(fā)明實(shí)施例中所說(shuō)的帶外總線可以是JTAG總線、局部總線(Local Bus)或其他總線，為便于理解，下述實(shí)施例中以JTAG總線為例，對(duì)本發(fā)明的技術(shù)方案做詳細(xì)闡述，其它總線仍適用于本發(fā)明提供的方法、裝置和系統(tǒng)。圖2為本發(fā)明實(shí)施例提供的加載方法流程圖。如圖2所示，所述方法包括以下步驟:步驟201，邏輯器件接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)。步驟202，邏輯器件將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)。具體地，以JTAG總線為例，從帶外管理控制器引出JTAG總線信號(hào)后，JTAG總線信號(hào)途經(jīng)JTAG插針后進(jìn)入邏輯器件，邏輯器件根據(jù)JTAG時(shí)序與SPI時(shí)序的異同特點(diǎn)，將JTAG總線信號(hào)進(jìn)行處理，模擬出SPI信號(hào)時(shí)序。JTAG總線共有5個(gè)信號(hào):TCK、TDT、TDO、TMS和TRST信號(hào)。SPI總線共有4個(gè)信號(hào):CLK、MOS1、MISO和片選/CS信號(hào)，具體模擬方法為:可以將JTAG總線的TCK、TD1、TD0信號(hào)分別作為SPI總線的CLK、M0SI和MI SO信號(hào)使用。圖3為本發(fā)明實(shí)施例提供的模擬SPI片選信號(hào)電路圖。如圖3所示，D1、D2和D3為三個(gè)相同的D觸發(fā)器，Tl為或門，將JTAG總線信號(hào)中的時(shí)鐘信號(hào)TCK作為三個(gè)觸發(fā)器的時(shí)鐘信號(hào)，將JTAG總線信號(hào)中的TMS信號(hào)通過(guò)邏輯D觸發(fā)器延時(shí)兩個(gè)時(shí)鐘周期后的信號(hào)與延時(shí)三個(gè)時(shí)鐘周期后的信號(hào)做邏輯或運(yùn)算，將邏輯或運(yùn)算結(jié)果作為SPI總線的片選/CS信號(hào)。由此，實(shí)現(xiàn)了將JTAG總線信號(hào)模擬成SPI總線信號(hào)。需要說(shuō)明的是，本領(lǐng)域技術(shù)人員也可以采用其它電路將JTAG總線信號(hào)模擬成SPI總線信號(hào)。步驟203，邏輯器件將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。邏輯器件中有選擇器，可以從多路信號(hào)中選擇一路信號(hào)輸出，具體地，可以將帶內(nèi)SPI總線信號(hào)和模擬的帶外SPI總線信號(hào)作為選擇器的輸入信號(hào)，將帶外管理控制器的通用輸入輸出(General Purpose Input/Output, GP10)信號(hào)或JTAG總線信號(hào)中除用于模擬SPI總線信號(hào)的其他信號(hào)作為選擇器的切換信號(hào)(這里指JTAG總線的TRST信號(hào))，利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)和模擬的帶外SPI總線信號(hào)中的一路信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPIFLASH。切換信號(hào)可以控制任何時(shí)候只有一路信號(hào)選通與SPI FLASH總線連接。如果將JTAG總線的TRST信號(hào)作為切換信號(hào)，則當(dāng)TRST信號(hào)為高電平時(shí)，選通JTAG總線模擬的帶外SPI總線與SPIFLASH連接；當(dāng)TRST信號(hào)為低電平時(shí)，選通CPU的帶內(nèi)SPI總線與SPI FLASH連接。如果選通信號(hào)是帶外管理控制器的GPIO信號(hào)，則GPIO信號(hào)的高、低電平分別選通哪一路信號(hào)可自定義。需要說(shuō)明的是，本發(fā)明實(shí)施例中的帶外管理控制器或CPU都可以是一個(gè)，也可以是多個(gè)。需要說(shuō)明的是，Local Bus或其它總線通過(guò)邏輯器件模擬SPI時(shí)序加載SPI FLASH的方法一般是經(jīng)過(guò)邏輯器件的緩沖處理和地址、數(shù)據(jù)轉(zhuǎn)換后，將Local Bus或其他總線信號(hào)模擬成SPI信號(hào)，從而實(shí)現(xiàn)與SPI FLASH連接通信。本發(fā)明實(shí)施例中，邏輯器件接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)；邏輯器件將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；邏輯器件將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPIFLASH。。相應(yīng)地，本發(fā)明實(shí)施例還提供了一種加載裝置。圖4為本發(fā)明實(shí)施例提供的加載裝置示意圖。如圖4所示,所述裝置包括:接收單元401、處理單元402和加載單元403。接收單元401用于接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)傳輸給處理單元402。處理單元402用于從接收單元401接收所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)，將所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)傳輸給加載單元403。具體地，以JTAG總線為例，處理單元402接收來(lái)自接收單元401的JTAG信號(hào)后，根據(jù)JTAG時(shí)序與SPI時(shí)序的異同特點(diǎn)，將JTAG總線信號(hào)進(jìn)行處理，模擬出SPI信號(hào)時(shí)序。JTAG總線共有5個(gè)信號(hào):TCK、TDT、TDO、TMS和TRST信號(hào)。SPI總線共有4個(gè)信號(hào):CLK、MOS1、MISO和片選/CS信號(hào)，具體模擬過(guò)程為:可以將JTAG總線的TCK、TD1、TDO信號(hào)分別作為SPI總線的CLK、M0SI和MISO信號(hào)使用。圖2為本發(fā)明實(shí)施例提供的模擬SPI片選信號(hào)電路圖。如圖2所示，DU D2和D3為三個(gè)相同的D觸發(fā)器，Tl為或門，處理單元402將JTAG總線信號(hào)中的時(shí)鐘信號(hào)TCK作為三個(gè)觸發(fā)器的時(shí)鐘信號(hào)，將JTAG總線信號(hào)中的TMS信號(hào)通過(guò)邏輯D觸發(fā)器延時(shí)兩個(gè)時(shí)鐘周期后的信號(hào)與延時(shí)三個(gè)時(shí)鐘周期后的信號(hào)做邏輯或運(yùn)算，將邏輯或運(yùn)算結(jié)果作為SPI總線的片選/CS信號(hào)。由此，實(shí)現(xiàn)了將JTAG總線信號(hào)模擬成SPI總線信號(hào)。需要說(shuō)明的是，本領(lǐng)域技術(shù)人員也可以采用其它電路將JTAG總線信號(hào)模擬成SPI總線信號(hào)。加載單元403用于從處理單元402接收所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述 SPI FLASH。
加載單元403中有選擇器，用于從多路信號(hào)中選擇一路信號(hào)輸出，具體地，將所述帶內(nèi)SPI總線信號(hào)和帶外SPI總線信號(hào)作為選擇器的輸入信號(hào)，將帶外管理控制器的通用輸入輸出(General Purpose Input/Output, GP10)信號(hào)或JTAG總線信號(hào)中除用于模擬SPI總線信號(hào)的其他信號(hào)作為選擇器的切換信號(hào)，利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)和帶外SPI總線信號(hào)中的一路信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。切換信號(hào)可以控制任何時(shí)候只有一路信號(hào)選通與SPI FLASH總線連接。如果將JTAG總線的TRST信號(hào)作為切換信號(hào)，則當(dāng)TRST信號(hào)為高電平時(shí)，選通JTAG總線信號(hào)與SPI FLASH總線連接；當(dāng)TRST信號(hào)為低電平時(shí)，選通CPU引入的SPI總線信號(hào)與SPI FLASH總線連接。如果選通信號(hào)是帶外管理控制器的GPIO信號(hào)，則GPIO信號(hào)的高、低電平分別選通哪一路信號(hào)可自定義。需要說(shuō)明的是，本發(fā)明實(shí)施例中的帶外管理控制器或CPU都可以是一個(gè)，也可以是多個(gè)。需要說(shuō)明的是，Local Bus或其它總線通過(guò)處理單元和加載單元模擬SPI時(shí)序加載SPI FLASH的過(guò)程一般是經(jīng)過(guò)處理單元和加載單元中的邏輯器件的緩沖處理和地址、數(shù)據(jù)轉(zhuǎn)換后，將Local Bus或其他總線信號(hào)模擬成SPI信號(hào)，從而實(shí)現(xiàn)與SPI FLASH連接通信。本發(fā)明實(shí)施例中，接收單元接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)；處理單元將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；加載單元將SPI FLASH通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述CPU，或者通過(guò)所述帶外SPI總線信號(hào)加載到所述帶外管理控制器。由此實(shí)現(xiàn)了在帶外管理控制器沒(méi)有SPI總線接口時(shí)仍可以加載SPI FLASH。相應(yīng)地，本發(fā)明實(shí)施例還提供了一種加載系統(tǒng)，該系統(tǒng)包括:CPU用于外出帶內(nèi)SPI總線信號(hào)。帶外管理控制器用于外出帶外總線信號(hào)。邏輯器件用于接收所述帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收所述CPU發(fā)送的帶內(nèi)SPI總線信號(hào)。邏輯器件還用于將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)。邏輯器件還用于將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。SPI FLASH 用于存儲(chǔ) BIOS。圖5為本發(fā)明實(shí)施例提供的又一加載裝置示意圖。如圖5所示，所述裝置包括:接收器501、處理器502。接收器501用于接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)傳輸給處理器502。處理器502用于從接收器501接收所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)。具體地，以JTAG總線為例:處理器502接收來(lái)自接收器501的JTAG信號(hào)后，根據(jù)JTAG時(shí)序與SPI時(shí)序的異同特點(diǎn)，將JTAG總線信號(hào)進(jìn)行處理，模擬出SPI信號(hào)時(shí)序。JTAG總線共有5個(gè)信號(hào):TCK、TDT、TDO、TMS和TRST信號(hào)。SPI總線共有4個(gè)信號(hào):CLK、MOS1、MISO和片選/CS信號(hào)，具體模擬過(guò)程為:將JTAG總線的TCK、TD1、TD0信號(hào)分別作為SPI總線的CLK、MOSI和MISO信號(hào)使用；圖2為本發(fā)明實(shí)施例提供的模擬SPI片選信號(hào)電路圖。如圖2所示，D1、D2和D3為三個(gè)一樣的D觸發(fā)器，Tl為或門，處理器502將JTAG總線信號(hào)中的時(shí)鐘信號(hào)TCK作為三個(gè)觸發(fā)器的時(shí)鐘信號(hào)，將JTAG總線信號(hào)中的TMS信號(hào)通過(guò)邏輯D觸發(fā)器延時(shí)兩個(gè)時(shí)鐘周期后的信號(hào)與延時(shí)三個(gè)時(shí)鐘周期后的信號(hào)做邏輯或運(yùn)算，將邏輯或運(yùn)算結(jié)果作為SPI總線的片選/CS信號(hào)。由此，實(shí)現(xiàn)了將JTAG總線信號(hào)模擬成SPI總線信號(hào)。處理器502還用于將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。處理器502中有選擇器，用于從多路信號(hào)中選擇一路信號(hào)輸出，具體地，將所述帶內(nèi)SPI總線信號(hào)和模擬的帶外SPI總線信號(hào)作為選擇器的輸入信號(hào)，將帶外管理控制器的通用輸入輸出(General Purpose Input/Output, GP10)信號(hào)或JTAG總線信號(hào)中除用于模擬SPI總線信號(hào)的其他信號(hào)作為選擇器的切換信號(hào)(這里指JTAG總線的TRST信號(hào))，利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)和模擬的帶外SPI總線信號(hào)中的一路信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。切換信號(hào)可以控制任何時(shí)候只有一路信號(hào)選通與SPI FLASH總線連接。如果將JTAG總線的TRST信號(hào)作為切換信號(hào)，則當(dāng)TRST信號(hào)為高電平時(shí)，選通JTAG總線信號(hào)與SPIFLASH總線連接；當(dāng)TRST信號(hào)為低電平時(shí)，選通CPU引入的SPI總線信號(hào)與SPI FLASH總線連接。如果選通信號(hào)是帶外管理控制器的GPIO信號(hào)，則GPIO信號(hào)的高、低電平分別選通哪一路信號(hào)可自定義。需要說(shuō)明的是，本領(lǐng)域技術(shù)人員也可以采用其它電路將JTAG總線信號(hào)模擬成SPI總線信號(hào)。需要說(shuō)明的是，本發(fā)明實(shí)施例中的帶外管理控制器或CPU都可以是一個(gè)，也可以是多個(gè)。需要說(shuō)明的是，Local Bus或其它總線通過(guò)處理器模擬SPI時(shí)序加載SPIFLASH的過(guò)程一般是經(jīng)過(guò)處理器中邏輯器件的緩沖處理和地址、數(shù)據(jù)轉(zhuǎn)換后，將Local Bus或其他總線信號(hào)模擬成SPI信號(hào)，從而實(shí)現(xiàn)與SPI FLASH連接通信。本發(fā)明實(shí)施例中，接收器接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)；處理器將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；處理器將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。由此實(shí)現(xiàn)了在帶外管理控制器沒(méi)有SPI總線接口時(shí)仍可以加載SPIFLASH。專業(yè)人員應(yīng)該還可以進(jìn)一步意識(shí)到，結(jié)合本文中所公開的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來(lái)實(shí)現(xiàn)，為了清楚地說(shuō)明硬件和軟件的可互換性，在上述說(shuō)明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來(lái)執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來(lái)使用不同裝置來(lái)實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。結(jié)合本文中所公開的實(shí)施例描述的裝置或算法的步驟可以用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來(lái)實(shí)施。軟件模塊可以置于隨機(jī)存儲(chǔ)器(RAM)、內(nèi)存、只讀存儲(chǔ)器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬盤、可移動(dòng)磁盤、CD-ROM、或技術(shù)領(lǐng)域內(nèi)所公知的任意其它形式的存儲(chǔ)介質(zhì)中。以上所述的具體實(shí)施方式
，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施方式
而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種加載方法，其特征在于，所述方法包括: 接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收中央處理器CPU發(fā)送的帶內(nèi)串行外圍接口 SPI總線信號(hào)； 將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)； 將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPIFLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述 SPI FLASH。
2.如權(quán)利要求1所述的加載方法，其特征在于，所述將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到串行外圍接口閃存SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH具體為:利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。
3.如權(quán)利要求2所述的加載方法，其特征在于，所述利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)具體為:利用所述帶外管理控制器的輸入輸出GPIO信號(hào)或所述帶外總線信號(hào)作為所述切換信號(hào)，選通所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)。
4.如權(quán)利要求1所述的加載方法，其特征在于，所述總線為局部總線LocalBus； 所述將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)具體為:將所述Local Bus信號(hào)經(jīng)過(guò)緩沖處 理和地址、數(shù)據(jù)轉(zhuǎn)換后，生成模擬的所述帶外SPI總線信號(hào)。
5.如權(quán)利要求1所述的加載方法，其特征在于，所述總線為聯(lián)合測(cè)試工作組JTAG總線。
6.一種加載裝置，其特征在于，所述裝置包括: 接收單元，用于接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)傳輸給處理單元； 處理單元，用于從所述接收單元接收所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)，將所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)傳輸給加載單元； 加載單元，用于從所述處理單元接收所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)，將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。
7.如權(quán)利要求6所述的加載裝置，其特征在于，所述加載單元具體用于利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)，以及將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。
8.如權(quán)利要求6所述的加載裝置，其特征在于，所述加載單元利用所述帶外管理控制器的GPIO信號(hào)或所述帶外總線信號(hào)作為所述切換信號(hào)，選通所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)。
9.如權(quán)利要求6所述的加載裝置，其特征在于，所述總線為L(zhǎng)ocalBus； 所述處理單元將所述Local Bus信號(hào)經(jīng)過(guò)緩沖處理和地址、數(shù)據(jù)轉(zhuǎn)換后，生成模擬的所述帶外SPI總線信號(hào)。
10.如權(quán)利要求6所述的加載裝置，其特征在于，所述總線為JTAG總線。
11.一種加載裝置，其特征在于，所述裝置包括: 接收器，用于接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收CPU發(fā)送的帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)傳輸給處理器； 處理器，用于從所述接收器接收所述帶外總線信號(hào)或所述帶內(nèi)SPI總線信號(hào)，將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)； 所述處理器，還用于將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到SPIFLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述 SPI FLASH。
12.如權(quán)利要求11所述的 加載裝置，其特征在于，所述處理器具體用于利用切換信號(hào)選通所述帶內(nèi)SPI總線信號(hào)或所述帶外SPI總線信號(hào)，以及將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPI FLASH。
13.如權(quán)利要求12所述的加載裝置，其特征在于，所述處理器利用所述帶外管理控制器的GPIO信號(hào)或所述帶外總線信號(hào)作為所述切換信號(hào)，選通所述帶內(nèi)SPI總線信號(hào)或所述模擬的帶外SPI總線信號(hào)。
14.如權(quán)利要求11所述的加載裝置，其特征在于，所述總線為L(zhǎng)ocalBus； 所述處理器將所述Local Bus信號(hào)經(jīng)過(guò)緩沖處理和地址、數(shù)據(jù)轉(zhuǎn)換后，生成模擬的所述帶外SPI總線信號(hào)。
15.如權(quán)利要求11所述的加載裝置，其特征在于，所述總線為JTAG總線。
16.—種加載系統(tǒng),其特征在于,所述系統(tǒng)包括: CPU，用于外出帶內(nèi)SPI總線信號(hào)； 帶外管理控制器，用于外出帶外總線信號(hào)； 如權(quán)利要求11至15中任一項(xiàng)所述的加載裝置，用于接收所述帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收所述CPU發(fā)送的帶內(nèi)SPI總線信號(hào)； 所述加載裝置，還用于將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào); 所述加載裝置，還用于將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH,或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述 SPI FLASH ； SPI FLASH，用于存儲(chǔ)基本輸入輸出系統(tǒng)BIOS。
全文摘要
本發(fā)明涉及一種加載方法、裝置和系統(tǒng)。接收帶外管理控制器發(fā)送的帶外總線信號(hào)，或接收中央處理器CPU發(fā)送的帶內(nèi)串行外圍接口SPI總線信號(hào)；將所述帶外總線信號(hào)進(jìn)行模擬處理，生成模擬的帶外SPI總線信號(hào)；將所述CPU發(fā)送的數(shù)據(jù)通過(guò)所述帶內(nèi)SPI總線信號(hào)加載到所述SPI FLASH，或?qū)⑺鰩夤芾砜刂破靼l(fā)送的數(shù)據(jù)通過(guò)所述模擬的帶外SPI總線信號(hào)加載到所述SPIFLASH。由此實(shí)現(xiàn)了在帶外管理控制器沒(méi)有SPI總線接口時(shí)仍可以加載SPIFLASH。
文檔編號(hào)G06F9/445GK103221922SQ201280001786
公開日2013年7月24日 申請(qǐng)日期2012年10月17日 優(yōu)先權(quán)日2012年10月17日
發(fā)明者楊安林 申請(qǐng)人:華為技術(shù)有限公司