專利名稱：一種應(yīng)用于嵌入式系統(tǒng)中的數(shù)據(jù)傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子信息技術(shù)領(lǐng)域，特別是涉及一種應(yīng)用于嵌入式系統(tǒng)中的數(shù)據(jù)傳輸系統(tǒng)。
背景技術(shù)：
在現(xiàn)有技術(shù)中，如手機、MP3播放器、學(xué)習(xí)機等嵌入式系統(tǒng)在讀取外部數(shù)據(jù)存儲裝置中的數(shù)據(jù)時，通常在CPU中設(shè)置有硬件形式的數(shù)據(jù)傳輸控制器，如此可提高數(shù)據(jù)傳輸以及收集還原的速度，保證正確性。但是，在某些具體應(yīng)用中，CPU中并未設(shè)置有數(shù)據(jù)傳輸控制器，但是又需要設(shè)置外部數(shù)據(jù)存儲裝置，以實現(xiàn)二者之間的數(shù)據(jù)傳輸。如此則需要設(shè)計出一種在CPU中并未設(shè)置有數(shù)據(jù)傳輸控制器的前提下，實現(xiàn)中央處理裝置與外部數(shù)據(jù)存儲裝置間的數(shù)據(jù)傳輸，且保證較高的實現(xiàn)速度以及傳輸準確率的技術(shù)方案，以滿足更多的具體需求。

實用新型內(nèi)容本實用新型解決的技術(shù)問題在于，實現(xiàn)中央處理裝置與外部數(shù)據(jù)存儲裝置間的數(shù)據(jù)傳輸。進一步的，實現(xiàn)中央處理裝置對外部數(shù)據(jù)存儲裝置的數(shù)據(jù)的快速收集。特別是，在中央處理裝置未設(shè)置有數(shù)據(jù)傳輸控制器的前提下，實現(xiàn)該數(shù)據(jù)傳輸。同時，保證數(shù)據(jù)傳輸?shù)恼_性。本實用新型公開了一種應(yīng)用于嵌入式系統(tǒng)中的數(shù)據(jù)傳輸系統(tǒng)，該數(shù)據(jù)傳輸系統(tǒng)包括:·外部數(shù)據(jù)存儲裝置以及中央處理裝置，該外部數(shù)據(jù)存儲裝置與該中央處理裝置之間通過四條數(shù)據(jù)線連接以傳輸數(shù)據(jù)，該中央處理裝置中未設(shè)置有數(shù)據(jù)傳輸控制器。該外部數(shù)據(jù)存儲裝置包括用于將所欲發(fā)送的數(shù)據(jù)字節(jié)的數(shù)據(jù)位按特定順序分發(fā)到該四條數(shù)據(jù)線以進行傳輸，且為每條數(shù)據(jù)線所傳輸?shù)臄?shù)據(jù)計算一校驗字的控制單元；該中央處理裝置包括:用于存儲所接收到的數(shù)據(jù)的存儲單元；以及用于從所接收并還原的數(shù)據(jù)中識別出每條數(shù)據(jù)線所對應(yīng)的數(shù)據(jù)位,并為每條數(shù)據(jù)線所接收的數(shù)據(jù)計算一驗證字，并判斷該校驗字與該驗證字是否匹配的處理單元。該外部數(shù)據(jù)存儲裝置包括SD卡。該控制單元為SD控制器。該SD卡還包括存儲模塊、被動元件、陣列管腳組以及金屬觸片組，該存儲模塊、被動元件以及陣列管腳組均與該SD控制器電連接，該金屬觸片組與該陣列管腳組電連接。該外部數(shù)據(jù)存儲裝置還包括SD卡座，用于插置該SD卡。該陣列管腳組至少包括數(shù)據(jù)線管腳和時鐘線管腳。該金屬觸片組包括與該數(shù)據(jù)線管腳電連接的數(shù)據(jù)線觸片，以及，與該時鐘線管腳電連接的時鐘線觸片。[0017]該數(shù)據(jù)傳輸控制器為SDIO控制器。本實用新型實現(xiàn)了在中央處理裝置未設(shè)置有數(shù)據(jù)傳輸控制器的前提下，中央處理裝置與外部數(shù)據(jù)存儲裝置間的數(shù)據(jù)傳輸，保證了數(shù)據(jù)傳輸?shù)恼_性。

圖1所示為本實用新型的數(shù)據(jù)傳輸系統(tǒng)的結(jié)構(gòu)示意圖；圖2所示為本實用新型的數(shù)據(jù)傳輸系統(tǒng)的結(jié)構(gòu)示意圖；圖3所示為本實用新型的SD卡的結(jié)構(gòu)示意圖。
具體實施方式
參見圖1所示為本實用新型的數(shù)據(jù)傳輸系統(tǒng)的結(jié)構(gòu)示意圖。數(shù)據(jù)傳輸系統(tǒng)100應(yīng)用在嵌入式系統(tǒng)中。其包括外部數(shù)據(jù)存儲裝置I和中央處理裝置2。外部數(shù)據(jù)存儲裝置I和中央處理裝置2之間設(shè)置有四條數(shù)據(jù)線。且該中央處理裝置2中未設(shè)置有數(shù)據(jù)傳輸控制器。存儲于該外部數(shù)據(jù)存儲裝置I中的數(shù)據(jù)通過該四條數(shù)據(jù)線傳輸?shù)皆撝醒胩幚硌b置2。參見圖2所示為本實用新型的數(shù)據(jù)傳輸系統(tǒng)的結(jié)構(gòu)示意圖。外部數(shù)據(jù)存儲裝置I進一步包括控制單元11，中央處理裝置2進一步包括處理單元21和存儲單元22。
外部數(shù)據(jù)存儲裝置I存儲有待發(fā)送的數(shù)據(jù)，該控制單元11將所欲發(fā)送的數(shù)據(jù)字節(jié)拆分為獨立的數(shù)據(jù)位，并按特定順序?qū)⑦@些數(shù)據(jù)位分發(fā)到該四條數(shù)據(jù)線以進行傳輸。傳輸結(jié)束后，控制單元11為每條數(shù)據(jù)線所傳輸?shù)臄?shù)據(jù)計算對應(yīng)的校驗字，并將每條數(shù)據(jù)線的校驗字發(fā)送至中央處理裝置2。中央處理裝置2通過處理單元21對通過四條數(shù)據(jù)線所接收的數(shù)據(jù)位依照該特定順序進行反向還原，并通過該存儲單元22存儲該還原后的數(shù)據(jù)。同時，處理單元21還從該還原后的數(shù)據(jù)中查表識別出每條數(shù)據(jù)線所對應(yīng)的數(shù)據(jù)位，即識別出通過第一條數(shù)據(jù)線傳輸?shù)氖悄男?shù)據(jù)位，通過第二條數(shù)據(jù)線傳輸?shù)氖悄男?shù)據(jù)位，以此類推。隨后，處理單元21為每條數(shù)據(jù)線所接收的數(shù)據(jù)位計算一驗證字，并判斷每條數(shù)據(jù)線的該校驗字與該驗證字是否匹配。如果匹配，說明此次數(shù)據(jù)傳輸成功，如果不匹配，說明此次數(shù)據(jù)傳輸出現(xiàn)錯誤，處理單元21將要求外部數(shù)據(jù)存儲裝置I重新發(fā)送。更為具體的,夕卜部數(shù)據(jù)存儲裝置I可為SD卡(secure digital card)，安全數(shù)碼卡?？刂茊卧?1為SD控制器。參見圖3所示為本實用新型的SD卡的結(jié)構(gòu)示意圖。SD卡包括SD控制器110存儲模塊120、被動元件130、陣列管腳組140以及金屬觸片組150，該存儲模塊120、被動元件130以及陣列管腳組140均與該SD控制器110電連接，該金屬觸片組150與該陣列管腳組140電連接。該存儲模塊120用于存儲程序和數(shù)據(jù)。該存儲模塊120可為Nor Flash。該被動元件130包括電容、電阻等部件，用于對電源濾波，保證時鐘穩(wěn)定性等，為現(xiàn)有技術(shù)中的常用部件。該陣列管腳組140用于與外部設(shè)備進行數(shù)據(jù)傳輸，接收并執(zhí)行SD控制器的命令。該金屬觸片組150用于實現(xiàn)外部設(shè)備與該SD卡的連接。[0034]該陣列管腳組140至少包括四個數(shù)據(jù)線管腳和時鐘線管腳。而該金屬觸片組150至少包括四個與該數(shù)據(jù)線管腳電連接的數(shù)據(jù)線觸片，以及，與該時鐘線管腳電連接的時鐘線觸片?？梢?，外部數(shù)據(jù)存儲裝置I與中央處理裝置2之間除通過四條數(shù)據(jù)線連接外，還連接有時鐘線CLK。同時，該外部數(shù)據(jù)存儲裝置I還包括SD卡座，用于插置該SD卡。此時，該中央處理裝置2中未設(shè)置有數(shù)據(jù)傳輸控制器，特別是未設(shè)置有SDIO控制器，即安全數(shù)據(jù)卡輸入輸出控制器。在數(shù)據(jù)傳輸時，SD控制器110將存儲模塊120中存儲的待發(fā)送的數(shù)據(jù)字節(jié)進行拆分，拆分為獨立的二進制數(shù)據(jù)位。這些數(shù)據(jù)位按照先低位后高位的順序，被依次發(fā)送至該陣列管腳組140，以通過數(shù)據(jù)線觸片發(fā)送至四條數(shù)據(jù)線，具體的，每個字節(jié)被拆分為8個數(shù)據(jù)位，從低位開始，每次一位，順序且循環(huán)的向該四條數(shù)據(jù)線派發(fā)。根據(jù)實際需要，和實際傳輸數(shù)據(jù)的結(jié)構(gòu)，也可以降字節(jié)差分為更多或更少的數(shù)據(jù)位。例如，在一個字節(jié)中，將第0位發(fā)送給第一數(shù)據(jù)線，將第I位發(fā)送給第二數(shù)據(jù)線，將第2位發(fā)送給第三數(shù)據(jù)線，將第3位發(fā)送給第四數(shù)據(jù)線。接下來，循環(huán)的將第4位發(fā)送給第一數(shù)據(jù)線，將第5位發(fā)送給第二數(shù)據(jù)線，將第6位發(fā)送給第三數(shù)據(jù)線，將第7位發(fā)送給第四數(shù)據(jù)線。每個字節(jié)均依照該規(guī)律發(fā)送。四條數(shù)據(jù)線上的數(shù)據(jù)同步傳輸，即，第0位至第3位的數(shù)據(jù)位在四條數(shù)據(jù)線上被同步的發(fā)送到該中央處理裝置2 —側(cè)，隨后，第4位至第7位的數(shù)據(jù)位在四條數(shù)據(jù)線上被同步的發(fā)送到該中央處理裝置2 —側(cè)。在所有數(shù)據(jù)字節(jié)均發(fā)送完畢后，SD控制器110針對每條數(shù)據(jù)線所傳輸?shù)娜繑?shù)據(jù)，計算一個校驗字，則針對四條數(shù)據(jù)線計算出四個校驗字，例如校驗字CRC1-CRC4，分別對應(yīng)第一數(shù)據(jù)線至第四數(shù)據(jù)線。SD控制器110將每個該校驗字通過對應(yīng)的數(shù)據(jù)線發(fā)送至中央處理裝置2。該校驗為CRC校驗。中央處理裝置2將接收到的數(shù)據(jù)位參照發(fā)送時的特定順序進行還原。當(dāng)中央處理裝置2每次同時接到四條數(shù)據(jù)線所分別傳輸?shù)囊粋€數(shù)據(jù)位時，即總共收到四個數(shù)據(jù)位，依第一數(shù)據(jù)線到第四數(shù)據(jù)線的順序，將第一數(shù)據(jù)線所發(fā)送的數(shù)據(jù)位作為低位數(shù)據(jù)，將第四數(shù)據(jù)線所發(fā)送的數(shù)據(jù)位作為高位數(shù)據(jù)，中央處理裝置2直接將四個數(shù)據(jù)位還原為一個十六進制的數(shù)據(jù)位，作為低位數(shù)據(jù)。隨后，再次接收四條數(shù)據(jù)線所同時傳輸?shù)臄?shù)據(jù)位，同理進行還原，作為高位數(shù)據(jù)。則原始發(fā)送的一個字節(jié)8個數(shù)據(jù)位，對應(yīng)了接收端的中央處理裝置2所還原的兩位十六進制數(shù)據(jù)。如此，中央處理裝置2可接收到外部數(shù)據(jù)存儲裝置I所發(fā)送的全部數(shù)據(jù)。該特定順序可根據(jù)需求而改變，例如先高位后低位的順序。存儲單元22中還存儲有一鏈表，該鏈表中存儲有十六進制數(shù)據(jù)所對應(yīng)的二進制數(shù)據(jù)，鏈表中所包括的數(shù)據(jù)為預(yù)先設(shè)置，可根據(jù)需要調(diào)整十六進制數(shù)據(jù)的豐富程度。處理單元21此時針對所有還原數(shù)據(jù)，在該鏈表中進行查表，以提取出每條數(shù)據(jù)線所傳輸?shù)臄?shù)據(jù)位并存儲。即，提取每個還原數(shù)據(jù)所對應(yīng)的原始發(fā)送的第0位以及第4位數(shù)據(jù)，存放在一個數(shù)據(jù)結(jié)構(gòu)New byte I中，提取每個還原數(shù)據(jù)所對應(yīng)的第I位以及第5位數(shù)據(jù)，存放在一個數(shù)據(jù)結(jié)構(gòu)New byte2中，提取每個還原數(shù)據(jù)所對應(yīng)的第2位以及第6位數(shù)據(jù)，存放在一個數(shù)據(jù)結(jié)構(gòu)New byte 3中，提取每個還原數(shù)據(jù)所對應(yīng)的第3位以及第7位數(shù)據(jù)，存放在一個數(shù)據(jù)結(jié)構(gòu)New byte 4中。此時,New byte I至New byte 4中存儲了外部數(shù)據(jù)存儲裝置I所傳輸?shù)乃卸M 制數(shù)據(jù)位。針對每個數(shù)據(jù)結(jié)構(gòu)中的數(shù)據(jù)計算驗證字，也就是說，計算出四個驗證字，該四個驗證字為CRC11-CRC14,分別對應(yīng)New byte I至New byte 4。該計算驗證字的過程依然通過CRC校驗實現(xiàn)。此時，處理單元21分別計算每條數(shù)據(jù)線在外部數(shù)據(jù)存儲裝置一側(cè)所計算的校驗字與在中央處理裝置一側(cè)所計算的驗證字是否匹配。即，判斷CRCl與CRCll是否一致，判斷CRC2與CRC12是否一致，判斷CRC3與CRC13是否一致，判斷CRC4與CRC14是否一致，如果全部一致，說明本次數(shù)據(jù)傳輸準確，傳輸成功，只要有一個判斷為不一致，說明本次數(shù)據(jù)傳輸失敗。本實用新型的技術(shù)方案通過模擬總線傳輸?shù)姆绞?，實現(xiàn)了外部數(shù)據(jù)存儲裝置I與中央處理裝置2的數(shù)據(jù)傳輸。同時，在未設(shè)置SDIO控制器的情況下，通過查表方式收集數(shù)據(jù)位進而進行校 驗，提高了數(shù)據(jù)收集的速度，保證了數(shù)據(jù)傳輸?shù)恼_性。本實用新型的技術(shù)方案可廣泛應(yīng)用在CPU未設(shè)置硬件的數(shù)據(jù)傳輸控制器，且需要數(shù)據(jù)單線校驗的嵌入式系統(tǒng)中。
權(quán)利要求1.一種應(yīng)用于嵌入式系統(tǒng)中的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該數(shù)據(jù)傳輸系統(tǒng)包括: 外部數(shù)據(jù)存儲裝置以及中央處理裝置，該外部數(shù)據(jù)存儲裝置與該中央處理裝置之間通過四條數(shù)據(jù)線連接以傳輸數(shù)據(jù)，該中央處理裝置中未設(shè)置有數(shù)據(jù)傳輸控制器。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，該外部數(shù)據(jù)存儲裝置包括用于將所欲發(fā)送的數(shù)據(jù)字節(jié)的數(shù)據(jù)位按特定順序分發(fā)到該四條數(shù)據(jù)線以進行傳輸，且為每條數(shù)據(jù)線所傳輸?shù)臄?shù)據(jù)計算一校驗字的控制單元； 該中央處理裝置包括: 用于存儲所接收到的數(shù)據(jù)的存儲單元；以及 用于從所接收并還原的數(shù)據(jù)中識別出每條數(shù)據(jù)線所對應(yīng)的數(shù)據(jù)位，并為每條數(shù)據(jù)線所接收的數(shù)據(jù)計算一驗證字，并判斷該校驗字與該驗證字是否匹配的處理單元。
3.如權(quán)利要求2所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該外部數(shù)據(jù)存儲裝置包括安全數(shù)據(jù)卡。
4.如權(quán)利要求3所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該控制單元為安全數(shù)據(jù)控制器。
5.如權(quán)利要 求4所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該安全數(shù)據(jù)卡還包括存儲模塊、被動元件、陣列管腳組以及金屬觸片組，該存儲模塊、被動元件以及陣列管腳組均與該安全數(shù)據(jù)控制器電連接，該金屬觸片組與該陣列管腳組電連接。
6.如權(quán)利要求5所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該陣列管腳組至少包括數(shù)據(jù)線管腳和時鐘線管腳。
7.如權(quán)利要求6所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該金屬觸片組包括與該數(shù)據(jù)線管腳電連接的數(shù)據(jù)線觸片，以及，與該時鐘線管腳電連接的時鐘線觸片。
8.如權(quán)利要求3所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該外部數(shù)據(jù)存儲裝置還包括安全數(shù)據(jù)卡座，用于插置該安全數(shù)據(jù)卡。
9.如權(quán)利要求3所述的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，該數(shù)據(jù)傳輸控制器為安全數(shù)據(jù)卡輸入輸出控制器。
專利摘要本實用新型公開了一種應(yīng)用于嵌入式系統(tǒng)中的數(shù)據(jù)傳輸系統(tǒng)，該數(shù)據(jù)傳輸系統(tǒng)包括外部數(shù)據(jù)存儲裝置以及中央處理裝置，該外部數(shù)據(jù)存儲裝置與該中央處理裝置之間通過四條數(shù)據(jù)線連接以傳輸數(shù)據(jù)，該中央處理裝置中未設(shè)置有數(shù)據(jù)傳輸控制器。本實用新型的技術(shù)方案通過模擬總線傳輸?shù)姆绞?，實現(xiàn)了外部數(shù)據(jù)存儲裝置與中央處理裝置的數(shù)據(jù)傳輸。同時，在未設(shè)置SDIO控制器的情況下，通過查表方式收集數(shù)據(jù)位進而進行校驗，提高了數(shù)據(jù)收集的速度，保證了數(shù)據(jù)傳輸?shù)恼_性。
文檔編號G06F13/38GK203102266SQ20122074833
公開日2013年7月31日 申請日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者鄧國強 申請人:美商威睿電通公司