專利名稱：基于時鐘關斷的低功耗模式管理soc芯片的電路及方法
基于時鐘關斷的低功耗模式管理SOC芯片的電路及方法
技術領域：
本發(fā)明涉及SOC芯片系統(tǒng)，特別設計一種用于SOC芯片系統(tǒng)的基于時鐘關斷的低功耗模式管理SOC芯片的電路及方法。
背景技術：
當前移動設備用戶對移動設備的低功耗要求越來越高，而在數(shù)字電路中通過關斷時鐘可以大幅降低系統(tǒng)的功耗。但是在SOC芯片的系統(tǒng)中(SoC稱為系統(tǒng)級芯片,亦可稱為片上系統(tǒng))，要實現(xiàn)大部分電路的時鐘關斷其實還需要一個較為復雜的過程必須控制主存儲器進入低功耗，控制外部設備進入低功耗以及控制CPU進入低功耗，因此需要開發(fā)一
個專用電路來實現(xiàn)。

發(fā)明內容本發(fā)明要解決的技術問題之一，在于提供一種基于時鐘關斷的低功耗模式管理SOC芯片的電路，其關斷和喚醒過程不需要軟件干預，硬件自動完成CPU低功耗和DDR低功耗的進入、退出。本發(fā)明通過以下技術方案解決上述技術問題一一種基于時鐘關斷的低功耗模式管理SOC芯片的電路，包括CPU、時鐘產生電路、控制電路、DDR以及SOC芯片系統(tǒng)中的其他所有電路，所述控制電路分別連接所述CPU、時鐘產生電路以及DDR，所述時鐘產生電路分別連接所述CPU、DDR以及SOC芯片系統(tǒng)中的其他所有電路；所述CPU，負責控制低功耗開關，當CPU配置打開低功耗開關，再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式；所述DDR，是SOC芯片系統(tǒng)中的主存儲器；所述時鐘產生電路，負責將晶振時鐘作為源時鐘，以此產生整個系統(tǒng)各個電路所需要的所有時鐘；所述SOC芯片系統(tǒng)中的其他所有電路，通過所述時鐘產生電路控制SOC芯片系統(tǒng)中的其他所有電路進入低功耗模式；所述控制電路，負責在CPU打開低功耗開關后，執(zhí)行低功耗模式進入和退出的整個過程，包括在低功耗開關打開之后，控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效，在CPU輸出的睡眠狀態(tài)輸出有效后，所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；當CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，SOC芯片系統(tǒng)中的其他所有電路也進入低功耗模式，至此整個SOC芯片系統(tǒng)進入低功耗模式。 進一步地，所述時鐘產生電路和控制電路均在晶振時鐘下工作。本發(fā)明要解決的技術問題之二，在于提供一種基于時鐘關斷的低功耗模式管理SOC芯片的方法。
本發(fā)明通過以下技術方案解決上述技術問題二 —種基于時鐘關斷的低功耗模式管理SOC芯片的方法,包括SOC芯片系統(tǒng)進入低功耗模式步驟，具體為步驟I、CPU作為低功耗發(fā)起端，CPU配置打開低功耗開關，再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式；步驟2、在低功耗開關打開之后，控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效；步驟3、在CPU輸出的睡眠狀態(tài)輸出有效后，所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；
步驟4、CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，至此整個SOC芯片系統(tǒng)進入低功耗模式。進一步地，所述方法還包括當SOC芯片系統(tǒng)進入低功耗模式后SOC芯片系統(tǒng)退出低功耗模式的步驟，該步驟具體為步驟5、當喚醒源信號有效后，所述控制電路首先控制時鐘產生電路打開所有輸出時鐘，然后將對DDR的自刷新模式請求信號撤銷，并等待DDR退出自刷新模式的反饋；步驟6、DDR退出自刷新模式后，所述控制電路將對CPU的喚醒請求信號置為有效狀態(tài)，然后等待CPU輸出的睡眠狀態(tài)輸出變?yōu)闊o效，至此系統(tǒng)恢復到正常工作狀態(tài)。進一步地，所述喚醒源是當SOC芯片系統(tǒng)處于低功耗模式下，用于喚醒SOC芯片系統(tǒng)的信號，該信號包括外部的中斷信號或者IO的輸入信號。本發(fā)明具有如下優(yōu)點本發(fā)明通過CPU作為低功耗發(fā)起端，由控制電路控制時鐘產生電路關斷時鐘輸出，即關斷SOC芯片系統(tǒng)其他電路的時鐘，從而使SOC芯片系統(tǒng)內的所有電路進入低功耗模式，大幅降低SOC芯片系統(tǒng)功耗，且當喚醒源信號有效后，控制電路首先控制時鐘產生電路打開所有輸出時鐘，當DDR退出自刷新模式后，控制電路將對CPU的喚醒請求信號置為有效狀態(tài)，至此SOC芯片系統(tǒng)恢復到正常工作狀態(tài)。低功耗模式進入和退出的整個過程不需要軟件干預，硬件自動完成CPU低功耗和DDR低功耗的進入和退出，過程清晰，穩(wěn)定性好。

下面參照附圖結合實施例對本發(fā)明作進一步的說明。圖I為本發(fā)明基于時鐘關斷的低功耗模式管理SOC芯片的電路的示意圖。圖2為本發(fā)明基于時鐘關斷的低功耗模式管理SOC芯片的方法流程圖。
具體實施方式請參閱圖1，圖I中虛線箭頭為時鐘路徑，實線箭頭為數(shù)據(jù)通路。一種基于時鐘關斷的低功耗模式管理SOC芯片的電路，包括CPU、時鐘產生電路、控制電路、DDR以及SOC芯片系統(tǒng)中的其他所有電路，所述控制電路分別連接所述CPU、時鐘產生電路以及DDR，所述時鐘產生電路分別連接所述CPU、DDR以及SOC芯片系統(tǒng)中的其他所有電路；所述CPU，負責控制低功耗開關，當CPU配置打開低功耗開關，再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式；所述DDR，是SOC芯片系統(tǒng)中的主存儲器；所述DDR即Double Data Rate，中文名稱為雙倍速率同步動態(tài)隨機存儲器；所述時鐘產生電路，負責將晶振時鐘作為源時鐘，以此產生整個系統(tǒng)各個電路所需要的所有時鐘；所述SOC芯片系統(tǒng)中的其他所有電路，通過所述時鐘產生電路控制SOC芯片系統(tǒng)中的其他所有電路進入低功耗模式；所述控制電路，負責在CPU打開低功耗開關后，執(zhí)行低功耗模式進入和退出的整個過程，包括在低功耗開關打開之后，控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效，在CPU輸出的睡眠狀態(tài)輸出有效后，所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；當CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，SOC芯片系統(tǒng)中的其他所有電路也進入低功耗模式，至此整個SOC芯片系統(tǒng)進入低功耗模式。所述時鐘產生電路和控制電路均在晶振時鐘下工作。技術方案二 請參閱圖2，一種基于時鐘關斷的低功耗模式管理SOC芯片的方法，包括SOC芯片系統(tǒng)進入低功耗模式步驟，具體為步驟I、CPU作為低功耗發(fā)起端，CPU配置打開低功耗開關，再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式；所述使CPU進入睡眠狀態(tài)的指令包括ARM的低 功耗指令WFI或者WFE;國產CK系列CPU的低功耗指令:stop, wait, doze ；步驟2、在低功耗開關打開之后，控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效；步驟3、在CPU輸出的睡眠狀態(tài)輸出有效后，所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；所述DDR即Double Data Rate,中文名稱為雙倍速率同步動態(tài)隨機存儲器；步驟4、CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，至此整個SOC芯片系統(tǒng)進入低功耗模式。所述DDR的自刷新模式，是一種DDR器件的低功耗模式，在該模式下可以以最低的功耗和刷新率來維持DDR中的數(shù)據(jù)。所述方法還包括當SOC芯片系統(tǒng)進入低功耗模式后SOC芯片系統(tǒng)退出低功耗模式的步驟，該步驟具體為步驟5、當喚醒源信號有效后，所述控制電路首先控制時鐘產生電路打開所有輸出時鐘，然后將對DDR的自刷新模式請求信號撤銷，并等待DDR退出自刷新模式的反饋；所述喚醒源是當SOC芯片系統(tǒng)處于低功耗模式下，用于喚醒SOC芯片系統(tǒng)的信號，該信號包括外部的中斷信號或者IO的輸入信號。步驟6、DDR退出自刷新模式后，所述控制電路將對CPU的喚醒請求信號置為有效狀態(tài)，然后等待CPU輸出的睡眠狀態(tài)輸出變?yōu)闊o效，至此系統(tǒng)恢復到正常工作狀態(tài)。本發(fā)明通過CPU作為低功耗發(fā)起端，由控制電路控制時鐘產生電路關斷時鐘輸出，即關斷SOC芯片系統(tǒng)其他電路的時鐘，從而使SOC芯片系統(tǒng)內的所有電路進入低功耗模式，大幅降低SOC芯片系統(tǒng)功耗，且當喚醒源信號有效后，控制電路首先控制時鐘產生電路打開所有輸出時鐘，當DDR退出自刷新模式后，控制電路將對CPU的喚醒請求信號置為有效狀態(tài)，至此SOC芯片系統(tǒng)恢復到正常工作狀態(tài)。低功耗模式進入和退出的整個過程不需要軟件干預，硬件自動完成CPU低功耗和DDR低功耗的進入和退出，過程清晰，穩(wěn)定性好。雖然以上描述了本發(fā)明的具體實施方式
，但是熟悉本技術領域的技術人員應當理 解，我們所描述的具體的實施例只是說明性的，而不是用于對本發(fā)明的范圍的限定，熟悉本領域的技術人員在依照本發(fā)明的精神所作的等效的修飾以及變化，都應當涵蓋在本發(fā)明的權利要求所保護的范圍內。
權利要求
1.一種基于時鐘關斷的低功耗模式管理SOC芯片的電路，其特征在于包括CPU、時鐘產生電路、控制電路、DDR以及SOC芯片系統(tǒng)中的其他所有電路，所述控制電路分別連接所述CPU、時鐘產生電路以及DDR，所述時鐘產生電路分別連接所述CPU、DDR以及SOC芯片系統(tǒng)中的其他所有電路； 所述CPU，負責控制低功耗開關，當CPU配置打開低功耗開關，再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式； 所述DDR，是SOC芯片系統(tǒng)中的主存儲器； 所述時鐘產生電路，負責將晶振時鐘作為源時鐘，以此產生整個系統(tǒng)各個電路所需要的所有時鐘； 所述SOC芯片系統(tǒng)中的其他所有電路，通過所述時鐘產生電路控制SOC芯片系統(tǒng)中的其他所有電路進入低功耗模式； 所述控制電路，負責在CPU打開低功耗開關后，執(zhí)行低功耗模式進入和退出的整個過程，包括在低功耗開關打開之后，控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效，在CPU輸出的睡眠狀態(tài)輸出有效后，所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；當CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，SOC芯片系統(tǒng)中的其他所有電路也進入低功耗模式，至此整個SOC芯片系統(tǒng)進入低功耗模式。
2.根據(jù)權利要求I所述的一種基于時鐘關斷的低功耗模式管理SOC芯片的電路，其特征在于所述時鐘產生電路和控制電路均在晶振時鐘下工作。
3.一種基于時鐘關斷的低功耗模式管理SOC芯片的方法，其特征在于包括SOC芯片系統(tǒng)進入低功耗模式步驟，具體為 步驟I、CPU作為低功耗發(fā)起端，CPU配置打開低功耗開關，再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式； 步驟2、在低功耗開關打開之后，控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效； 步驟3、在CPU輸出的睡眠狀態(tài)輸出有效后，所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋； 步驟4、CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，至此整個SOC芯片系統(tǒng)進入低功耗模式。
4.根據(jù)權利要求3所述的基于時鐘關斷的低功耗模式管理SOC芯片的方法，其特征在于所述方法還包括當SOC芯片系統(tǒng)進入低功耗模式后SOC芯片系統(tǒng)退出低功耗模式的步驟，該步驟具體為 步驟5、當喚醒源信號有效后，所述控制電路首先控制時鐘產生電路打開所有輸出時鐘，然后將對DDR的自刷新模式請求信號撤銷，并等待DDR退出自刷新模式的反饋； 步驟6、DDR退出自刷新模式后，所述控制電路將對CPU的喚醒請求信號置為有效狀態(tài)，然后等待CPU輸出的睡眠狀態(tài)輸出變?yōu)闊o效，至此系統(tǒng)恢復到正常工作狀態(tài)。
5.根據(jù)權利要求4所述的基于時鐘關斷的低功耗模式管理SOC芯片的方法，其特征在于所述喚醒源是當SOC芯片系統(tǒng)處于低功耗模式下，用于喚醒SOC芯片系統(tǒng)的信號，該信號包括外部的中斷信號或者IO的輸入信號。
全文摘要
本發(fā)明提供一種基于時鐘關斷的低功耗模式管理SOC芯片的電路及方法，通過CPU配置打開低功耗開關,再運行一使CPU進入睡眠狀態(tài)的指令,使CPU進入低功耗模式；控制電路監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效；在CPU輸出的睡眠狀態(tài)輸出有效后,所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；當CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產生電路關閉所有輸出時鐘，至此整個SOC芯片系統(tǒng)進入低功耗模式。本發(fā)明低功耗模式進入和退出的整個過程不需要軟件干預，硬件自動完成CPU低功耗和DDR低功耗的進入和退出，過程清晰,穩(wěn)定性好。
文檔編號G06F1/32GK102799260SQ20121026938
公開日2012年11月28日 申請日期2012年7月31日 優(yōu)先權日2012年7月31日
發(fā)明者廖裕民 申請人:福州瑞芯微電子有限公司