專利名稱：一種bmp圖像的數(shù)字水印處理系統(tǒng)的制作方法
技術領域：
本實用新型涉及ー種BMP圖像的數(shù)字水印處理系統(tǒng)，屬于計算機應用技術領域。
背景技術：
隨著多媒體處理技術及網(wǎng)絡技術的發(fā)展，越來越多的數(shù)字產(chǎn)品在網(wǎng)絡上方便地發(fā)布、傳播。多媒體及通信技術帶來方便的同時，同樣會帶來一些負面作用。例如，一些個人或団體在未經(jīng)許可的情況下就對作品進行非法拷貝、傳播及出售有版權保護的數(shù)字產(chǎn)品，從而極大損害了版權所有者及廠商的利益；此外數(shù)字產(chǎn)品還常常用于司法取證當中，這時就需要保證數(shù)字產(chǎn)品的完整性和真實性，如果被不法分子通過技術手段對數(shù)字內(nèi)容(音頻、視頻、圖像等)進行篡改、偽造等將會妨害司法的公正。因此，如何通過信息安全手段有效保護數(shù)字產(chǎn)品成為業(yè)界亟需解決的問題。在這種迫切需求的推動下，數(shù)字水印嵌入技術應運而生。傳統(tǒng)的數(shù)字水印嵌入方式是對需要進行防偽處理的數(shù)字產(chǎn)品通過計算機軟件處理來實現(xiàn)的，在傳播過程中増加了許多不確定的因素，不能保證數(shù)字產(chǎn)品的原始性和完整性。
發(fā)明內(nèi)容本實用新型的目的是提供ー種BMP圖像的數(shù)字水印處理系統(tǒng)，適用于需要進行版權保護的BMP圖像和確保司法取證真實性與完整性的BMP圖像；系統(tǒng)是采用AlteraCyclone II EP2C70系列FPGA作為主控芯片、SD卡作為存儲介質的便攜裝置式數(shù)字水印處理系統(tǒng)，解決脫離PC機環(huán)境下對原始獲得的數(shù)字圖像即時進行水印嵌入的難題。本實用新型采用的技術方案是BMP圖像的數(shù)字水印處理系統(tǒng)由中央處理模塊FPGA 1、JTAG接ロ 2、SDRAM存儲器3、Flash存儲器4、SD卡接ロ 5和LED指示燈6組成；中央處理模塊FPGA I由Nios II處理器7、數(shù)字水印處理模塊8、JTAG控制器10、SDRAM控制器11、三態(tài)橋控制器12、SD卡控制器13、PIO控制器14組成；各個組件通過數(shù)據(jù)總線9采用常規(guī)連接接在一起JTAG接ロ 2、SDRAM存儲器3、Flash存儲器4、SD卡接ロ 5和LED指示燈6采用常規(guī)連接方式分別和JTAG控制器10、SDRAM控制器11、三態(tài)橋控制器12、SD卡控制器13、PIO控制器14連接。所述的數(shù)字水印處理模塊8由DCT2變換模塊15、BMP水印嵌入模塊16、IDCT2變換模塊17組成；DCT2變換模塊15與BMP水印嵌入模塊16連接，BMP水印嵌入模塊16與 IDCT2變換模塊17連接，DCT2變換模塊15和IDCT2變換模塊17接在數(shù)據(jù)總線9上，各個模塊間采用常規(guī)方式連接。所述的ニ維DCT變換、ニ維IDCT變換用Verilog HDL語言進行編寫，封裝成組件模塊，用自定義指令的方式通過數(shù)據(jù)總線對各組件進行連接，以實現(xiàn)各個不同模塊的協(xié)同工作。其他所有外設都是通過數(shù)據(jù)總線9與Nios II處理器I相連接；數(shù)據(jù)總線9是ー種協(xié)議簡單的片內(nèi)總線；總線接ロ分為兩類主端口和從端ロ，主端ロ是ー個主控接ロ，從端ロ是ー個從控端ロ，主端ロ具有與其相接的數(shù)據(jù)總線控制權；從端ロ控制數(shù)據(jù)總線的從讀和從寫；傳輸結構有數(shù)據(jù)總線從讀、數(shù)據(jù)總線帶ー個延遲狀態(tài)從讀、數(shù)據(jù)總線從寫和數(shù)據(jù)總線帶ー個延遲狀態(tài)從寫。[0009]所有外設的接ロ與數(shù)據(jù)總線時鐘同步；系統(tǒng)配備有JTAG接ロ 2，可以使用USB_Blaster數(shù)據(jù)線將本處理系統(tǒng)與個人計算機連接。本系統(tǒng)采用Altera Cyclone II EP2C70系列FPGA作為主控芯片，是整個系統(tǒng)的核心；SDRAM存儲模塊是用來運行程序的存儲芯片；Flash存儲模塊是用來固化核心程序的存儲芯片；SD卡接ロ模塊是數(shù)字產(chǎn)品的輸入、輸出通道，可以接入通用的SD卡、Mini SD卡、Micro SD卡，同時，Mini SD卡、Micro SD卡需要使用相應的卡套支持。所述的BMP圖像數(shù)字水印處理系統(tǒng)的處理方法首先在SD卡中建立三個文件夾，分別命名為Input_Files、Output_Files和water ;分別用于存放原始圖像、已嵌入水印信息的圖像和需要嵌入的水印圖像；開機后BMP圖像的數(shù)字水印處理系統(tǒng)自動加載固化在Flash存儲器4中的程序，硬件程序通過三態(tài)橋控制器12和數(shù)據(jù)總線9加載到Nios II處理器7中，形成系統(tǒng)的硬件架構；軟件程序通過三態(tài)橋控制器12、數(shù)據(jù)總線9和SDRAM控制器11加載到SDRAM存儲器3中運行；程序讀取SD卡中存儲的原圖像數(shù)據(jù)，通過SD卡控制器13、數(shù)據(jù)總線9和SDRAM控制器11緩存到SDRAM存儲器3中；然后將圖像數(shù)據(jù)通過SDRAM控制器11和數(shù)據(jù)總線9送入數(shù)字水印處理模塊8中處理；再將含水印信息的BMP圖像數(shù)據(jù)通過數(shù)據(jù)總線9和SDRAM控制器11緩存到SDRAM存儲器3中；最后將圖像數(shù)據(jù)通過SDRAM控制器11、數(shù)據(jù)總線9和SD卡控制器13回寫到SD卡接ロ 5中的SD卡里，存儲已經(jīng)嵌入水印信息的BMP圖像；存儲完畢后，Nios II處理器7通過數(shù)據(jù)總線9向PIO控制器14發(fā)送指令，使LED指示燈6亮起，表明BMP圖像的數(shù)字水印處理完成。所述的數(shù)字水印處理模塊8針對BMP格式圖像水印嵌入方法是第一歩將BMP格式彩色圖像的R、G、B三個分量分解出來；第二步提取三個分量的低3位低2位和低3位數(shù)據(jù)；第三歩將提取出的3、2、3位數(shù)據(jù)重新組合成ー個Sbits的數(shù)組，構成一幅灰度圖像；第四步每8X8個圖像數(shù)據(jù)進行ニ維DCT變換得到相對應的頻域系數(shù)矩陣；第五歩將每4個水印數(shù)據(jù)依次疊加到頻域系數(shù)矩陣中的4個中頻系數(shù)上，再對嵌入后的系數(shù)矩陣進行ニ維IDCT變換得到已經(jīng)嵌入水印信息的圖像矩陣，構成一幅含水印信息的灰度圖像；第六歩將含水印信息的灰度圖像按每ー個Sbits數(shù)組拆分出3、2、3位數(shù)據(jù)，重新再替換回R、G、B三個分量中的低3位低2位和低3位，即得到含水印信息的彩色24位BMP圖像。本實用新型的有益效果I、針對BMP格式圖像數(shù)據(jù)量以及ニ維DCT變換和ニ維IDCT變換運算量都很大的特點，本實用新型中將ニ維DCT變換和ニ維IDCT變換用Verilog HDL語言進行編寫，封裝成硬件組件模塊，用自定義指令的方式通過數(shù)據(jù)總線對各軟硬件組件進行連接，以實現(xiàn)各個軟硬件模塊的實時協(xié)同工作。這種軟硬件協(xié)同工作方式較純軟件方式能更高效地進行大數(shù)據(jù)量運算，從而提高數(shù)字水印處理系統(tǒng)的處理效率。2、系統(tǒng)采用SD卡接ロ，可以方便及時的對需要防偽處理的數(shù)字圖像產(chǎn)品進行輸入和輸出，系統(tǒng)開機即自動完成對BMP圖像的數(shù)字水印處理，使水印處理更加方便、快捷。3、該系統(tǒng)能對原始獲得的數(shù)字圖像即時進行水印嵌入處理，解決脫離PC機環(huán)境下對數(shù)字圖像進行水印嵌入的難題。因此本實用新型提供了一種采用SD卡作為存儲介質的便攜裝置式數(shù)字水印處理系統(tǒng)，該系統(tǒng)能對原始獲得的數(shù)字 圖像即時進行水印嵌入處理，從而有效縮短數(shù)字圖像產(chǎn)品公開前的傳播路徑，減少數(shù)字產(chǎn)品被篡改的幾率。

圖I為本實用新型的系統(tǒng)原理示意框圖；圖2為本實用新型中數(shù)字水印處理模塊的原理示意框圖；圖3為本實用新型的數(shù)據(jù)總線與外設的連接結構示意圖；圖4為本實用新型中數(shù)字水印處理方法中BMP圖像嵌入水印的工作流程示意圖。圖中1-中央處理模塊FPGA、2_JTAG接ロ、3-SDRAM存儲器、4-Flash存儲器、5-SD卡接ロ、6-LED指示燈、7-NiOs II處理器、8-數(shù)字水印處理模塊、9-數(shù)據(jù)總線、IO-JTAG控制器、II-SDRAM控制器、12-三態(tài)橋控制器、13-SD卡控制器、14-PI0控制器、15-DCT2變換模塊、16-BMP水印嵌入模塊、17-IDCT2變換模塊。
具體實施方式
如圖I所示，所述的ー種BMP圖像的數(shù)字水印處理系統(tǒng)，BMP圖像的數(shù)字水印處理系統(tǒng)由中央處理模塊FPGA 1、JTAG接ロ 2、SDRAM存儲器3、Flash存儲器4、SD卡接ロ 5和LED指示燈6組成，中央處理模塊FPGA I由Nios II處理器7、數(shù)字水印處理模塊8、JTAG控制器10、SDRAM控制器11、三態(tài)橋控制器12、SD卡控制器13、PI0控制器14組成；各個組件通過數(shù)據(jù)總線9采用常規(guī)連接接在一起JTAG接ロ 2、SDRAM存儲器3、Flash存儲器4、SD卡接ロ 5和LED指示燈6采用常規(guī)連接方式分別和JTAG控制器10、SDRAM控制器11、三態(tài)橋控制器12、SD卡控制器13、PIO控制器14連接。如圖2所示，所述的數(shù)字水印處理模塊8由DCT2變換模塊15、BMP水印嵌入模塊16、IDCT2變換模塊17組成；DCT2變換模塊15與BMP水印嵌入模塊16連接，BMP水印嵌入模塊16與IDCT2變換模塊17連接，DCT2變換模塊15和IDCT2變換模塊17接在數(shù)據(jù)總線9上，各個模塊間采用常規(guī)方式連接。針對BMP格式圖像的數(shù)據(jù)量、ニ維DCT變換、ニ維IDCT變換運算量大的特點，本實用新型中將ニ維DCT變換、ニ維IDCT變換用Verilog HDL語言進行編寫，封裝成硬件組件模塊，用自定義指令的方式通過數(shù)據(jù)總線對各軟硬件組件進行連接，以實現(xiàn)各個軟硬件模塊的實時協(xié)同工作。這種軟硬件協(xié)同工作方式較純軟件方式能更高效地進行大數(shù)據(jù)量運算，從而提高數(shù)字水印處理系統(tǒng)的處理效率。如圖3所示，本實用新型的數(shù)據(jù)總線與外設的連接結構。所有外設都是通過數(shù)據(jù)總線與Nios II處理器相連接，本實用新型中的數(shù)據(jù)總線9是ー種協(xié)議較為簡單的片內(nèi)總線?？偩€接ロ分為兩類主端口和從端ロ。主端ロ是ー個主控接ロ，從端ロ是ー個從控端ロ，主端ロ具有與其相接的數(shù)據(jù)總線控制權，從端ロ控制數(shù)據(jù)總線的從讀和從寫。本實用新型用到的傳輸結構有數(shù)據(jù)總線從讀、數(shù)據(jù)總線帶ー個延遲狀態(tài)從讀、數(shù)據(jù)總線從寫和數(shù)據(jù)總線帶一個延遲狀態(tài)從寫。所有外設的接ロ與數(shù)據(jù)總線時鐘同步，不需要復雜的握手和應答機制，簡化了數(shù)據(jù)總線的時序行為，而且便于集成高速外設。所有的信號都是高電平或低電平有效，便于信號在總線中高速傳輸。在數(shù)據(jù)總線中，由數(shù)據(jù)選擇器決定哪個信號驅動哪個外設，因此外設即使在未被選中時也不需要將輸出置為高阻態(tài)。本實用新型中外設的地址、數(shù)據(jù)和控制信號使用分離的、專用的端ロ。外設不需要識別地址總線周期和數(shù)據(jù)總線周期，也不需要在未被選中時使輸出無效。本實用新型配備有JTAG接ロ 2，可以使用USB_Blaster數(shù)據(jù)線將本處理 系統(tǒng)與個人計算機連接。借助個人計算機中安裝的相關開發(fā)環(huán)境，能夠根據(jù)市場需求及時更新處理系統(tǒng)中的核心程序。本實用新型使用前，首先在SD卡中建立三個文件夾，分別命名為Input_Files、Output_Files和water ;分別用于存放原始圖像、已嵌入水印信息的圖像和需要嵌入的水印圖像。開機后系統(tǒng)自動加載固化在Flash存儲器4中的程序，硬件程序通過三態(tài)橋控制器12和數(shù)據(jù)總線9加載到Nios II處理器7中，形成系統(tǒng)的硬件架構；軟件程序通過三態(tài)橋控制器12、數(shù)據(jù)總線9和SDRAM控制器11加載到SDRAM存儲器3中運行。程序讀取SD卡中存儲的原圖像數(shù)據(jù)，通過SD卡控制器13、數(shù)據(jù)總線9和SDRAM控制器11緩存到SDRAM存儲器3中；然后將圖像數(shù)據(jù)通過SDRAM控制器11和數(shù)據(jù)總線9送入數(shù)字水印處理模塊8中處理；再將含水印信息的BMP圖像數(shù)據(jù)通過數(shù)據(jù)總線9和SDRAM控制器11緩存到SDRAM存儲器3中；最后將圖像數(shù)據(jù)通過SDRAM控制器11、數(shù)據(jù)總線9和SD卡控制器13回寫到SD卡接ロ 5中的SD卡里，存儲已經(jīng)嵌入水印信息的BMP圖像。存儲完畢后，Nios II處理器7通過數(shù)據(jù)總線9向PIO控制器14發(fā)送指令，使LED指示燈6亮起，表明BMP圖像的數(shù)字水印處理完成。如圖4所示數(shù)字水印處理模塊針對BMP格式圖像水印嵌入方法是第一歩將BMP格式彩色圖像的R、G、B三個分量分解出來；第二步提取三個分量的低3位低2位和低3位數(shù)據(jù)；第三歩將提取出的3、2、3位數(shù)據(jù)重新組合成ー個Sbits的數(shù)組，構成一幅灰度圖像；第四步每8X8個圖像數(shù)據(jù)進行ニ維DCT變換得到相對應的頻域系數(shù)矩陣；第五歩將每4個水印數(shù)據(jù)依次疊加到頻域系數(shù)矩陣中的4個中頻系數(shù)上，再對嵌入后的系數(shù)矩陣進行ニ維IDCT變換得到已經(jīng)嵌入水印信息的圖像矩陣，構成一幅含水印信息的灰度圖像；第六步將含水印信息的灰度圖像按每ー個Sbits數(shù)組拆分出3、2、3位數(shù)據(jù)，重新再替換回R、G、B三個分量中的低3位低2位和低3位，即得到含水印信息的彩色24位BMP圖像。其中，DCT變換的全稱是離散余弦變換(Discrete Cosine Transform),是數(shù)碼率壓縮常用的ー個變換編碼方法。它是先將整個圖像分成NXN的像素塊，然后對N
N像素塊逐一進行DCT變換。其中N是像素塊的水平、垂直像素數(shù)，一般取N=8。N大于8時效率增加不多而復雜性大為增加。ニ維DCT變換就是對8 X 8 ニ維像素塊進行離散余弦變換處理，先對每行進行變換，然后對每列進行變換，得到的是ー個8 S的變換系數(shù)矩陣。其中(0，0)位置的元素是直流分量，矩陣中的其他元素根據(jù)其位置不同表示不同頻率的交流分量。并且左上角部分為低頻系數(shù)，中間部分為中頻系數(shù)，右下角為高頻系數(shù)。低頻系數(shù)集中了圖像的大部分能量，無法保證水印信息的不可見性，圖像會明顯失真。高頻系數(shù)容易受到攻擊，因此本實用新型將水印信息嵌入在中頻系數(shù)當中。對于分辨率為8X8的圖像來說，式:J)是圖像坐標為(i，j)點的像素值；
為變換后頻域矩陣U，V)點的值。首先把構造的灰度圖像分割成(Z1ZS)XCZ2ZS )個8x8的圖像塊，再將這些圖像塊進行ニ維DCT變換；水印信息與ニ維DCT變換后的中頻系數(shù)替換后，再對(ち/8)ズ(12 /8 )個8x8系數(shù)矩陣進行ニ維IDCT變換。ニ維DCT和ニ維IDCT的定 義分別為式I、式2所示。式I
{ 、 I ル、ハ/、「ふ 4 /. s (2+1) UTT (2j + l) VTT1 I V = - C(U) C(V)[ム 2, x(l，ノ)cos-P-cos-^-]
C (w ), C (v) = 2 1/2 ,當，V = 0;
C(u),C(v) = 1，其他 o式2
(■ I r1 f '\r*f *\r^' XT' / 、 + リ iTT (2v + IJ4しパ=3 c (!)し C/J[入 , v) cos-———cos ——^——]
C(I)jC(J) = 2_1/2，當 i，j = o-ご( ) 5ご(J ) = I，其他o本實用新型是通過具體實施過程進行說明的，在不脫離本實用新型范圍的情況下，還可以對本實用新型進行各種變換及等同代替，因此，本實用新型不局限于所公開的具體實施過程，而應當包括落入本實用新型權利要求范圍內(nèi)的全部實施方案。
權利要求1.ー種BMP圖像的數(shù)字水印處理系統(tǒng)，其特征在于BMP圖像的數(shù)字水印處理系統(tǒng)由中央處理模塊FPGA、JTAG接ロ、SDRAM存儲器、Flash存儲器、SD卡接口和LED指示燈組成，中央處理模塊FPGA由Nios II處理器、數(shù)字水印處理模塊、JTAG控制器、SDRAM控制器、三態(tài)橋控制器、SD卡控制器、PIO控制器組成，各個組件通過數(shù)據(jù)總線采用常規(guī)連接接在一起JTAG接ロ、SDRAM存儲器、Flash存儲器、SD卡接口和LED指示燈采用常規(guī)連接方式分別和JTAG控制器、SDRAM控制器、三態(tài)橋控制器、SD卡控制器、PIO控制器連接。
2.根據(jù)權利要求I所述的ー種BMP圖像的數(shù)字水印處理系統(tǒng)，其特征在于所述的數(shù)字水印處理模塊由DCT2變換模塊、BMP水印嵌入模塊、IDCT2變換模塊組成；DCT2變換模塊與BMP水印嵌入模塊連接，BMP水印嵌入模塊與IDCT2變換模塊連接，DCT2變換模塊和IDCT2變換模塊接在數(shù)據(jù)總線上，各個模塊間采用常規(guī)方式連接。
3.根據(jù)權利要求2所述的ー種BMP圖像的數(shù)字水印處理系統(tǒng)，其特征在于ニ維DCT變換、ニ維IDCT變換用Verilog HDL語言進行編寫，封裝成組件模塊，用自定義指令的方式通過數(shù)據(jù)總線對各組件進行連接。
4.根據(jù)權利要求2所述的ー種BMP圖像的數(shù)字水印處理系統(tǒng)，其特征在于所有外設都是通過數(shù)據(jù)總線與Nios II處理器相連接；所有外設的接ロ與數(shù)據(jù)總線時鐘同歩。
5.根據(jù)權利要求2所述的ー種BMP圖像的數(shù)字水印處理系統(tǒng)，其特征在于數(shù)據(jù)總線是ー種協(xié)議簡單的片內(nèi)總線，總線接ロ分為兩類主端口和從端ロ ；主端ロ是ー個主控接ロ，從端ロ是ー個從控端ロ，主端ロ具有與其相接的數(shù)據(jù)總線控制權；從端ロ控制數(shù)據(jù)總線的從讀和從寫；用到的傳輸結構包括數(shù)據(jù)總線從讀、數(shù)據(jù)總線帶ー個延遲狀態(tài)從讀、數(shù)據(jù)總線從寫和數(shù)據(jù)總線帶ー個延遲狀態(tài)從寫。
6.根據(jù)權利要求I或者2所述的ー種BMP圖像的數(shù)字水印處理系統(tǒng)，其特征在于系統(tǒng)配備有JTAG接ロ，可以使用USB_Blaster數(shù)據(jù)線將本處理系統(tǒng)與個人計算機連接。
專利摘要本實用新型涉及一種BMP圖像的數(shù)字水印處理系統(tǒng)，屬于計算機應用技術領域；BMP圖像的數(shù)字水印處理系統(tǒng)由中央處理模塊FPGA、JTAG接口、SDRAM存儲器、Flash存儲器、SD卡接口和LED指示燈組成，中央處理模塊FPGA由NiosII處理器、數(shù)字水印處理模塊、JTAG控制器、SDRAM控制器、三態(tài)橋控制器、SD卡控制器、PIO控制器組成，各個組件通過數(shù)據(jù)總線采用常規(guī)連接接在一起；JTAG接口、SDRAM存儲器、Flash存儲器、SD卡接口和LED指示燈采用常規(guī)連接方式分別和JTAG控制器、SDRAM控制器、三態(tài)橋控制器、SD卡控制器、PIO控制器連接。本實用新型處理速度快、體積小巧、簡單便攜，便于及時對獲取到的原始圖像信息進行版權保護處理。
文檔編號G06T1/00GK202404657SQ20112049932
公開日2012年8月29日 申請日期2011年12月5日 優(yōu)先權日2011年12月5日
發(fā)明者何鑫亮, 李勃, 李玉惠, 羅成緒, 郝世博 申請人:昆明理工大學