專利名稱：：內(nèi)核配置發(fā)現(xiàn)方法及其微處理器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種多內(nèi)核微處理器，尤其涉及一種多內(nèi)核微處理器的內(nèi)核動態(tài)配置(dynamicconfiguration)。
背景技術(shù)：
：對一些傳統(tǒng)的多內(nèi)核處理器而言，制造者可通過燒斷微處理器的各個內(nèi)核上的熔絲(fuse，又稱為“熔線”)以指定多內(nèi)核微處理器中各個內(nèi)核的配置，各個內(nèi)核可依據(jù)熔絲的數(shù)值來確認系統(tǒng)的多內(nèi)核處理器中哪一個內(nèi)核已生效而能進行數(shù)據(jù)處理。雖然此種解決方法具有優(yōu)點，不過，內(nèi)核上的熔絲一旦被燒斷，即使多內(nèi)核微處理器有由原本的第一種配置改變?yōu)榈诙N配置的需求，此熔絲被燒斷的內(nèi)核可能會無法使用于多內(nèi)核微處理器的第二種配置。其他傳統(tǒng)的系統(tǒng)則是通過系統(tǒng)的BIOS詢問(query)內(nèi)核，確認內(nèi)核配置，并將配置訊息寫入多內(nèi)核微處理器的控制寄存器(controlregister)，例如狀態(tài)寄存器(ModelSpecificRegisters，MSR)。雖然此解決方法具有優(yōu)點，不過，多內(nèi)核微處理器的制造者并不總是能夠控制系統(tǒng)BIOS的開發(fā)與發(fā)行。最后，多內(nèi)核微處理器的各個內(nèi)核也可能是制造上具有缺陷或是在測試或操作中發(fā)生損壞。因此，找出一個可靠的方法來確認多內(nèi)核微處理器的內(nèi)核配置是亟待解決的問題。
發(fā)明內(nèi)容本發(fā)明之一目的是提供一具有一內(nèi)核配置發(fā)現(xiàn)程序的微處理器，而不需依賴內(nèi)核外邏輯或通過系統(tǒng)BIOS的探詢來確認內(nèi)核配置。本發(fā)明的另一目的是提供一內(nèi)核配置發(fā)現(xiàn)方法，此方法不需依賴內(nèi)核外邏輯或系統(tǒng)BIOS的探詢，即可確認內(nèi)核配置。此內(nèi)核配置是指處理器中生效內(nèi)核的數(shù)量與辨識信息。此內(nèi)核配置也可指此多內(nèi)核處理器的層級化協(xié)調(diào)系統(tǒng)。例如指定內(nèi)核間傳輸或動作的內(nèi)核結(jié)點圖(nodalmap)，和(或)各個域?qū)优c此層級化協(xié)調(diào)系統(tǒng)的域?qū)庸芾碚叩谋孀R信息。此外，內(nèi)核配置也可用以確認由此微處理器的多個域?qū)臃窒淼馁Y源，如電壓源、時鐘信號源、與快取。至少部分內(nèi)核通過配置發(fā)現(xiàn)微碼來配置。此微碼用以發(fā)現(xiàn)微處理器的內(nèi)核的配置。從另一個角度來看，此微碼執(zhí)行一配置發(fā)現(xiàn)程序。此程序可以是由上而下(亦即由根內(nèi)核開始)、由下而上(亦即由各個終端內(nèi)核開始)、或是折衷(例如采取管理者協(xié)調(diào)的架構(gòu)，由各個管理者內(nèi)核開始)。在由上而下的配置發(fā)現(xiàn)程序中，根內(nèi)核向各個從屬的親屬內(nèi)核(kincore)詢問其配置信息。如果有的話，各個從屬的親屬內(nèi)核隨后向其從屬的親屬內(nèi)核詢問其配置信息，如此循環(huán)下去，直到到達終端內(nèi)核。各個從屬內(nèi)核回復(fù)有用的配置信息至詢問他的內(nèi)核，直到根內(nèi)核由各個從屬親屬內(nèi)核獲得配置公開訊息，或是其等待訊息的時間已超過預(yù)設(shè)時間。此根內(nèi)核隨后收集配置信息以確認整個微處理器的配置。在部分實施例中，根內(nèi)核隨后會重新將配置信息散布至其從屬的親屬內(nèi)核，這些從屬內(nèi)核再散布給其從屬的親屬內(nèi)核，直到所有的內(nèi)核都分享此配置信息。在由下而上的配置發(fā)現(xiàn)程序中，各個終端內(nèi)核傳送一配置公開訊息至其最鄰近的管理者內(nèi)核。管理者內(nèi)核在接收到來自其從屬的親屬內(nèi)核的配置公開訊息，或是等待收訊的時間已過的情況下，各個管理者內(nèi)核隨即收集其所收到的訊息，并產(chǎn)生一復(fù)合的配置公開訊息至其管理者內(nèi)核，如果有此管理者內(nèi)核。此程序持續(xù)循環(huán)直到根內(nèi)核接收到來自其他從屬的親屬內(nèi)核的配置公開訊息，或是等待時間已過。此根內(nèi)核隨后收集所接收的配置信息以確認整個微處理器的配置。在部分實施例中，根內(nèi)核隨后會重新將配置信息散布至其從屬的親屬內(nèi)核，這些從屬內(nèi)核再散布給其從屬的親屬內(nèi)核，直到所有的內(nèi)核都分享此配直^[曰息ο本發(fā)明亦提供一管理者調(diào)解的配置發(fā)現(xiàn)程序與相對應(yīng)的微處理器。此微處理器具有多個半導體芯片，各個半導體芯片包含多個處理內(nèi)核。各個芯片的其中一個處理內(nèi)核被指定為管理者內(nèi)核。依據(jù)微處理器的重置，各個管理者內(nèi)核用以詢問同一個芯片上的其他內(nèi)核，以確認芯片上生效的內(nèi)核數(shù)量。在確認芯片上生效的內(nèi)核數(shù)量后，管理者內(nèi)核同時與其他芯片上的管理者內(nèi)核互相協(xié)調(diào)，以確認微處理器中生效的內(nèi)核數(shù)量。從另一個角度來看，內(nèi)含有整個處理器的復(fù)合配置信息的內(nèi)核，會在各種不同環(huán)境下，在微處理器的操作過程使用其所發(fā)現(xiàn)的配置信息。在其中一個環(huán)境中，對應(yīng)于使用者程序指令對于微處理器內(nèi)核數(shù)的詢問，各個內(nèi)核提供所確認的微處理器中生效的內(nèi)核數(shù)量作為此使用者程序指令的執(zhí)行結(jié)果值。在另一個環(huán)境中，各個內(nèi)核依據(jù)所發(fā)現(xiàn)的配置信息來進行多內(nèi)核微處理器的電力狀態(tài)管理。在另一個環(huán)境中，各個內(nèi)核依據(jù)所發(fā)現(xiàn)的配置信息來同步由內(nèi)核所改變的電力狀態(tài)。在一實施例中，各個內(nèi)核基于所發(fā)現(xiàn)的配置信息辨識參與分享一電壓源的各個內(nèi)核，以管理一共享電壓源。在另一實施例中，各個內(nèi)核基于所發(fā)現(xiàn)的配置信息辨識參與分享一時鐘信號源的各個內(nèi)核，以管理一共享時鐘信號源。在另一實施例中，在親屬內(nèi)核未在一預(yù)設(shè)時間內(nèi)，回復(fù)管理者內(nèi)核的詢問，或提供管理者內(nèi)核一預(yù)期配置公開訊息的情況下，管理者內(nèi)核會認為此親屬內(nèi)核并未生效。在另一實施例中，各個管理者內(nèi)核通過傳送指定有所在芯片上生效內(nèi)核數(shù)量的訊息至其他各個芯片的管理者內(nèi)核，并由其他各個芯片的管理者內(nèi)核接收指定有其他芯片上生效內(nèi)核數(shù)量的訊息，以進行協(xié)調(diào)。在另一實施例中，各個芯片具有內(nèi)核間傳輸線。管理者內(nèi)核可通過此內(nèi)核間傳輸線詢問同一個芯片的其他內(nèi)核，以確認芯片上生效內(nèi)核的數(shù)量。此外，管理者內(nèi)核也可通過芯片間傳輸線與其他各個芯片的管理者內(nèi)核進行協(xié)調(diào)，以確認處理器中生效內(nèi)核的數(shù)量。在本發(fā)明另一實施例所提供，利用管理者調(diào)解來動態(tài)確認多內(nèi)核微處理器的配置的方法中。響應(yīng)微處理器的一重置動作，各個芯片的管理者內(nèi)核詢問芯片上其他各個內(nèi)核，以確認芯片上生效內(nèi)核的數(shù)量。在確認芯片上生效的內(nèi)核數(shù)量后，各個芯片管理者內(nèi)核同時與其他各個芯片的管理者內(nèi)核進行協(xié)調(diào)，以確認處理器上生效的內(nèi)核數(shù)量。在另一實施例中，編碼于至少一計算機可讀存儲介質(zhì)的計算機程序產(chǎn)品搭配一計算裝置使用。此計算機程序產(chǎn)品包括此用以指定一微處理器的計算機可讀程序代碼。進一步來說，此計算機可讀程序代碼包括用以指定多個半導體芯片的程序代碼。各個半導體芯片具有多個處理內(nèi)核，各個半導體芯片的其中一個處理內(nèi)核被指定為管理者內(nèi)核。響應(yīng)微處理器的重置行為，此計算機可讀程序代碼更提供詳細說明以使各個管理者內(nèi)核去詢問同一個芯片上的其他內(nèi)核，以確定芯片上生效的內(nèi)核數(shù)。在確定芯片上生效的內(nèi)核數(shù)后，此芯片的管理者內(nèi)核會與各個其他芯片的管理者內(nèi)核進行協(xié)調(diào)，以確認微處理器中生效的內(nèi)核數(shù)。在另一實施例中，計算機可讀存儲介質(zhì)選自碟片、磁帶、或其他磁性、光學或電子存儲介質(zhì)與網(wǎng)絡(luò)、有線或無線的傳輸介質(zhì)。關(guān)于本發(fā)明的優(yōu)點與精神可以通過以下的發(fā)明詳述及附圖得到進一步的了解。圖1是本發(fā)明具有一多內(nèi)核微處理器的計算機系統(tǒng)的方塊示意圖。圖2以方塊示意圖詳細顯示本發(fā)明圖1的多內(nèi)核其中之一。圖3是圖1的多內(nèi)核微處理器執(zhí)行一動態(tài)配置處理的操作流程圖。主要元件符號說明系統(tǒng)100芯片組114系統(tǒng)總線116多內(nèi)核微處理器102雙內(nèi)核芯片104內(nèi)核106內(nèi)核間傳輸線112芯片間傳輸線118邊帶傳輸墊108邊帶傳輸引腳P1，P2，P3，P4生效指標(enableindicator)252微碼208指令快取單元(instructioncache)202指令轉(zhuǎn)譯單元(instructiontranslator)204寄存器別名表(registeraliastable,RAT)212微順序器(microsequencer)206保留站(reservationstation)214執(zhí)行單元216特別模塊寄存器(model-specificregister,MSR)238數(shù)據(jù)快取222指令引退單元218總線接口單元(businterfaceunit，BIU)224鎖相回路(phase-locked-loop,PLL)226內(nèi)核時鐘信號M2開機服務(wù)處理指標228管理者指標232配置存儲器254控制與狀態(tài)寄存器(controlandstatusregister，CSR)234，236微碼存儲器20具體實施方式本發(fā)明所提供的實施例針對多內(nèi)核多處理器，使用于一具有高度擴展性的內(nèi)核間配置發(fā)現(xiàn)程序。在部分實施例中，內(nèi)核間配置發(fā)現(xiàn)程序的至少一部分通過連接各個內(nèi)核的邊帶(sideband)通信線路進行。另外，在部分實施例中，內(nèi)核間配置發(fā)現(xiàn)程序依據(jù)各個內(nèi)核間的一可使用的階層式協(xié)調(diào)系統(tǒng)進行。此外，在部分實施例中，此階層式協(xié)調(diào)系統(tǒng)對應(yīng)在此多內(nèi)核多處理器的各個內(nèi)核的物理上封裝配置(layout)，例如內(nèi)核群集于芯片與芯片群集于封裝體的配置。在其他實施例中，此階層式協(xié)調(diào)系統(tǒng)不同于微處理器的物理上封裝配置(layout)ο依此，在詳述各個附圖以說明本發(fā)明應(yīng)用于內(nèi)核間配置發(fā)現(xiàn)程序的各個實施例前，先將本發(fā)明所應(yīng)用的基本概念介紹如下。一、多層多核處理器本文所稱的多核處理器基本上是指一處理器具有多個已生效的物理性內(nèi)核(physicalcore)0各個物理性內(nèi)核用以依據(jù)一指令集結(jié)構(gòu)(instructionsetarchitecture)抓取(fetch)、解碼(decode)、執(zhí)行(execute)指令?；旧希硕鄡?nèi)核處理器通過一最終由各內(nèi)核共享的系統(tǒng)總線(systembus)耦接至一芯片組。此芯片組提供通過外圍總線對各式各樣裝置提供存取。在部分實施例中，此系統(tǒng)總線是一作為處理器與計算機系統(tǒng)的其他部分間的一外部接口(externalinterface)的前端總線(front-sidebus)。在部分實施例中，此芯片組同時對一共享的主存儲器與一共享的圖形控制器(graphiccontroller)集中存取。此多內(nèi)核處理器的內(nèi)核可以是封裝于一個或多個具有多內(nèi)核的芯片(die)內(nèi)。此技術(shù)可參照隨卷所附的12/22/2010提出的美國專利申請第61/4，470號申請案中標題為"Multi-CoreProcessorInternalBypassBus”的段落以及其同時提出的正式申請案(以下稱CNTR.2503)。如同這些參考數(shù)據(jù)所述，典型的芯片是一個半導體晶圓(wafer)切割出來的單一物理性物件(physicalentity)，并且通常具有至少一組物理性輸入輸出連接墊(1/0landingpad)。舉例來說，部分雙核芯片具有兩組輸入輸出墊，分別對應(yīng)至一個內(nèi)核。其他雙核芯片具有單一組輸入輸出墊由兩個內(nèi)核共享。部分四內(nèi)核芯片具有兩組輸入輸出墊，各組輸入輸出墊分別由兩個內(nèi)核共享。多內(nèi)核配置是可能的。此外，一個多內(nèi)核處理器也可能具有一包覆有多個芯片的封裝體(package)?！胺庋b體”是一表面放置或連接有芯片的基板(substrate)?！胺庋b體”可能提供單一組引腳以連接至一主機板(motherboard)與相關(guān)的處理器總線。在封裝體的基板上具有導線圖案(wirenetsortraces)以連接芯片的接觸墊與封裝體由各芯片共用的引腳。分層的設(shè)計也是可能的。舉例來說，在封裝體與位于下方的主機板之間可提供一個額外的層板(以下稱為平臺)。多個封裝體被設(shè)置在此平臺上。此平臺可以采用多種配置方式。舉例來說，類似于前述封裝體，此平臺可包含一個具有導線圖案的基板，以連接各個封裝體的引腳與此平臺由各封裝體共用的引腳。利用前述概念，舉例來說，一個多封裝體處理器可將N2個封裝體設(shè)置于一平臺上，各個封裝體可具有m個芯片，各個芯片可具有NO個內(nèi)核。數(shù)字N2、Nl與NO大于或等于一，并且數(shù)字N2、Nl與NO中至少一個大于或等于二。二、內(nèi)核間傳輸結(jié)構(gòu)如前述，部分實施例中，內(nèi)核間配置發(fā)現(xiàn)程序的至少一部分通過連接各個內(nèi)核的邊帶傳輸線路(sidebandcommunicationlines)進行。連接各個內(nèi)核的邊帶導線(sidebandwire)，例如內(nèi)核間傳輸線或是芯片間傳輸線，應(yīng)用于發(fā)現(xiàn)處理器的配置。舉例來說，如同參考文件CNTR.2503所述，一個多內(nèi)核多處理器可具有一多內(nèi)核芯片。此多內(nèi)核芯片的多個內(nèi)核間具有一旁路總線(bypassbus)。旁路總線并不連接至芯片的物理性接觸墊。因此，旁路總線不會由雙內(nèi)核芯片向外傳輸信號。旁路總線同時可以提升內(nèi)核間的信號質(zhì)量，并且使各個內(nèi)核可以與其他內(nèi)核互相傳輸或協(xié)調(diào)(communicateorcoordinate)而無需使用到系統(tǒng)總線。本發(fā)明同時述及相較于參考數(shù)據(jù)CNTR.2503所提及的旁路總線較不具擴展性的內(nèi)核間傳輸線，如隨卷所附2010/12/22提出的美國專利申請第61/4，470號申請案中標題為“ReticleSetModificationtoProduceMulti-CoreDies”的段落以及其同時提出的正式申請案(以下稱CNTR.25)。隨卷所附2010/12/22提出的美國專利申請第61/426,470^iit^^felS^"DistributedManagementofaSharedPowerResourcetoMulti-CoreProcessor”的段落以及其同時提出的正式申請案(以下稱CNTR.2534)提及一種較不具擴展性的內(nèi)核間傳輸線。內(nèi)核間傳輸線所包含的導線數(shù)，可以小至啟動配置發(fā)現(xiàn)動作所需的數(shù)量。內(nèi)核間傳輸線也可以類似于下述芯片間傳輸線的方式，配置于各個內(nèi)核間作為其接口。此外，多內(nèi)核多處理器在封裝體的各個芯片間提供有芯片間邊帶傳輸線。其平臺在此平臺的各個封裝體間提供有封裝體間邊帶傳輸線。這些邊帶傳輸線類似于內(nèi)核間邊帶傳輸線，都屬于系統(tǒng)總線的外部的傳輸結(jié)構(gòu)。利用封裝基板的導線(wiresortraces)所提供的多種芯片間與封裝體邊帶傳輸線的配置，可參照隨卷所附2010/12/22提出的美國專利申請第61/426,470號申請案中標題為"DecentralizedPowerManagementDistributedAmongMultiplePossibleCores”的段落以及其同時提出的正式申請案(以下稱CNTR.2527)。參考數(shù)據(jù)CNTR.2527提及芯片間傳輸線的多種不同配置。如參考數(shù)據(jù)CNTR.2527的第1、9、11與12圖所示，參考數(shù)據(jù)CNTR.2527提及可使各個芯片的管理者內(nèi)核與位于同一個封裝體的任何芯片的管理者內(nèi)核，以支持管理者內(nèi)核間點對點(peertopeer)協(xié)調(diào)模式的方式進行溝通的配置。相較之下，參考數(shù)據(jù)CNTR.2527的第14圖顯示芯片間傳輸線之一種層級化(hierarchical)配置。其中提供有三組芯片間傳輸線，第一組傳輸線連接芯片0與芯片1，第二組傳輸線連接芯片2與芯片3，第三組傳輸線連接芯片0與芯片2。參考數(shù)據(jù)CNTR.2527亦提及各個芯片連接至芯片間傳輸線的多種配置。舉例來說，如參考數(shù)據(jù)CNTR.2527的第1、9、11與21圖所示，各個多內(nèi)核芯片在系統(tǒng)總線接觸墊之外，分別提供并使用四個邊帶傳輸接觸墊以連接至其所在的封裝體上的芯片間傳輸線。相較之下，如參考數(shù)據(jù)CNTR.2527的第12、14、15、16與22圖所示，各個多內(nèi)核芯片在系統(tǒng)總線接觸墊之外，只使用二個或三個邊帶傳輸接觸墊以連接至其所在的封裝體上的芯片間傳輸線?；旧希鱾€芯片在其系統(tǒng)總線接觸墊外，為了連接至芯片間邊帶傳輸?shù)哪康?，均具有至少一個邊帶傳輸輸出墊與至少一個邊帶傳輸輸入接觸墊。部分實施例提供有額外的邊帶傳輸接觸墊，作為額外的邊帶傳輸輸入接觸墊以支持更多樣化的多內(nèi)核實作以及適應(yīng)更多樣化的內(nèi)核間協(xié)調(diào)系統(tǒng)。在部分實施例中，具有芯片的封裝體是提供相對應(yīng)的引腳，同樣以略過系統(tǒng)總線的方式，連接此封裝體的芯片間傳輸線與其他封裝體的相對應(yīng)的芯片間傳輸線。在部分實施例中，芯片間傳輸接觸墊由芯片間傳輸接觸墊所在的芯片內(nèi)被指定的管理者內(nèi)核所控制。在其他實施例中，芯片間傳輸接觸墊的控制則可轉(zhuǎn)交與(或是)重新指定給此芯片間傳輸接觸墊所在的芯片的其他內(nèi)核。此外，參考數(shù)據(jù)亦提及各個芯片的內(nèi)核間傳輸線的多種配置。舉例來說，參考數(shù)據(jù)CNTR.2503提及一個四內(nèi)核芯片在兩組雙內(nèi)核架構(gòu)間具有內(nèi)核間傳輸線。另外，四內(nèi)核芯片可在芯片的各組內(nèi)核架構(gòu)的內(nèi)核間設(shè)置內(nèi)核間傳輸線，并在此兩組內(nèi)核架構(gòu)間設(shè)置另一組內(nèi)核間傳輸線。在CNTR.2527的第16圖所提及的另一實施例中，芯片的各個內(nèi)核間具有內(nèi)核間傳輸線。在又一實施例中，此四內(nèi)核芯片可在第一與第二內(nèi)核間，第二與第三內(nèi)核間，第三與第四內(nèi)核間，與第一與第四內(nèi)核間設(shè)置內(nèi)核間旁路總線，而不在第一與第三內(nèi)核間或是第二與第四內(nèi)核間設(shè)置內(nèi)核間旁路總線。三、層級化觀念給定的多內(nèi)核微處理器的層級的復(fù)雜度與邊帶傳輸配置會限制此微處理器的內(nèi)核通過其邊帶傳輸線所能進行的協(xié)調(diào)程序。因此，部分實施例使用層級化的協(xié)調(diào)系統(tǒng)以進行配置發(fā)現(xiàn)程序。對于具有大量內(nèi)核的微處理器而言，給定的層級劃協(xié)調(diào)系統(tǒng)可能過于復(fù)雜。因此，在說明本申請第1至3圖及其所使用的配置發(fā)現(xiàn)程序前，先對本申請所提及的多種層級化協(xié)調(diào)系統(tǒng)進行說明是有幫助的。為了此目的，請參照參考文件CNTR.2527，其中第1,9,11，12，14，15，16，18，19，20，21與22圖說明了利用層級化協(xié)調(diào)系統(tǒng)來組織并促進電力狀態(tài)發(fā)現(xiàn)與管理程序的進行。在此所稱的層級化協(xié)調(diào)系統(tǒng)是指，內(nèi)核被配置來與其他內(nèi)核以一種至少部分是被限定或架構(gòu)成層級化的方式進行一定溝通與協(xié)調(diào)行為的系統(tǒng)。其不同于點對點協(xié)調(diào)系統(tǒng)的各個內(nèi)核具有相同的權(quán)限并能直接與任何其他內(nèi)核協(xié)調(diào)以進行相關(guān)的溝通行為。舉例來說，一個樹狀節(jié)點架構(gòu)中，如果是各內(nèi)核僅能與位于上層節(jié)點或下層節(jié)點的內(nèi)核進行連結(jié)，以及在任兩節(jié)點間僅具有單一個路徑，則會構(gòu)成一嚴謹?shù)膶蛹壔瘏f(xié)調(diào)系統(tǒng)。本文所稱的層級化協(xié)調(diào)系統(tǒng)，除非有嚴格定義，不然都會涵蓋較寬松的層級化協(xié)調(diào)系統(tǒng)。例如，一個系統(tǒng)允許其中至少一群內(nèi)核采取點對點協(xié)調(diào)架構(gòu)，但在至少兩群內(nèi)核間需采取層級化協(xié)調(diào)架構(gòu)。在一實施例中，層級化協(xié)調(diào)系統(tǒng)應(yīng)用于具有多個封裝體的微處理器的內(nèi)核間的處理。各個封裝體具有多個芯片。各個芯片具有多個內(nèi)核。將各個層視為一個“域(domain)”是有幫助的。舉例來說，雙內(nèi)核芯片可視為一個域具有此芯片的兩個內(nèi)核，雙芯片封裝體可視為一個域具有此封裝體的兩個芯片，雙封裝體平臺可是為一個域具有此平臺的兩個封裝體。將內(nèi)核本身稱為域也有幫助?！坝颉钡挠^念在指涉至資源分享，例如快取存儲器、電壓源、或是時鐘信號源等由同一個域內(nèi)的各內(nèi)核所分享但亦限于此域內(nèi)，亦即不為域外的內(nèi)核所分享，亦有幫助。當然，各個域的域深(domaindepth)與組成者的數(shù)量可應(yīng)用于任何給定的多內(nèi)核處理器。各個域的域深與組成者的數(shù)量可以依據(jù)內(nèi)核的數(shù)量，內(nèi)核的分層方式，與內(nèi)核分享資源的方式，進行改變或縮放。例如，將一個芯片視為一個域，將封裝體視為一個域，等等。在各個域間不同類型的關(guān)聯(lián)性進行命名也是有幫助的。本文中將多內(nèi)核芯片中所有生效的物理性內(nèi)核視為此芯片的組成者(constituents)，其他內(nèi)核的共同組成者(co-constituents)。多芯片封裝體中所有生效的物理性芯片被視為此封裝體的組成者以及其他芯片的共同組成者。同樣地，多封裝體處理器中所有生效的封裝體被視為此處理器的組成者以及其他封裝體的共同組成者。此表達方式可擴展至和多內(nèi)核處理器所提供的域深的層級數(shù)相同?；旧希鱾€非終端的域?qū)?domainlevel)由一個或多個組成者所定義出來，各個組成者包含此層級化架構(gòu)的次一域?qū)?。在部分多?nèi)核處理器的實施例中，對各個多內(nèi)核域(multi-coredomain)，例如各個芯片、各個封裝體、各個平臺等等，而言，其中一個并且只有一個內(nèi)核被指定為此域的管理者(master)，并賦予相應(yīng)的看門(gatekeeping)功能與協(xié)調(diào)角色。舉例來說，如果有的話，各個多內(nèi)核芯片中之一個內(nèi)核會被指定為此芯片的芯片管理者(diemaster)，各個封裝體中之一個內(nèi)核會被指定為此封裝體的封裝體管理者(packagemaster)，各個平臺中之一個內(nèi)核會被指定為此平臺的平臺管理者(platformmaster)等等。基本上，層次結(jié)構(gòu)中最高層的域的管理者內(nèi)核作為此多內(nèi)核處理器的唯一的總線服務(wù)處理器(busserviceprocessor)內(nèi)核，只有此總線服務(wù)處理器內(nèi)核被授權(quán)去協(xié)調(diào)此多內(nèi)核處理器與芯片組間的指定種類的動作。值得注意的是，在此使用管理者的用語僅為便利起見，其他名稱，例如“委派者(delegate)”也可應(yīng)用來表達此功能角色。在各個域的管理者內(nèi)核與其他已生效的內(nèi)核間，對于一定的預(yù)設(shè)動作，設(shè)定有其他關(guān)系以直接協(xié)調(diào)。在最低域?qū)樱缧酒?，多?nèi)核芯片的芯片管理者內(nèi)核可稱為此芯片中其他已生效但非管理者內(nèi)核的“伙伴(pal)”。基本上，芯片的各個內(nèi)核被描述為同一芯片上的其他內(nèi)核的伙伴。不過，在不同的理解下，伙伴的指定行為限于多內(nèi)核芯片的芯片管理者內(nèi)核與其他內(nèi)核間的主從關(guān)系(subordinaterelationship)。如果在一個四內(nèi)核芯片采取此主從關(guān)系的指定行為，此芯片的管理者內(nèi)核將會有三個伙伴，不過，其他各個內(nèi)核只會有一個伙伴，即管理者內(nèi)核。在下一層級的域，例如封裝體，封裝體管理者內(nèi)核被描述為同一封裝體的其他管理者內(nèi)核的“同伴(buddy)”?；旧?，封裝體中的各個芯片管理者內(nèi)核被描述為同一封裝體內(nèi)的其他芯片管理者內(nèi)核的同伴。不過，在不同的理解下，同伴的指定行為限于封裝體的封裝體管理者內(nèi)核與其他芯片管理者內(nèi)核間的主從關(guān)系(subordinaterelationship)。如果在一個四芯片封裝體采取此主從關(guān)系的指定行為，此封裝體管理者內(nèi)核將會有三個同伴，不過，其他芯片管理者內(nèi)核只會有一個同伴，即封裝體管理者內(nèi)核。在另一種理解下，如前述第11圖所示，管理者內(nèi)核被描述為同一個處理器的其他管理者內(nèi)核的同伴，包括位于此處理器的不同封裝體的管理者內(nèi)核。在下一層級的域，例如多內(nèi)核處理器的平臺，平臺管理者內(nèi)核(BSP)被描述為同一平臺的其他封裝體管理者內(nèi)核的“朋友(chum)”?；旧希脚_上的各個封裝體管理者內(nèi)核被描述為同一平臺的其他封裝體管理者內(nèi)核的朋友。不過，在不同的理解下，朋友的指定行為限于平臺的平臺管理者內(nèi)核與其他封裝體管理者內(nèi)核間的主從關(guān)系(subordinaterelationship)。如果在一個四封裝體平臺采取此主從關(guān)系的指定行為，此平臺管理者內(nèi)核將會有三朋友，不過，其他封裝體管理者內(nèi)核只會有一個朋友，即平臺管理者內(nèi)核。前述伙伴/同伴/朋友關(guān)系在此被定義為“同源(kinship)”關(guān)系。各個伙伴內(nèi)核屬于一個同源群體，各個同伴內(nèi)核屬于一個較高層級的同源群體，各個朋友內(nèi)核屬于一個更高層級的同源群體。換句話說，前述此層級化協(xié)調(diào)系統(tǒng)的各種不同的域定義出相對應(yīng)的同源群體。例如一或多個伙伴群體，同伴群體與朋友群體。此外，如果有的話，一個指定內(nèi)核的各個伙伴內(nèi)核、同伴內(nèi)核與朋友內(nèi)核可以更概括地描述為一個同源(kin)內(nèi)核。本文所使用的同源群體的概念與域的概念存在些許差異。如前述，一個域包含域內(nèi)的所有內(nèi)核。舉例來說，封裝體域包含封裝體內(nèi)的所有內(nèi)核。相較之下，同源群體基本上僅包含相對應(yīng)域內(nèi)的選定的組合內(nèi)核。舉例來說，就封裝體域而言，其定義有一相對應(yīng)的同源群體。不過此同源群體僅包含封裝體內(nèi)的管理者內(nèi)核(其中之一是封裝體管理者內(nèi)核)，而非任何的伙伴內(nèi)核。基本上，只有終端的多內(nèi)核域，亦即非由其他域所組成者，所定義出相對應(yīng)的同源群體會包含域內(nèi)的所有內(nèi)核。舉例來說，雙內(nèi)核芯片會定義出一終端的雙內(nèi)核域，其相對應(yīng)的同源群體包含此域內(nèi)的兩個內(nèi)核。值得注意的是，將對于內(nèi)核的描述視為對內(nèi)核自己的域進行定義的理解亦是有幫助的。亦即，各個內(nèi)核基本上包含其內(nèi)部不與其他內(nèi)核分享的資源。此資源可能被配置給不同的操作狀態(tài)(operatingstates)0在前述伙伴/同伴/朋友的層級架構(gòu)中，各個不是管理者內(nèi)核的內(nèi)核都只是一個伙伴，并且屬于由同一個芯片的內(nèi)核所組成的同源群體。各個芯片管理者內(nèi)核除了屬于最低階層的由同一個芯片的伙伴內(nèi)核所組成的同源群體外，也屬于由同一個封裝體的同伴內(nèi)核所組成的同源群體。各個封裝體管理者內(nèi)核除了屬于最低階層的由同一個芯片的伙伴內(nèi)核所組成的同源群體外，也屬于由同一個封裝體的同伴內(nèi)核所組成的同源群體，更屬于由同一個平臺的朋友內(nèi)核所組成的同源群體。簡言之，各個內(nèi)核歸屬至W個同源群體，W等于此內(nèi)核作為管理者內(nèi)核的同源群體的數(shù)量加一。為了進一步描述同源群體的層級架構(gòu)的特征，任何給定內(nèi)核的最接近(closestormostimmediate)的同源群體對應(yīng)在此內(nèi)核所在的最低層級的域。舉例來說，不論一指定內(nèi)核被指定為多少個管理者，其最接近的同源群組包含與此內(nèi)核位于同一個芯片上的其他伙伴內(nèi)核。管理者內(nèi)核也會具有一個次接近的同源群體。此同源群體包括與此內(nèi)核位于同一個封裝體的其他同伴內(nèi)核。封裝體管理者內(nèi)核會有一個次次接近的同源群體。此同源群體包含此內(nèi)核的其他朋友內(nèi)核。值得注意的是，對于一個多層次多內(nèi)核處理器(即至少兩個層次Nx具有多個組成者)而言，前述同源群體是半排他的。也就是說，對這種處理器來說，并不存在一個給定的同源群體可以涵蓋處理器的所有的內(nèi)核。前述同源群體的概念可以從各個同源群體的組成內(nèi)核間的協(xié)調(diào)行為的不同模式作進一步的描述。在本文所稱的“管理者調(diào)解(master-mediated)”的同源群體中，內(nèi)核間的直接協(xié)調(diào)僅限于管理者內(nèi)核與非管理者內(nèi)核間的協(xié)調(diào)。非管理者內(nèi)核間無法互相直接協(xié)調(diào)，只能通過管理者內(nèi)核間接協(xié)調(diào)。相較之下，在“點對點合作(peercollaborative)”的同源群體中，任何兩個內(nèi)核都可以直接互相協(xié)調(diào)，而不需經(jīng)由管理者內(nèi)核的調(diào)解。值得注意的是，本文所稱“管理者調(diào)解”與“點對點合作”的差異僅對于具有三個以上內(nèi)核的同源群組才有意義?；旧希谶m當時，對于一定的預(yù)設(shè)行為，任何給定內(nèi)核只會與其同源群體內(nèi)的組成者或共同組成者進行協(xié)調(diào)，又對于任何其所在的管理者調(diào)解的同源群體而言，此內(nèi)核只會與其能夠找到的上級的共同組成者或下級的組成者進行協(xié)調(diào)。從層級架構(gòu)的節(jié)點與節(jié)點間的連結(jié)的角度來描述層級協(xié)調(diào)系統(tǒng)(hierarchicalcoordinationsystem)也是有幫助的。本文的節(jié)點層級架構(gòu)是指一個層級架構(gòu)，其各個節(jié)點都是多內(nèi)核處理器的唯一的一個內(nèi)核。這些內(nèi)核中的一個(例如總線服務(wù)處理器(BSP)內(nèi)核)是根節(jié)點，并且，在任兩節(jié)點間具有一個尚未被切斷的協(xié)調(diào)路徑(在適當?shù)那闆r下包含中間節(jié)點(intermediatenode)。各個節(jié)點是〃點對點連接(nodallyconnected)至其他節(jié)點的至少其中之一，但并不連接至所有其他節(jié)點。針對需要應(yīng)用此協(xié)調(diào)系統(tǒng)的指定(specifying，又稱之為“特定”)動作，各個節(jié)點只能與點對點連接的內(nèi)核進行協(xié)調(diào)。為了進一步區(qū)分點對點之間的連結(jié)，本文將管理者內(nèi)核的從屬點對點連結(jié)內(nèi)核被描述為“組成者內(nèi)核(constituentcores)，，或是“從屬親屬內(nèi)核(subordinatekincores)，，。從屬親屬內(nèi)核不同于共同組成者內(nèi)核。從屬親屬內(nèi)核是指點對點連接且從屬在此內(nèi)核的其他內(nèi)核。進一步厘清其差異，如果有的話，一個內(nèi)核點對點連接的共同組成者內(nèi)核，包含其管理者內(nèi)核與任何點對點連接且相同排序的內(nèi)核，例如此內(nèi)核所在的點對點合作同源群組內(nèi)的其他內(nèi)核。此外，在此是將任何不具有從屬親屬內(nèi)核的內(nèi)核稱為終端節(jié)點或終端內(nèi)核。到此，已通過將各個域與其相對應(yīng)的內(nèi)核配置的物理性差異進行描述，以說明層級化協(xié)調(diào)系統(tǒng)。例如，不同的域?qū)?yīng)至各個適用的內(nèi)核、芯片、封裝體與平臺的描述。舉例來說，參考文件CNTR.2527的第1、9、12、16與22圖，顯示對應(yīng)于封裝體的內(nèi)核配置的層級化協(xié)調(diào)系統(tǒng)。參考文件CNTR.2527的第22附圖一個有趣的例子。圖中顯示一個八核的處理器2202具有非對稱的封裝體。其中一個封裝體具有三個雙核芯片，其他的封裝體則具有單一個單核芯片。不過，邊帶導線與內(nèi)核的封裝方式同樣采取物理性差異配置方式(physicallydistinctnestedmanner)。邊帶導線定義一相對應(yīng)的三層級層級化協(xié)調(diào)系統(tǒng)，其中，封裝體管理者的關(guān)系如同朋友，芯片管理者的關(guān)系如同同伴，芯片內(nèi)核的關(guān)系如同伙伴。不過，依據(jù)內(nèi)核間、芯片間、封裝體間邊帶導線被至的不同，如果有的話，相較于處理器的內(nèi)核封裝所采取的物理性配置方式，內(nèi)核間的層級化協(xié)調(diào)系統(tǒng)可具有不同的深度與分層。參考文件CNTR.2527的第11、14、15與21圖提出許多不同的例子。參考文件CNTR.2527的第11圖描述一個八內(nèi)核處理器，此處理器具有二個封裝體，各個封裝體具有二個芯片，各個芯片具有二個內(nèi)核。邊帶導線采取二層的層級化協(xié)調(diào)系統(tǒng)。其中，所有的管理者內(nèi)核屬于最高層次的同源群體，各個管理者內(nèi)核同時各自屬于一個最低層次的同源群體。此同源群體包含管理者內(nèi)核及其伙伴。參考文件CNTR.2527的第14圖描述一個八內(nèi)核處理器。此處理器具有四個雙內(nèi)核芯片封裝于單一個封裝體。此處理器的邊帶導線需要采取三層的層級化協(xié)調(diào)系統(tǒng)，以協(xié)調(diào)伙伴內(nèi)核、同伴內(nèi)核與朋友內(nèi)核間的關(guān)系。參考文件CNTR.2527的第15圖描述一個具有二個四內(nèi)核芯片的處理器。各個芯片內(nèi)的內(nèi)核間導線需要采取二層的層級化協(xié)調(diào)系統(tǒng)。芯片間導線則是采取三層的層級化協(xié)調(diào)系統(tǒng)以協(xié)調(diào)各個芯片的管理者(亦即朋友內(nèi)核間的關(guān)系)。參考文件CNTR.2527的第21圖描述另一個八內(nèi)核處理器。與第22圖的處理器相類似，此處理器具有二個非對稱的封裝體，其中之一具有三個雙內(nèi)核芯片，另一個具有一個雙內(nèi)核芯片。不過，與第11圖的配置方式相類似，此處理器采用雙層的層級化協(xié)調(diào)系統(tǒng)處理芯片間與封裝體間邊帶導線的配置。二個封裝體內(nèi)的管理者內(nèi)核將屬于同一個同源群體。如同以上解釋，具有不同深度與協(xié)調(diào)模型的層級化協(xié)調(diào)系統(tǒng)，如果需要應(yīng)用于多內(nèi)核處理器的共享資源的分配的話，可以應(yīng)用于一多內(nèi)核處理器，并配合此多內(nèi)核處理器的結(jié)構(gòu)容量與限制。為了進一步說明，參考文件CNTR.2527的第16圖顯示一處理器具有充足的邊帶傳輸線，以在各個四內(nèi)核芯片的所有內(nèi)核間進行點對點合作的協(xié)調(diào)模型。不過，參考文件CNTR.2527的第17圖則是顯示在各個四內(nèi)核芯片的所有內(nèi)核間建立一個受限的管理者調(diào)解協(xié)調(diào)模型。此外，參考文件CNTR.2527的第15圖顯示一個多層次的分層協(xié)調(diào)架構(gòu)。此架構(gòu)具有二個伙伴同源群體與一個管理者同源群體。如有需要，只要通過使用較少數(shù)量的內(nèi)核間導線，即可應(yīng)用此協(xié)調(diào)系統(tǒng)執(zhí)行所需的動作，此架構(gòu)也可建立于四內(nèi)核微處理器的內(nèi)核間。因為參考文件CNTR.2527的第16圖的各個四內(nèi)核芯片在各個內(nèi)核間設(shè)置有邊帶導線，此芯片可采行所有三種層級化協(xié)調(diào)系統(tǒng)?；旧希徽摱鄡?nèi)核處理器的域、同源群體、與節(jié)點的本質(zhì)與數(shù)量為何，各個域與各個相對應(yīng)的同源群體中只有一個內(nèi)核會被指定(specifying，又稱之為“特定”)為此域與同源群體的管理者內(nèi)核。域可能具有其組成者域，同樣地，各個域與各個相對應(yīng)的同源群體中只有一個內(nèi)核會被指定為此域的管理者內(nèi)核。此協(xié)調(diào)系統(tǒng)中位階最高的內(nèi)核也就是根節(jié)點(rootnode)。四、實施例說明此系統(tǒng)100具有一單一個芯片組114通過一系統(tǒng)總線116耦接至多內(nèi)核微處理器102。此系統(tǒng)總線具有一總線時鐘。此多內(nèi)核微處理器102具有二個雙內(nèi)核芯片104，以芯片0與芯片1表示。這些芯片104裝設(shè)于封裝體的一基板上。各個雙內(nèi)核芯片104具有二個處理內(nèi)核106。其中，芯片0具有內(nèi)核0與內(nèi)核1，芯片ι具有內(nèi)核2與內(nèi)核3。各個芯片104的二個內(nèi)核106通過位于芯片104內(nèi)部的內(nèi)核間傳輸線112進行溝通。更進一步來說，此內(nèi)核間傳輸線112使得芯片104內(nèi)部的二個內(nèi)核106得以互相中止與傳輸訊息以協(xié)調(diào)其間的多種發(fā)現(xiàn)與管理程序，包含微處理器的配置的發(fā)現(xiàn)程序。在本發(fā)明的一實施例中，此內(nèi)核間傳輸線112包含一具有平行導線的總線。在一相關(guān)的實施例中，此內(nèi)核間傳輸線112包含一類似于參考文件CNTR.2503所描述的旁路總線。在另一實施例中，與參考文件CNTR.2503與CNTR.2534的各種邊帶配置或是與參考文件CNTR.2572的芯片間傳輸線從各種不同的角度相比較，此內(nèi)核間傳輸線112包含一個相對較小的內(nèi)核間傳輸線組。在關(guān)于圖1的描述中，“伙伴"的用語是指位于同一個芯片104尚且通過內(nèi)核間邊帶傳輸線互相溝通的內(nèi)核。因此，在圖1所示的實施例中，內(nèi)核0與內(nèi)核1是伙伴，內(nèi)核2與內(nèi)核3是伙伴。各個芯片104具有多個系統(tǒng)總線接觸墊用以將芯片連接至系統(tǒng)總線。各個芯片104并具有多個額外的邊帶傳輸接觸墊用以將芯片連接至芯片間傳輸線118。進一步來說，各個芯片具有四個邊帶傳輸接觸墊108分別連接至四個相對應(yīng)的引腳。這些引腳標示為PI,P2，P3與P4。這四個邊帶傳輸接觸墊108包括一個是輸出接觸墊OUT與三個輸入接觸墊IN1，IN2,IN3。在一實施例中，各個芯片104基于多內(nèi)核微處理器的制作過程中通過燒斷熔絲所指定的配置，來指定此四個接觸墊108的其中之一為其輸出接觸墊OUT。在圖1中，封裝體本身提供有相對應(yīng)的多個邊帶傳輸引腳，分別標示為Pl至P4。這些引腳耦接至芯片間傳輸線118。雖然對于封裝體內(nèi)的芯片間信號傳輸而言，這些引腳并非必要，不過，這些引腳的存在有助于對于芯片間傳輸線118上的信號進行外部測試，同時可以支持較大型的多封裝體配置。這些芯片間傳輸線118的配置如下。芯片0的輸出接觸墊OUT與芯片1的輸入接觸墊mi通過同一個導線耦接至引腳PI。芯片ι的輸出接觸墊OUT與芯片ο的輸入接觸墊IN3通過同一個導線耦接至引腳P2。芯片0的輸入接觸墊IN2與芯片1的輸入接觸墊IN3通過同一個導線耦接至引腳P3。芯片0的輸入接觸墊mi與芯片1的輸入接觸墊IN2通過同一個導線耦接至引腳P4。各個芯片104并具有一被指定(specifying，又稱之為“特定”)的管理者內(nèi)核106。此管理者內(nèi)核106控制各芯片的邊帶傳輸接觸墊之間的信號溝通。在圖1所示的實施例中，內(nèi)核0是芯片0的管理者內(nèi)核106，內(nèi)核2是芯片1的管理者內(nèi)核106。就圖1而言，“同伴"的用語是指位于不同芯片104上，通過芯片間邊帶傳輸線互相溝通的管理者內(nèi)核。因此，在圖1的實施例中，內(nèi)核0與內(nèi)核2是同伴。芯片間傳輸線118連接各個芯片104的管理者內(nèi)核106以實現(xiàn)各芯片間多種發(fā)現(xiàn)與管理程序的溝通與協(xié)調(diào)。如同本文所述，這些發(fā)現(xiàn)與管理程序包括微處理器的配置的發(fā)現(xiàn)程序。進一步來說，此芯片間傳輸線118可以使不同芯片104上的管理者內(nèi)核106去中斷彼此以及傳送信號給彼此，以分散多內(nèi)核微處理器102的各個內(nèi)核106間的協(xié)調(diào)(coordination)與發(fā)現(xiàn)動作。舉例來說，當芯片0的管理者內(nèi)核0想要與芯片1的管理者內(nèi)核2溝通，芯片0的管理者內(nèi)核0會由芯片0的輸出接觸墊OUT傳送訊息至芯片1的輸入接觸墊IN1。同樣地，當芯片1的管理者內(nèi)核2想要與芯片0的管理者內(nèi)核0溝通，芯片1的管理者內(nèi)核2會通過芯片1的輸出接觸墊OUT傳送訊息至芯片0的輸入接觸墊IN3。請參照參考文件CNTR.2527，就一個四內(nèi)核的配置而言，圖1中的所有接觸墊與引腳并非都是必須的，其中部分接觸墊與引腳可以被移除。不過，這些額外的接觸墊與引腳可支持他種處理器配置，例如八內(nèi)核的實施例。在部分處理器的配置中，各個輸出接觸墊108耦接其他芯片104的多個輸入接觸墊108。為了支持此種配置，本發(fā)明一實施例的管理者內(nèi)核106在其通過輸出接觸墊108傳輸至芯片間傳輸線118的訊息中加入一辨識子(identifier)。此辨識子指定訊息所要傳達的目標內(nèi)核106。藉此，此訊息可通過廣播方式傳送至多個收訊內(nèi)核106，各個內(nèi)核106再去判斷自己是否是該訊息所欲傳達的對象。雖然圖1的實施例所示的多內(nèi)核微處理器102具有四個物理性內(nèi)核106，不過，由于各個內(nèi)核106分別具有一生效指標(enableindicator)252可選擇性地燒斷以決定是否使此內(nèi)核106生效，系統(tǒng)100進行數(shù)據(jù)運算時實際所能使用的內(nèi)核的數(shù)量可能少于其物理性內(nèi)核106的數(shù)量。因此，如本文所述，各個內(nèi)核106的微碼208被辨識出來以執(zhí)行動態(tài)配置發(fā)現(xiàn)程序，藉以確認哪一個物理性內(nèi)核已生效而能為系統(tǒng)100進行數(shù)據(jù)運算所使用。微碼208可通過內(nèi)核間傳輸線112與芯片間傳輸線118實現(xiàn)動態(tài)配置發(fā)現(xiàn)程序。圖2是一方塊圖詳細顯示本發(fā)明圖1眾多內(nèi)核106的其中之一。圖2的內(nèi)核106的詳細說明可參照參考文件CNTR.2527的圖2。依據(jù)一實施例，內(nèi)核106的微結(jié)構(gòu)包括一超標量單元(superscalar，又稱之為“超純量單元”)、功能單元的超序執(zhí)行管線(out-of-orderexecutionpipeline)。一個指令快取單元(instructioncache)202存放由系統(tǒng)存儲器(未圖示)擷取的指令。一個指令轉(zhuǎn)譯單元(instructiontranslator)204耦接至指令快取單元202接收指令，例如x86指令集架構(gòu)的指令。一個寄存器別名表(registeraliastable，RAT)212耦接至指令轉(zhuǎn)譯單元204與微順序器(microsequencer)206以接收轉(zhuǎn)譯后的微指令(microinstructions),同時依據(jù)微指令產(chǎn)生相關(guān)訊息。保留站(reservationstation)214耦接至寄存器別名表212以接收轉(zhuǎn)譯后的微指令與相關(guān)訊息。執(zhí)行單元216耦接至保留站214以接收轉(zhuǎn)譯后的微指令并由轉(zhuǎn)譯后的微指令中取得運算元指令(operandinstruction)。此運算元可以來自內(nèi)核106的寄存器，例如通用寄存器(generalpurposeregister)與可讀寫的特別模塊寄存器(model-specificregiSter，MSR)238，以及來自耦接至執(zhí)行單元216的數(shù)據(jù)快取222。一個指令引退單元218耦接至執(zhí)行單元216以接收執(zhí)行單元216所產(chǎn)出的指令，同時排除內(nèi)核106架構(gòu)指揮中心(architecturestate)的結(jié)果。此數(shù)據(jù)快取222耦接至一總線接口單元(businterfaceunit，BIU)224。總線接口單元2作為圖1的內(nèi)核106與總線116間的接口。一個鎖相回路(phase-locked-loop,PLL)226由總線116接收總線時鐘信號，同時據(jù)以產(chǎn)生一內(nèi)核時鐘信號242至內(nèi)核106的各個功能單元。此鎖相回路2可以通過執(zhí)行單元216進行包括取消(disable)在內(nèi)的控制。在圖1的相關(guān)敘述中，各個芯片具有一個指定的管理者內(nèi)核。此外，處理器可具有一被指定的開機服務(wù)處理器(bootserviceprocessor,BSP)內(nèi)核，單獨被授權(quán)來協(xié)調(diào)其與芯片組114間的指定動作?；诖?，將指定內(nèi)核指定為管理者與(或)開機服務(wù)處理器內(nèi)核以及配合此指定行為的不同實施例設(shè)想如下。在一實施例中，各個內(nèi)核106具有可編程配置熔絲(programmableconfigurationfuse)。芯片104的制造者可通過燒斷部分的配置熔絲來指定究竟哪一個內(nèi)核106作為此芯片104的管理者內(nèi)核，也可燒斷其他配置熔絲來將一指定內(nèi)核106指定為開機服務(wù)處理器(BSP)。此外，芯片104的制造者可燒斷額外的配置熔絲來將一指定辨識樣本(identifyinginstance)指定給各個內(nèi)核106，亦即此內(nèi)核106是內(nèi)核0、內(nèi)核1、內(nèi)核2或內(nèi)核3。在另一實施例中，任何給定內(nèi)核依據(jù)其樣本指定管理者。依據(jù)一實施例，偶數(shù)編號的內(nèi)核106預(yù)設(shè)為各個芯片104的管理者內(nèi)核。依據(jù)一相關(guān)實施例，內(nèi)核0被指定為多內(nèi)核微處理器的開機服務(wù)處理器。在另一實施例中，一開始的管理者或開機服務(wù)處理器依預(yù)設(shè)值指定，例如基于適用的配置熔絲的狀態(tài)或是內(nèi)核的樣本(instance)。不過，此指定可以被新的配置所覆蓋。在另一個實施例中，管理者與開機服務(wù)處理器指定會動態(tài)地重設(shè)或暫時性擱置，以響應(yīng)不同狀況，例如所指定的管理者或開機服務(wù)處理內(nèi)核是處于無效或是暫停狀態(tài)。請參照圖2所示，執(zhí)行單元216接收一開機服務(wù)處理指標228與一管理者指標232。開機服務(wù)處理指標228與管理者指標232分別用以指示是否內(nèi)核106是芯片104的管理者內(nèi)核與多內(nèi)核處理器102的開機服務(wù)處理內(nèi)核。如前述，開機服務(wù)處理指標228與管理者指標232可以包含可編程熔絲。在另一實施例中，開機服務(wù)處理指標228與管理者指標232存儲于一指定模式寄存器238。此指定模式寄存器238起初存儲有可編程熔絲值，但可通過軟件寫入指定模式寄存器238進行更新。其次，內(nèi)核106具有一生效指標252指出是否內(nèi)核106已生效而能進行數(shù)據(jù)處理。此外，內(nèi)核106具有配置存儲器邪4用以存儲多內(nèi)核微處理器102的內(nèi)核配置。在一實施例中，此配置存儲器邪4包含寄存器。在另一實施例中，此配置存儲器邪4包含小型的動態(tài)存取存儲器(RAM)中的存儲位置，例如美國專利第7827390號所公開的私有動態(tài)存取存儲器(PrivateRAM)。執(zhí)行單元216也會讀取與寫入控制與狀態(tài)寄存器(controlandstatusregister,CSR)234，236以與其他內(nèi)核溝通。請參照參考文件CNTR.2527，內(nèi)核106使用控制與狀態(tài)寄存器236，并通過內(nèi)核間傳輸線112與同一個芯片104的其他內(nèi)核106溝通。內(nèi)核106使用控制與狀態(tài)寄存器234，并通過芯片間傳輸線118以及接觸墊108與其他芯片104的其他內(nèi)核溝通。微順序器206并具有一微碼存儲器207用以存儲微碼。各個處理內(nèi)核106均具有相同的指令集架構(gòu)并被用來執(zhí)行包含前述指令集架構(gòu)內(nèi)的指令的使用者程序。因此，各個處理內(nèi)核106是對稱的。為了便利說明起見，本文所稱的“微碼”是指由執(zhí)行內(nèi)核架構(gòu)指令(architecturalinstructionofcore)的內(nèi)核106所執(zhí)行的指令。亦即，任何存儲于微碼存儲器107的微碼，如果被執(zhí)行的話，都是由他的原生內(nèi)核106所執(zhí)行。微碼存儲器207所存儲的微碼包含內(nèi)部電力狀態(tài)管理微碼，可參考參考文件CNTR.2527的不同的實施例。微碼存儲器207所存儲的微碼并包含本文所提及的分散式配置發(fā)現(xiàn)微石馬(decentralizedconfigurationdiscoverymicrocode)2080此夕卜，這些微碼208以下述圖3的方法被使用。這些微碼用以動態(tài)地確定多內(nèi)核微處理器102的內(nèi)核配置，并將此動態(tài)確認內(nèi)核配置的訊息存儲于一配置存儲器254以供后續(xù)使用。在下述的一個實施例中，此分散式配置發(fā)現(xiàn)微碼208由多內(nèi)核微處理器102的一重置引腳的聲明(assertion)所觸發(fā)。此外，參考文件CNTR.2527所公開的內(nèi)核的內(nèi)部電力狀態(tài)管理微碼，通過執(zhí)行配置發(fā)現(xiàn)微碼208所發(fā)現(xiàn)并存儲的配置，來對于電力狀態(tài)進行管理。配置發(fā)現(xiàn)微碼208有助于分散式內(nèi)核配置發(fā)現(xiàn)程序的進行。通過分散式內(nèi)核配置發(fā)現(xiàn)程序，即可省卻主動式非內(nèi)核邏輯裝置的使用。多內(nèi)核微處理器102在內(nèi)核106之外，最好可包含一附屬(adjimt)或服務(wù)處理器(未圖示)。此處理器所具有的指令集架構(gòu)與內(nèi)核106不同。不過，在本發(fā)明中，內(nèi)核106本身即可響應(yīng)重置聲明(resetassertion)執(zhí)行分散式內(nèi)核配置發(fā)現(xiàn)程序，而不需使用其他處理器獲其他非內(nèi)核邏輯裝置。相較于其他使用專用的硬件來處理各個內(nèi)核的電力管理，這樣的處理方式有助于提升擴充性，同時在設(shè)定上也有好處，此外，在特性的提升與芯片面積的縮減等亦有改善。此外，在支持內(nèi)核啟動程序和(或)層級化協(xié)調(diào)系統(tǒng)的內(nèi)核重配置與可用域的指定程序的實施例中，此配置發(fā)現(xiàn)微碼被復(fù)制給各個內(nèi)核106。圖3是一流程圖顯示本發(fā)明圖1的多內(nèi)核微處理器102進行動態(tài)配置發(fā)現(xiàn)程序的一實施例。此程序始在步驟302。如步驟302所示，此多內(nèi)核微處理器102被重置。在一實施例中，此重置行為起因于多內(nèi)核微處理器102的重置引腳的聲明。此重置聲明可通過系統(tǒng)100，例如包含有多內(nèi)核微處理器102的主機板，來執(zhí)行。此外，在供電給多內(nèi)核微處理器102后，重置引腳也可能發(fā)出聲明。在處理器被重置后，各個內(nèi)核106開始執(zhí)行微碼208的重置例程(resetroutine)。進行到步驟304，此重置微碼208參與分散式重置發(fā)現(xiàn)程序。在一個由上而下的實施例中，此重置微碼208通過讀取相關(guān)的熔絲指標2或是指定模式寄存器(MSR)238，確認是否此原生內(nèi)核(nativecore)是一個開機服務(wù)處理器(BSP)或根內(nèi)核(rootcore)0前述原生內(nèi)核即此重置微碼運作所在的內(nèi)核。如果是此原生內(nèi)核是開機服務(wù)處理器或根內(nèi)核，如果有從屬親屬(kin)內(nèi)核，例如同一個封裝體的同伙內(nèi)核或是同一個芯片的伙伴內(nèi)核，隨即傳送一配置發(fā)現(xiàn)請求至從屬親屬內(nèi)核。在一相關(guān)的由管理者出發(fā)的實施例中，此重置微碼208通過讀取相關(guān)的熔絲指標232或指定模式寄存器(MSR)238，以判斷是否此原生內(nèi)核是一管理者內(nèi)核106。如果是，隨即傳送一配置發(fā)現(xiàn)請求至從屬伙伴內(nèi)核，即位于同一個芯片104上的伙伴內(nèi)核106。就一指定實施例而言，芯片管理者內(nèi)核可以通過一內(nèi)核間導線傳送一配置發(fā)現(xiàn)請求至其伙伴內(nèi)核，以詢間該伙伴內(nèi)核是否存在。在另一個由下而上的實施例中，重置微碼208檢測原生內(nèi)核是否是一終端內(nèi)核，如果是，隨即傳送內(nèi)含有此原生內(nèi)核相關(guān)配置信息的訊息至管理者內(nèi)核。前述終端內(nèi)核是指沒有任何管理者指定的內(nèi)核。無論是由下而上、管理者出發(fā)或是由下而上的實施例，重置微碼208可通過邊帶傳輸線傳送配置發(fā)現(xiàn)請求至從屬親屬內(nèi)核106，和(或)接收來自從屬親屬內(nèi)核106的配置公開訊息。這些邊帶傳輸線可以是內(nèi)核間傳輸線112或是芯片間傳輸線118。本發(fā)明也可使用不同的配置公開訊息。在一些實施例中，此訊息可以包含此內(nèi)核是否已生效、此內(nèi)核所具有的管理者憑證、此內(nèi)核所在的域級與(或)其親屬群體、相對應(yīng)的域級以及其親屬群體的內(nèi)核數(shù)量、顯示內(nèi)核與其他從屬內(nèi)核的節(jié)點層級關(guān)系的匹配或高第數(shù)字(G0delnumber)或其集合、和(或)由各個內(nèi)核域所分享的資源的識別數(shù)據(jù)，例如電壓源、時鐘信號源與快取的識別數(shù)據(jù)。進行到步驟306，重置微碼208會由從屬親屬內(nèi)核106接收配置公開訊息，或是靜待訊息等待時間走完。舉例來說，此芯片104的管理者內(nèi)核106在步驟304傳送一發(fā)現(xiàn)配置請求至其他伙伴內(nèi)核106后，隨及等待接收其響應(yīng)。如果是伙伴內(nèi)核106在一預(yù)設(shè)時間內(nèi)，沒有響應(yīng)其請求，此管理者內(nèi)核106即假定此伙伴內(nèi)核沒有生效或是因為某些原因無法運作。此外，此重置微碼208亦對此伙伴內(nèi)核106是否已生效進行記錄。另外，此微處理器的非終端內(nèi)核106會等待接收來自其從屬親屬內(nèi)核的配置公開訊息。在一預(yù)設(shè)時間后，此非終端內(nèi)核106會假定已接收到所有已生效的從屬親屬內(nèi)核的訊息，其他從屬親屬內(nèi)核則會被認為是未生效或是因為某些原因無法運作。在每個芯片104具有多于兩個內(nèi)核106的一個實施例中，管理者內(nèi)核的重置微碼208在步驟304中傳送一發(fā)現(xiàn)請求訊息至其從屬親屬內(nèi)核106。各個從屬親屬內(nèi)核不是接收到一響應(yīng)訊息就是如步驟306所示檢測到超時的情形。在各個芯片104僅具有單一內(nèi)核106的實施例中，管理者內(nèi)核106的重置微碼208在步驟304并不傳送訊息、接收響應(yīng)訊息、或是如步驟306檢測是否超時。并且，一旦重置微碼208于下述步驟308傳送訊息，此訊息將指出管理者內(nèi)核106所在的芯片104上的內(nèi)核106數(shù)為一。以下進行到步驟308。在步驟308中，位于一工作域(applicabledomain)的管理者內(nèi)核106的重置微碼208，例如芯片104的管理者內(nèi)核106，整合步驟306所取得的訊息，以確認域內(nèi)內(nèi)核106的多個配置數(shù)據(jù)。在一實施例中，此管理者內(nèi)核在具有高層管理者內(nèi)核的情況下，傳送一相關(guān)的配置公開訊息至此高層管理者內(nèi)核，如果沒有，此管理者內(nèi)核如步驟314所示存儲此配置數(shù)據(jù)。在一更為分散的配置公開實施例中，管理者內(nèi)核106傳送一復(fù)合配置公開訊息至各個親屬內(nèi)核。舉例來說，芯片管理者內(nèi)核106可通過芯片間傳輸線118傳送訊息至其作為其他芯片104上的管理者內(nèi)核106的同伴(buddy)內(nèi)核。此訊息至少通知其同伴內(nèi)核，18管理者內(nèi)核的存在以及管理者內(nèi)核所在域(例如管理者內(nèi)核所在芯片)的內(nèi)核數(shù)。此訊息還可包含管理者內(nèi)核收集到的其他配置信息，例如此內(nèi)核的其他管理者憑證、此內(nèi)核所在的域級與(或)親屬群體、此域級與(或)親屬群體內(nèi)的內(nèi)核數(shù)、顯示內(nèi)核與其他從屬內(nèi)核的節(jié)點層級關(guān)系的匹配或高第數(shù)字(:G0delnumber)或其集合、和(或)由各個內(nèi)核域所分享的資源的識別數(shù)據(jù)，例如電壓源、時鐘信號源與快取的識別數(shù)據(jù)。在一實施例中，管理者內(nèi)核的復(fù)合配置公開詢息如步驟306所示，由一較高域級的管理者內(nèi)核所接收。此較高域級的管理者內(nèi)核在執(zhí)行步驟308之前，在一預(yù)設(shè)時間限制內(nèi)持續(xù)由其他內(nèi)核搜集其從屬親屬內(nèi)核的配置公開訊息。此實施例重復(fù)步驟308與步驟306的動作，直到根內(nèi)核或開機服務(wù)處理內(nèi)核106收集所有可取得的配置信息，或是等待時間終了，根內(nèi)核或開機服務(wù)處理內(nèi)核106的重置微碼208跳到步驟314。以下進行到步驟312。在一實施例中，在步驟308中傳送配置公開訊息的管理者內(nèi)核106的重置微碼208，相對應(yīng)地會通過芯片間傳輸線118接收到來自其同伴內(nèi)核106在步驟308所傳送的配置公開信息。此訊息至少通知管理者內(nèi)核106其同伴內(nèi)核106的存在以及其同伴內(nèi)核106所在的芯片上的內(nèi)核106數(shù)。亦即，此原生內(nèi)核106在步驟312接收訊息其同伴內(nèi)核106在步驟308所發(fā)出的訊息。類似在步驟306所描述的方式，此重置微碼208在未由同伴內(nèi)核106接收到響應(yīng)訊息的情況下，可檢測是否超時。如果是，此微碼就會假定此同伴內(nèi)核106未生效或是基于某些原因無法運作。在另一實施例中，步驟304至308最好是在重置微碼208例程的早期進行。也就是說，當內(nèi)核106依步驟302被重置，重置微碼208隨即執(zhí)行一最小量的內(nèi)核起始化程序，然后再進行步驟304至308的動作，然后再執(zhí)行其他內(nèi)核106起始化所必須的功能，例如自我測試、快取配置、處理器狀態(tài)起始化，以使內(nèi)核準備完成以開始擷取及執(zhí)行使用者程序指令，例如系統(tǒng)固件/軟件指令。然后，才會執(zhí)行步驟312與314。前述流程盡量給予其他核域的管理者內(nèi)核106充分的時間來進行步驟304至308。尤其是，當同伴內(nèi)核106依步驟308傳送訊息至原生內(nèi)核106，此原生內(nèi)核106依步驟312接收到響應(yīng)訊息。此過程詳述如下。就一具有超過二個芯片104的多內(nèi)核微處理器102而言，管理者內(nèi)核106的重置微碼208依步驟308傳送一訊息至多內(nèi)核微處理器102的各個芯片104上的各個同伴內(nèi)核106。這些同伴內(nèi)核106不是接收到一響應(yīng)訊息，就是如步驟312檢測到超時。另外，如前述，此重置微碼208也可如步驟308只向管理者內(nèi)核106中的管理者(即開機服務(wù)處理內(nèi)核)傳送訊息。接下來到步驟314，其中，重置微碼208收集步驟306至312所取得的信息，并確認此多內(nèi)核微處理器102的完整的配置。在一管理者調(diào)解實施例中，各個芯片104的管理者內(nèi)核106會確認此多內(nèi)核微處理器102的配置。在由上而下與由下而上的實施例中，起初僅有根內(nèi)核106或是開機服務(wù)處理內(nèi)核106確認其最終配置。不過，依據(jù)其他實施例，此配置信息隨后會分散至各個從屬親屬內(nèi)核，至到所有內(nèi)核都取得此最終配置的一個副本。接續(xù)步驟314，此重置微碼208存儲配置信息至圖2的配置存儲器254內(nèi)。在一實施例中，此存儲于配置存儲器2M的配置信息包含一個表單。此表單具有二維的位元(bit，也稱之為“位”)陣列。此陣列的各列對應(yīng)于多內(nèi)核微處理器102的不同芯片104，各行對應(yīng)于所在列的芯片104內(nèi)的不同內(nèi)核，位元值則顯示此內(nèi)核106已生效或失效。在另一實施例中，此存儲于配置存儲器254的配置信息具有一N維數(shù)據(jù)結(jié)構(gòu)。此數(shù)據(jù)結(jié)構(gòu)包含一個N維的位元陣列。其中，各維對應(yīng)至此多內(nèi)核微處理器102的不同域，位元值則是顯示此內(nèi)核106已生效或失效。在其他實施例中，重置微碼208同時將指定哪一個內(nèi)核106為管理者內(nèi)核、哪些內(nèi)核屬在此原生內(nèi)核的親屬群體、顯示內(nèi)核與其他從屬內(nèi)核的節(jié)點層級關(guān)系的匹配或高第數(shù)字(:G0delnumber)或其集合、和(或)由各個內(nèi)核域所分享的資源，例如電壓源、時鐘信號源與快取，的信息存儲至配置存儲器254。接下來到步驟316，內(nèi)核106利用在步驟314存儲的訊息來執(zhí)行許多功能。舉例來說，在一實施例中，此多內(nèi)核微處理器102大致遵守x86或IA-32指令集架構(gòu)，而具有一CPUID指令以及依據(jù)此CPUID指令所響應(yīng)與此多內(nèi)核微處理器102相關(guān)的特征信息。這些特征信息包括依據(jù)步驟314收集到的此多內(nèi)核微處理器102的處理內(nèi)核106的數(shù)量。在另一個例子中，內(nèi)核106使用步驟314所存儲的信息來協(xié)調(diào)指定電力狀態(tài)管理功能，例如關(guān)于參考文件CNTR.2527與CNTR.2534所提及的C狀態(tài)、P狀態(tài)、VID等級與時鐘信號頻率的實施。在另一個例子中，內(nèi)核106使用步驟314所存儲的信息可用以動態(tài)且選擇性地使內(nèi)核失效。此可參照隨卷所附2010/12/22提出的美國專利申請第61/似6，470號申請案中標題為"DynamicandSelectiveCoreDisablementinaMulti-CoreProcessor，，的段落以及其同時提出的正式申請案(以下稱CNTR.2536)。在參考文件CNTR.2536提及的另一個例子中，內(nèi)核106使用步驟314所存儲的信息以靜態(tài)地(例如BIOS設(shè)定)或動態(tài)地(亦即在執(zhí)行中)重新配置各內(nèi)核所使用的層級化協(xié)調(diào)系統(tǒng)、指定其他域?qū)拥墓芾碚摺⒑?或)依據(jù)不同的預(yù)設(shè)環(huán)境指定暫時性的域?qū)庸芾碚?，例如檢測到過熱內(nèi)核、過載內(nèi)核、內(nèi)核錯誤或內(nèi)核失效(failure)。在另一個例子里，內(nèi)核106使用由步驟314所取得的信息來進行電力管理功能，例如隨卷所附的2010/6/10提出的美國專利申請案第13/157，436號(即參考文件CNTR.2517)提及的多核電力可信度特征“amulti-corepowercreditfeature”。最后進入到步驟316。就一個不具備本文所述的動態(tài)配置發(fā)現(xiàn)方法的微處理器而言，微處理器的制造者燒斷內(nèi)核上的熔絲以指定此多內(nèi)核微處理器的各個內(nèi)核的配置，因此，可通過熔絲值靜態(tài)地確認此多內(nèi)核微處理器的哪一個內(nèi)核已生效以執(zhí)行系統(tǒng)的數(shù)據(jù)處理。雖然此種解決方法有其優(yōu)點，不過一個主要的缺點，在于一旦內(nèi)核的熔絲被燒斷，如果有改變處理器配置的需求，此內(nèi)核可能就無法由原本的第一種多內(nèi)核處理器配置改變至不同的第二種多內(nèi)核處理器配置。此外，其他可能的解決方案是讓系統(tǒng)固件，例如BIOS，詢問內(nèi)核以確認內(nèi)核配置，同時將配置信息寫入多內(nèi)核微處理器的控制寄存器，例如指定模式寄存器。雖然此解決方案亦有優(yōu)點，但是其有一主要缺點在于，多內(nèi)核微處理器的制造者并不總是能夠控制系統(tǒng)固件的開發(fā)與發(fā)布。因此，本文所公開的動態(tài)配置方法針對前述問題提出解決。本發(fā)明的動態(tài)配置方法的另一個優(yōu)點在于，即使發(fā)生內(nèi)核或芯片失效的情形，仍能使系統(tǒng)正常運作。雖然前述實施例依據(jù)圖1的四內(nèi)核微處理器102進行說明，不過，本發(fā)明亦涵蓋其他多內(nèi)核微處理器的配置，如參考文件CNTR.2527的第9，14，15，16與19圖所示，只要這些配置可采行圖3所示的動態(tài)配置發(fā)現(xiàn)程序。在本發(fā)明的又一實施例中，此內(nèi)核106在各方面都不同于圖2的實施例，并采在本發(fā)明所公開的動態(tài)配置發(fā)現(xiàn)程序中采取一高度平行架構(gòu)。例如圖形處理單元(GPU)所使用的架構(gòu)。然而以上所述僅為本發(fā)明的優(yōu)選實施例而已，當不能以此限定本發(fā)明實施的范圍，即大凡依本發(fā)明權(quán)利要求書及發(fā)明說明內(nèi)容所作的簡單的等效變化與修飾，皆仍屬本發(fā)明專利涵蓋的范圍內(nèi)。另外本發(fā)明的任一實施例或申請專利范圍不須達成本發(fā)明所公開的全部目的或優(yōu)點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的權(quán)利范圍。權(quán)利要求1.一種微處理器，包括多個半導體芯片，各該半導體芯片(die)包括多個處理內(nèi)核(processingcore)，各該半導體芯片的這些處理內(nèi)核的其中之一被指定為一管理者內(nèi)核(mastercore)，各該管理者內(nèi)核用以對應(yīng)于該微處理器的一重置(reset)動作，與該管理者內(nèi)核所在的該半導體芯片上的各該其他處理內(nèi)核互相合作以確認該半導體芯片上生效內(nèi)核的數(shù)量；以及在確定該半導體芯片上生效內(nèi)核的數(shù)量后，與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。2.如權(quán)利要求1所述的微處理器，其中，各該管理者內(nèi)核在該微處理器的操作過程，運用該所確認的該微處理器上生效內(nèi)核的數(shù)量。3.如權(quán)利要求2所述的微處理器，其中，各該管理者內(nèi)核在該微處理器的操作過程中，對于該所確認的該微處理器上生效內(nèi)核的數(shù)量的運用，是提供該所確認的該微處理器上生效內(nèi)核的數(shù)量作為一結(jié)果值以對應(yīng)于一要求(request)該微處理器的內(nèi)核數(shù)量的使用者禾呈序指令(userprograminstruction)。4.如權(quán)利要求3所述的微處理器，其中，各該管理者內(nèi)核在該微處理器的操作過程中，對于該所確認的該微處理器上生效內(nèi)核的數(shù)量的運用，依據(jù)該所確認的該微處理器上生效內(nèi)核的數(shù)量進行該微處理器的電力管理。5.如權(quán)利要求4所述的微處理器，其中，各該管理者內(nèi)核基于該所確認的該微處理器上生效內(nèi)核的數(shù)量，同步各該內(nèi)核的電力狀態(tài)變化，以對該微處理器進行電力管理。6.如權(quán)利要求4所述的微處理器，其中，各該管理者內(nèi)核基于該所確認的該微處理器上生效內(nèi)核的數(shù)量，管理一分享電壓源，以對該微處理器進行電力管理。7.如權(quán)利要求4所述的微處理器，其中，各該管理者內(nèi)核基于該所確認的該微處理器上生效內(nèi)核的數(shù)量，管理一分享時鐘信號源(clocksource)，以對該微處理器進行電力管理。8.如權(quán)利要求1所述的微處理器，其中，各該管理者內(nèi)核與其所在的該半導體芯片上的各該其他處理內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量，通過判斷各該其他處理內(nèi)核是否在一預(yù)設(shè)時間內(nèi)響應(yīng)該管理者內(nèi)核所發(fā)出的一訊息，以判斷該其他處理內(nèi)核是否已生效。9.如權(quán)利要求1所述的微處理器，其中，該管理者內(nèi)核與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量，通過傳送一訊息至其他各該半導體芯片的管理者內(nèi)核，該訊息是指定該管理者內(nèi)核所在的該半導體芯片的生效內(nèi)核的數(shù)量；以及由其他各該半導體芯片的管理者內(nèi)核接收一訊息，該訊息是指定該其他半導體芯片的生效內(nèi)核的數(shù)量。10.如權(quán)利要求9所述的微處理器，其中，各該管理者內(nèi)核與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量，通過判斷各該其他管理者內(nèi)核是否在一預(yù)設(shè)時間內(nèi)響應(yīng)該管理者內(nèi)核所發(fā)出的一訊息，以判斷該其他管理者內(nèi)核是否已生效。11.如權(quán)利要求1所述的微處理器，其中，各該半導體芯片具有多個內(nèi)核間連線供該管理者內(nèi)核與該半導體芯片上的其他內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量，該多內(nèi)核微處理器并具有多個芯片間連線供該管理者內(nèi)核與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。12.如權(quán)利要求1所述的微處理器，其中，各該半導體芯片的該管理者內(nèi)核的微碼(microcode)用以與該半導體芯片上的其他內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量，并用以與其他半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。13.一種內(nèi)核配置發(fā)現(xiàn)方法，用以確認一多內(nèi)核微處理器的配置(configuration)，該多內(nèi)核微處理器具有多個半導體芯片，各該半導體芯片上具有多個處理內(nèi)核，該方法包括對應(yīng)于該微處理器的一重置(reset)動作，各該半導體芯片的一管理者內(nèi)核與該管理者內(nèi)核所在的該半導體芯片上的各該其他處理內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量；以及在確定該半導體芯片上的生效內(nèi)核的數(shù)量后，各該半導體芯片的管理者內(nèi)核與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。14.如權(quán)利要求13所述的方法，還包括在該微處理器的操作過程中，運用該所確認的該微處理器上生效內(nèi)核的數(shù)量。15.如權(quán)利要求14所述的方法，其中，在該微處理器的操作過程中運用該所確認的該微處理器上生效內(nèi)核的數(shù)量的步驟包括，提供該所確認的該微處理器上生效內(nèi)核的數(shù)量作為一結(jié)果值以對應(yīng)于一要求(request)該微處理器的內(nèi)核數(shù)量的使用者程序指令(userprograminstruction)016.如權(quán)利要求15所述的方法，其中，在該微處理器的操作過程中運用該所確認的該微處理器上生效內(nèi)核的數(shù)量的步驟包括，依據(jù)該所確認的該微處理器上生效內(nèi)核的數(shù)量進行該微處理器的電力管理。17.如權(quán)利要求15所述的方法，其中，依據(jù)該所確認的該微處理器上生效內(nèi)核的數(shù)量進行該微處理器的電力管理的步驟包括，同步各該內(nèi)核的電力狀態(tài)變化。18.如權(quán)利要求16所述的方法，其中，依據(jù)該所確認的該微處理器上生效內(nèi)核的數(shù)量進行該微處理器的電力管理的步驟包括，管理一分享電壓源。19.如權(quán)利要求16所述的方法，其中，依據(jù)該所確認的該微處理器上生效內(nèi)核的數(shù)量進行該微處理器的電力管理的步驟包括，管理一分享時鐘信號源(clocksource)020.如權(quán)利要求13所述的方法，其中，通過與其所在的該半導體芯片上的各該其他處理內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量的步驟，通過判斷各該其他處理內(nèi)核是否在一預(yù)設(shè)時間內(nèi)響應(yīng)該管理者內(nèi)核所發(fā)出的一訊息，以判斷該其他處理內(nèi)核是否已生效。21.如權(quán)利要求13所述的方法，其中，通過與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量的步驟包括各該半導體芯片的該管理者內(nèi)核傳送一訊息至其他各該半導體芯片的管理者內(nèi)核，該訊息是指定該管理者內(nèi)核所在的該半導體芯片的生效內(nèi)核的數(shù)量；以及各該半導體芯片的該管理者內(nèi)核由其他各該半導體芯片的管理者內(nèi)核接收一訊息，該訊息是指定該其他半導體芯片的生效內(nèi)核的數(shù)量。22.如權(quán)利要求21所述的方法，其中，各該管理者內(nèi)核與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量的步驟，通過判斷各該其他管理者內(nèi)核是否在一預(yù)設(shè)時間內(nèi)響應(yīng)該管理者內(nèi)核所發(fā)出的一訊息，以判斷該其他管理者內(nèi)核是否已生效。23.如權(quán)利要求13所述的方法，其中，各該半導體芯片具有多個內(nèi)核間連線供該管理者內(nèi)核與該半導體芯片上的其他內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量，該多內(nèi)核微處理器并具有多個芯片間連線供該管理者內(nèi)核與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。24.如權(quán)利要求13所述的方法，其中，各該半導體芯片的該管理者內(nèi)核的微碼(microcode)用以與該半導體芯片上的其他內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量，并用以與其他半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。25.一種計算機程序產(chǎn)品，編碼于至少一計算機可讀存儲介質(zhì)，與一計算裝置配合使用，該計算機程序產(chǎn)品包括使用于該計算機可讀存儲介質(zhì)的計算機可讀程序代碼，用以指定(specifying)—微處理器，該計算機可讀程序代碼包括用以指定多個半導體芯片的程序代碼，其中，各該半導體芯片包括多個處理內(nèi)核，各該半導體芯片的這些處理內(nèi)核的其中之一被指定為一管理者內(nèi)核，各該管理者內(nèi)核用以對應(yīng)于該微處理器的一重置(reset)動作，與該管理者內(nèi)核所在的該半導體芯片上的各該其他處理內(nèi)核互相合作以確認該半導體芯片上的生效內(nèi)核的數(shù)量；以及在確定該半導體芯片上的生效內(nèi)核的數(shù)量后，與其他各該半導體芯片的管理者內(nèi)核互相合作以確認該微處理器上生效內(nèi)核的數(shù)量。26.如權(quán)利要求25項的計算機程序產(chǎn)品，其中，該至少一計算機可讀存儲介質(zhì)選自碟片、磁帶、其他磁性、光學或電子存儲介質(zhì)、與網(wǎng)絡(luò)、有線無線或其他傳輸介質(zhì)所構(gòu)成的群體。全文摘要內(nèi)核配置發(fā)現(xiàn)方法及其微處理器，不需依賴內(nèi)核外邏輯或系統(tǒng)BIOS詢問。此微處理器的內(nèi)核具有重置微碼。此微碼會詢問其他內(nèi)核，和(或)由其他內(nèi)核接收配置公開信息，并收集這些配置公開信息以確認此微處理器的復(fù)合內(nèi)核配置信息。復(fù)合內(nèi)核配置信息顯示生效的內(nèi)核數(shù)、辨識生效的內(nèi)核、顯示此多內(nèi)核微處理器的一層級化協(xié)調(diào)系統(tǒng)、辨識此系統(tǒng)內(nèi)的各個域?qū)优c域?qū)庸芾碚?、?或)辨識微處理器的各域?qū)铀窒淼馁Y源。此復(fù)合內(nèi)核配置信息可用于微處理器的電力狀態(tài)管理、重新配置與其他目的。文檔編號G06F9/30GK102520912SQ20111043514公開日2012年6月27日申請日期2011年12月22日優(yōu)先權(quán)日2010年12月22日發(fā)明者G.葛蘭.亨利,達魯斯.D.嘉斯金斯申請人:威盛電子股份有限公司