專利名稱：讀卡電路和讀卡器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種讀卡電路領(lǐng)域，尤其涉及一種讀卡電路和讀卡器。
背景技術(shù)：
隨著科學技術(shù)的發(fā)展，目前市場中存在各種各樣的數(shù)據(jù)卡，廣泛應用于如酒店、旅館，公交等場合，例如CPU卡或者I2C卡等，目前存在的問題是，一般的以數(shù)據(jù)線通信、主從切換傳輸?shù)腎C卡接口芯片不能夠?qū)2C卡進行有效讀取，現(xiàn)有的方式如SPI/I2C/并口傳輸?shù)腎C卡接口芯片雖然能夠讀取I2C卡，但是單價偏高，實用性低；現(xiàn)有的IC卡接口芯片， 其I/O端采用的是上升沿切換主從觸發(fā)器的方式，存在不能讀取I2C卡的現(xiàn)象，因此需要一種能夠基于現(xiàn)有的IC卡接口芯片，讀取I2C卡的電路，使其能夠兼容讀取數(shù)據(jù)卡。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種電路，該電路能夠解決現(xiàn)有的數(shù)據(jù)卡不能夠兼容讀取的問題。為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是提供一種讀卡電路，包括數(shù)據(jù)卡接口芯片和開關(guān)模塊，所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、第一 MOS 管、第二 MOS管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻的一端與所述卡座連接器的I/O端相連接，所述第一電阻的另一端與所述第一 MOS管的漏極電連接；所述第一 MOS管的源極與所述第二 MOS管的源極相連接，其連接的共同點為第一端點；所述第二電阻的一端與所述卡座連接器的I/O端相連接，所述第二電阻的另一端與外置數(shù)據(jù)卡電源相連接；所述第三電阻的一端與所述第一 MOS管、第二 MOS管的源極相連接， 所述第三電阻的另一端與所述第一 MOS管的柵極和所述第二 MOS管的柵極相連接，并與外置的數(shù)據(jù)卡控制端相連接；所述第二MOS管的漏極與所述數(shù)據(jù)卡接口芯片的I/O端相連接。其中，所述第一 MOS管和所述第二 MOS管均為N-mos。其中，所述數(shù)據(jù)卡接口芯片為DS8113系列芯片。其中，所述外置的數(shù)據(jù)卡控制端提供高電平信號或低電平信號。為解決上述技術(shù)問題，本發(fā)明還提供一種讀卡器，包括讀卡電路，所述讀卡電路包括數(shù)據(jù)卡接口芯片和開關(guān)模塊，所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、 第一 MOS管、第二 MOS管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻的一端與所述卡座連接器的I/O端相連接，所述第一電阻的另一端與所述第一 MOS管的漏極連接；所述第一 MOS管的源極與所述第二 MOS管的源極相連接，其連接的共同點為第一端點；所述第二電阻的一端與所述卡座連接器的I/O端相連接，所述第二電阻的另一端與外置數(shù)據(jù)卡電源相連接；所述第三電阻的一端與所述第一MOS管、第二MOS管的源極相連接，，所述第三電阻的另一端與所述第一 MOS管的柵極和所述第二 MOS管的柵極相連接，并與外置的數(shù)據(jù)卡控制端相連接；所述第二 MOS管的漏極與所述數(shù)據(jù)卡接口芯片的I/O端相連接。
其中，所述第一 MOS管和所述第二 MOS管均為N-mos。其中，所述數(shù)據(jù)卡接口芯片為DS8113系列芯片。其中，所述外置的數(shù)據(jù)卡控制端提供高電平信號或低電平信號。采用這種方案，區(qū)別與現(xiàn)有的數(shù)據(jù)卡不能兼容讀取的技術(shù)問題，本發(fā)明所取得的有益效果是由于在數(shù)據(jù)卡接口芯片前設置了開關(guān)模塊，該開關(guān)模塊包括了卡座連接器，其能夠支持對數(shù)據(jù)卡進行識別，進一步的，該開關(guān)電路的第一MOS管與第二MOS管的柵極都與外置的控制端相連接，這樣，基于MOS管的特性，當柵極-源極的電壓處于高電平的時候，就能夠?qū)?，因此只要將外置的控制端一直設置為高電平的時候，該電路就能夠?qū)⒖ㄗB接器與數(shù)據(jù)卡接口芯片的I/O端相連接(如CPU卡片傳輸數(shù)據(jù)時，要求外置的控制端一直置成高電平)。而在操作I2C卡片時，在ACK數(shù)據(jù)低電平來臨時候，該電路會失去主機端，導致卡片的數(shù)據(jù)無法通過收到外置數(shù)據(jù)卡的響應信息后，就將控制端瞬間拉低，此時，MOS管就瞬間切斷了兩個芯片間的通路，從而產(chǎn)生一個高脈沖，使得數(shù)據(jù)卡接口芯片靠近卡座的端口確認為主機端，和CPU相連的端口 IO為從機端，使數(shù)據(jù)能夠正常傳輸。數(shù)據(jù)卡接口芯片能夠識別數(shù)據(jù)傳輸方向，從而將數(shù)據(jù)往外置的處理器端傳送，實現(xiàn)I2C卡的讀寫。


圖1為本發(fā)明所提供的一種讀卡電路的結(jié)構(gòu)圖；圖2為本發(fā)明所提供的一種讀卡電路的具體電路圖。
具體實施例方式為詳細說明本發(fā)明的技術(shù)內(nèi)容、構(gòu)造特征、所實現(xiàn)目的及效果，以下結(jié)合實施方式并配合附圖詳予說明。請參閱圖1和圖2，本發(fā)明提供一種讀卡電路，包括數(shù)據(jù)卡接口芯片和開關(guān)模塊， 所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、第一 MOS管、第二MOS管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻的一端與所述卡座連接器的 I/O端相連接，所述第一電阻的另一端與所述第一 MOS管的漏極連接；所述第一 MOS管的源極與所述第二 MOS管的源極相連接，其連接的共同點第三個電阻第一端點；所述第二電阻的一端與所述卡座連接器的I/O端相連接，所述第二電阻的另一端與外置數(shù)據(jù)卡電源相連接；所述第三電阻的一端與所述第一端點相連接，所述第三電阻的另一端與所述第一 MOS 管的源極和所述第二 MOS管的源極相連接，并與外置的數(shù)據(jù)卡控制端相連接；所述第二 MOS 管的漏極與所述數(shù)據(jù)卡接口芯片的I/O端相連接。進一步的，所述卡座連接器所匹配的數(shù)據(jù)卡為CPU卡或者I2C卡。作為優(yōu)選的，本實施例中的第一 MOS管和第二 MOS管均為nmos。在本實施例中，所述卡座連接器為MUPC816N，所述數(shù)據(jù)卡接口芯片為DS8113系列
-H-· I I心片。請參閱圖2，在本實施例中，所謂外置數(shù)據(jù)卡控制端的信號用CARD_EN表示，其中， 所述第三電阻的作用是這樣的，當CARD_EN拉高時，MOS管是導通的。但因為nmos管的導通條件是VGS要大于IV，因此加入第三電阻后VGS才能有參考點，可以得出壓差，檢測是否能導通。
在本實施例中，所述數(shù)據(jù)卡為CPU卡或者I2C卡，尤其是指I2C卡，所謂的I2C是一種總線結(jié)構(gòu)。I2C實現(xiàn)起來非常簡潔，只需兩根線即可(時鐘，數(shù)據(jù)信號)。I2C總線上的器件分為主控器和被控器兩大類，它們之間只要正常工作，總有一個I2C在總線上發(fā)送信息數(shù)據(jù)(一般是在開機后，cpu首先向各個功能模塊電路發(fā)出自檢信號，得到各個功能模塊電路正常反饋的數(shù)據(jù)信號后機器才進入正常工作狀態(tài))。下面詳細介紹下I2C的硬件結(jié)構(gòu)，I2C串行總線一般有兩根信號線，一根是雙向的數(shù)據(jù)線SDA，另一根是時鐘線SCL。所有接到I2C總線設備上的串行數(shù)據(jù)SDA都接到總線的 SDA上，各設備的時鐘線SCL接到總線的SCL上。為了避免總線信號的混亂，要求各設備連接到總線的輸出端時必須是漏極開路(OD)輸出輸出。請參閱圖2，在本實施例中，第一MOS 管的漏極通過第一電阻與卡座連接器，第二 MOS管的漏極與數(shù)據(jù)卡接口芯片相連接。I2C總線上的數(shù)據(jù)傳輸都是雙向的，串行時鐘線也應是雙向的，作為控制總線數(shù)據(jù)傳送的主機，一方面要通過SCL輸出電路發(fā)送時鐘信號，另一方面還要檢測總線上的SCL 電平，以決定什么時候發(fā)送下一個時鐘脈沖電平；作為接受主機命令的從機，要按總線上的 SCL信號發(fā)出或接收SDA上的信號，也可以向SCL線發(fā)出低電平信號以延長總線時鐘信號周期。總線空閑時，因各設備都是開漏輸出，上拉電阻使SDA和SCL線都保持高電平。任一設備輸出的低電平都將使相應的總線信號線變低，也就是說各設備的SDA是“與”關(guān)系，SCL 也是“與”關(guān)系。請參閱圖2，所述外置的數(shù)據(jù)卡控制端包括高電平信號或低電平信號。這是由于在 I2C總線傳輸過程中，將兩種特定的情況定義為開始和停止條件當SCL保持“高”時，SDA 由“高”變?yōu)椤暗汀睘殚_始條件；當SCL保持“高”且SDA由“低”變?yōu)椤案摺睍r為停止條件。 所述的數(shù)據(jù)卡控制端，就是提供這個“高” “低”信號的端口。此外，SDA線上的數(shù)據(jù)在時鐘“高”期間必須是穩(wěn)定的，只有當SCL線上的時鐘信號為低時，數(shù)據(jù)線上的“高”或“低”狀態(tài)才可以改變。在本實施例中，數(shù)據(jù)卡控制端為圖2中的CARD_CN，在正常數(shù)據(jù)傳輸中，CARD_CN —直維持為高，即一直開啟MUPC816N卡座連接卡片的I/O和DS8113系列芯片芯片的I/O的連接。進一步的，由于輸出到SDA線上的每個字節(jié)必須是8位，每次傳輸?shù)淖止?jié)不受限制，但每個字節(jié)必須要有一個應答ACK。在本實施例中，當收到外置卡片的ACK應答信號時候，CARD_CN就拉低20ms，從而切斷MUPC816N卡座中連接卡片的I/O和DS8113系列芯片芯片的I/O的連接，瞬間產(chǎn)生一個高脈沖，此時可保證DS8113系列芯片內(nèi)部上拉電阻充分作用，可滿足芯片后端切換成master，使得數(shù)據(jù)卡接口芯片確認主機端，數(shù)據(jù)卡接口芯片能夠識別數(shù)據(jù)傳輸方向，數(shù)據(jù)可正常往處理器端傳送。本發(fā)明還提供一種讀卡器，包括上述的電路，所述讀卡電路包括數(shù)據(jù)卡接口芯片和開關(guān)模塊，所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、第一 MOS管、第二 MOS管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻的一端與所述卡座連接器的I/O端相連接，所述第一電阻的另一端與所述第一MOS管的漏極連接；所述第一 MOS管的源極與所述第二 MOS管的源極相連接，其連接的共同點為第一端點；所述第二電阻的一端與所述卡座連接器的I/O端相連接，所述第二電阻的另一端與外置數(shù)據(jù)卡電源相連接；所述第三電阻的一端與所述第一端點相連接，所述第三電阻的另一端與所述第一 MOS管的柵極和所述第二 MOS管的柵極相連接，并與外置的數(shù)據(jù)卡控制端相連接；所述第二MOS管的漏極與所述數(shù)據(jù)卡接口芯片的I/O端相連接。其中，所述第一 MOS管和所述第二 MOS管均為N-mos。其中，所述數(shù)據(jù)卡接口芯片為DS8113系列芯片。其中，所述外置的數(shù)據(jù)卡控制端提供高電平信號或低電平信號。
其工作原理與上述讀卡電路相同，這里不做贅述。 以上所述僅為本發(fā)明的實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
權(quán)利要求
1.一種讀卡電路，其特征在于包括數(shù)據(jù)卡接口芯片和開關(guān)模塊，所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、第一 MOS管、第二 MOS管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻的一端與所述卡座連接器的I/O端相連接，所述第一電阻的另一端與所述第一 MOS管的漏極連接；所述第一 MOS管的源極與所述第二 MOS管的源極相連接，其連接的共同點為第一端占.所述第二電阻的一端與所述卡座連接器的I/O端相連接，所述第二電阻的另一端與外置數(shù)據(jù)卡電源相連接；所述第三電阻的一端與所述第一端點相連接，所述第三電阻的另一端與所述第一 MOS 管的源極和所述第二 MOS管的源極相連接，并與外置的數(shù)據(jù)卡控制端相連接； 所述第二 MOS管的漏極與所述數(shù)據(jù)卡接口芯片的I/O端相連接。
2.根據(jù)權(quán)利要求1所述的讀卡電路，其特征在于所述第一MOS管和所述第二 MOS管均為N-moSo
3.根據(jù)權(quán)利要求1所述的讀卡電路，其特征在于所述數(shù)據(jù)卡接口芯片為DS8113系列-H-· I I心片。
4.根據(jù)權(quán)利要求1所述的讀卡電路，其特征在于所述外置的數(shù)據(jù)卡控制端包括高電平信號或低電平信號。
5.一種讀卡器，其特征在于包括讀卡電路，所述讀卡電路包括數(shù)據(jù)卡接口芯片和開關(guān)模塊，所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、第一 MOS管、第二 MOS 管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻的一端與所述卡座連接器的I/O端相連接，所述第一電阻的另一端與所述第一 MOS管的漏極連接；所述第一 MOS管的源極與所述第二 MOS管的源極相連接，其連接的共同點為第一端占.所述第二電阻的一端與所述卡座連接器的I/O端相連接，所述第二電阻的另一端與外置數(shù)據(jù)卡電源相連接；所述第三電阻的一端與所述第一端點相連接，所述第三電阻的另一端與所述第一 MOS 管的柵極和所述第二 MOS管的柵極相連接，并與外置的數(shù)據(jù)卡控制端相連接； 所述第二 MOS管的漏極與所述數(shù)據(jù)卡接口芯片的I/O端相連接。
6.根據(jù)權(quán)利要求5所述的讀卡器，其特征在于所述第一MOS管和所述第二 MOS管均為 N-moSo
7.根據(jù)權(quán)利要求5所述的讀卡電路，其特征在于所述數(shù)據(jù)卡接口芯片為DS8113系列-H-· I I心片。
8.根據(jù)權(quán)利要求5所述的讀卡電路，其特征在于所述外置的數(shù)據(jù)卡控制端提供高電平信號或低電平信號。
全文摘要
本發(fā)明提供一種讀卡電路和一種讀卡器，其中，所述電路包括數(shù)據(jù)卡接口芯片和開關(guān)模塊，所述開關(guān)模塊包括卡座連接器、以及第一電阻至第三電阻、第一MOS管、第二MOS管，所述卡座連接器和所述數(shù)據(jù)卡接口芯片均包括I/O端；所述第一電阻至第三電阻均包括第一端和第二端；所述第一MOS管和第二MOS管均包括柵極，漏極及源極；通過卡座連接器、電阻與MOS管的連接，使得數(shù)據(jù)卡接口芯片能夠正常的將數(shù)據(jù)往外置的處理器端傳送，從而實現(xiàn)I2C卡的讀寫。
文檔編號G06K7/00GK102402676SQ20111032813
公開日2012年4月4日 申請日期2011年10月26日 優(yōu)先權(quán)日2011年10月26日
發(fā)明者曾德炎, 蔣錦揚, 陳新 申請人:福建聯(lián)迪商用設備有限公司