專利名稱：電源網(wǎng)格的最優(yōu)化的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及集成電路設(shè)計(jì)，更具體地說，涉及用于實(shí)現(xiàn)電源網(wǎng)格最優(yōu)化的
方法和/或裝置。
背景技術(shù)：
傳統(tǒng)的集成電路(IC)設(shè)計(jì)試圖盡可能高效率地從封裝腳向晶體管輸送電能并且從封裝腳接地到晶體管。配電網(wǎng)絡(luò)應(yīng)當(dāng)具有最小的電壓變化和高載流能力。還應(yīng)提供用于信號(hào)路由的間隔，并且需要在作為配電網(wǎng)絡(luò)的相同金屬層上連接。使用大量金屬來形成配電網(wǎng)絡(luò)實(shí)現(xiàn)了前兩個(gè)目的(即，最小的電壓變化和高載流能力)。然而，前兩個(gè)目的的解決經(jīng)常以犧牲第三個(gè)目的(即，信號(hào)路由)為代價(jià)。傳統(tǒng)布局和布線CAD工具使用規(guī)則間隔且寬度相同的電源網(wǎng)格。規(guī)則間隔且寬度相同的電源網(wǎng)格易于實(shí)現(xiàn)。規(guī)則間隔且寬度相同的電源網(wǎng)格可以使用與設(shè)計(jì)要求同樣多或同樣少的用于電源和地線布線的金屬。通過選擇寬度相同和間距相同的金屬以將在電源與 IC上的晶體管之間提供適當(dāng)?shù)牡碗娮?。局部電源連接必須是一致的，因?yàn)椴贾迷诟浇碾娐犯锌赡鼙舜诉M(jìn)行通信。隨著電路變得越來越接近，在電路的各個(gè)電源之間的電壓匹配則變得越來越重要。規(guī)則的電源網(wǎng)格有助于電壓匹配，因?yàn)橐?guī)則的電源網(wǎng)格可以提供無間斷的平滑的電壓梯度。然而，具有預(yù)布線電源網(wǎng)格的預(yù)布線電路和僅在周邊附近的電源連接可以形成間斷。如果將用于預(yù)布線電路的信號(hào)接口設(shè)計(jì)為對(duì)由于電源電壓水平所導(dǎo)致的定時(shí)不準(zhǔn)確是穩(wěn)健的，則間斷的形成則是較不重要的。封裝腳電源和地線布局也必須對(duì)PC板設(shè)計(jì)者與IC設(shè)計(jì)者的需要進(jìn)行平衡。通常根據(jù)所選擇的封裝技術(shù)來進(jìn)行折中。當(dāng)使用導(dǎo)線接合封裝時(shí)，電源連接線和接地線從IC的邊緣延伸并在整個(gè)IC上提供電源連接線和接地線。在倒裝芯片封裝中，電源連接線和接地線可以在晶片更中心的位置進(jìn)行連接。然而，再分布層卻會(huì)帶來可以使電源連接線中的對(duì)稱性和規(guī)則性消失的限制因素。芯片上規(guī)則配電網(wǎng)格以及不規(guī)則布置的點(diǎn)源(S卩，電源和地線IO連接線)的使用可確保在整個(gè)晶片上的電源和接地電壓的不規(guī)則性。如果將IC的晶體管設(shè)計(jì)成均勻布置的電能消耗品，則使用傳統(tǒng)導(dǎo)線接合封裝的IC將在晶片的中部具有電壓降。僅在周邊附近的點(diǎn)上保持該電壓?？梢詫㈦妷航悼醋魇莵碜栽诰W(wǎng)絡(luò)邊緣附近的一些點(diǎn)的網(wǎng)狀網(wǎng)絡(luò)。傳統(tǒng)電源和地線布線使用非常規(guī)則的網(wǎng)格。然而，電源網(wǎng)狀網(wǎng)絡(luò)(即，網(wǎng)格)中的電流分析示出電流從在IC的中部幾乎為零以指數(shù)方式增加至在電源IO連接線處的最大值。在IC上的金屬布線具有一定量的電阻。由金屬布線的電阻所造成的影響不能完全消除。由于高電流，在電源連接線附近出現(xiàn)大量的總電壓降。期望具有一種用于對(duì)電源網(wǎng)格進(jìn)行最優(yōu)化的方法和/或裝置，其減小金屬電阻對(duì)電源網(wǎng)格的影響。

發(fā)明內(nèi)容
本發(fā)明涉及一種在包含第一導(dǎo)電材料層和第二導(dǎo)電材料層的集成電路中的全局配電網(wǎng)絡(luò)。第一導(dǎo)電材料層可以(i)連接到一個(gè)或多個(gè)電源，并且(ii)被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第一導(dǎo)軌。第一導(dǎo)軌可以(a)向集成電路的核心邏輯的一個(gè)或多個(gè)元件供電， (b)與集成電路的第一軸對(duì)準(zhǔn)，(c)對(duì)一個(gè)或多個(gè)參數(shù)進(jìn)行配置，使得網(wǎng)狀網(wǎng)絡(luò)從集成電路周邊沿第一軸到集成電路的中心具有均勻的電壓梯度。第二層導(dǎo)電材料可以(i)連接到一個(gè)或多個(gè)電源，并且(ii)被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第二導(dǎo)軌。第二導(dǎo)軌可以(a)向核心邏輯的一個(gè)或多個(gè)元件供電，(b)與集成電路的第二軸對(duì)準(zhǔn)，(c)對(duì)一個(gè)或多個(gè)參數(shù)進(jìn)行配置，使得網(wǎng)狀網(wǎng)絡(luò)從集成電路周邊沿第二軸到集成電路的中心具有均勻的電壓梯度。本發(fā)明的目的、特征和優(yōu)點(diǎn)包括提供一種用于對(duì)集成電路的全局電源網(wǎng)格進(jìn)行最優(yōu)化的方法和/或裝置，其可以⑴增加有效的電源布線密度，(ii)減小在電源附近的電源布線電阻，(iii)考慮電流在電源附近以指數(shù)方式增加，(iV)考慮在信號(hào)路由可能更密集并且可能需要更多的布線資源處(例如，在IC的中部而不是接近IC的邊緣)的信號(hào)路由標(biāo)準(zhǔn)，(ν)考慮在IC的每個(gè)區(qū)域的最大電流沖擊需求，(vi)考慮局部電源電壓降，使得電源代表具有最小間斷的平滑梯度，(vii)關(guān)于金屬化密度解決配電，(viii)使用在IC的邊緣附近的用于配電的信號(hào)路由資源，(ix)使用局部電源網(wǎng)格來改進(jìn)由自動(dòng)布局和布線工具所使用的信號(hào)路由資源，(χ)提供用于使核心邏輯的IR(電壓)降最小化的最佳電源密度的系統(tǒng)描述，(xi)不受電路布局的限制，和/或(xii)通過加入更寬或更密間隔的電源布線(電流更大)來減輕電源導(dǎo)軌中的電遷移問題。


從以下詳細(xì)描述和所附權(quán)利要求以及附圖，本發(fā)明的這些和其它目的、特征和優(yōu)點(diǎn)將變得顯而易見，其中圖1是IC電源的通用一維模型的示圖；圖2是根據(jù)本發(fā)明實(shí)例實(shí)施方式的具有不同寬度的電源導(dǎo)軌的實(shí)例電源網(wǎng)狀網(wǎng)絡(luò)的示圖；圖3是多個(gè)金屬層的實(shí)例實(shí)施方式的截面圖；圖4是根據(jù)本發(fā)明另一實(shí)例實(shí)施方式的具有不同間距的電源導(dǎo)軌的實(shí)例電源網(wǎng)狀網(wǎng)絡(luò)的示圖；圖5是示出利用本發(fā)明實(shí)施方式疊加兩個(gè)或多個(gè)較簡(jiǎn)單的電源網(wǎng)狀網(wǎng)絡(luò)以形成更復(fù)雜配電網(wǎng)絡(luò)的示圖；圖6是根據(jù)本發(fā)明又一實(shí)例實(shí)施方式的實(shí)例電源網(wǎng)狀網(wǎng)絡(luò)的示圖，其中電源網(wǎng)絡(luò)的垂直電源導(dǎo)軌和/或水平電源導(dǎo)軌中的一些不在集成電路晶片的全部表面上延伸；圖7是根據(jù)本發(fā)明再一實(shí)施方式對(duì)集成電路的電源網(wǎng)格進(jìn)行最優(yōu)化的方法的流程圖。
具體實(shí)施例方式本發(fā)明總體上提供一種用于實(shí)施不規(guī)則間距和/或不規(guī)則尺寸(例如，寬度)的電源布線以對(duì)向集成電路(IC)中的核心邏輯供電的全局電源布線資源進(jìn)行最優(yōu)化的方法。集成電路也可以稱為芯片或晶片。本發(fā)明可以對(duì)信號(hào)路由資源、局部和/或全局頂降、 和/或IC的可變腳位置之間相互矛盾的需求進(jìn)行平衡。通常，增加電源連接線附近的電源布線寬度有助于改善局部和全局頂降。在一個(gè)實(shí)例中，本發(fā)明可以提供用于使集成電路的核心邏輯的全局IR(電壓)降最小化的最佳情況的全局電源密度的系統(tǒng)描述。在一個(gè)實(shí)例中，可以提供在無需進(jìn)行代價(jià)高(例如，關(guān)于時(shí)間和計(jì)算能力)的二次分析并且無需基于行的標(biāo)準(zhǔn)單元或者門陣列電路布局的系統(tǒng)描述。根據(jù)本發(fā)明的全局電源布線的優(yōu)化通常不受電路布局的限制。除集成電路的一個(gè)或多個(gè)底層基于行的電源網(wǎng)絡(luò)之外，通常實(shí)施根據(jù)本發(fā)明的全局電源布線?；谛械牡讓与娫淳W(wǎng)格可被配置為適應(yīng)特定集成電路設(shè)計(jì)的特定單元(例如，標(biāo)準(zhǔn)單元、門陣列等)的尺寸和/或布局中的變化。全局電源布線通常連接(例如，使用孔)到基于行的底層電源網(wǎng)格?；谛械牡退降碾娫淳W(wǎng)格通常將電力從全局電源布線傳輸至核心電路的各種組件。通常，關(guān)于金屬化密度，可以對(duì)IC的核心邏輯的全局配電進(jìn)行處理。根據(jù)本發(fā)明的金屬化密度法，可以提供可變間距和/或可變寬度方法的簡(jiǎn)單開發(fā)。根據(jù)本發(fā)明的金屬化密度法，也可以提供在整個(gè)IC上可是不連續(xù)的局部電源網(wǎng)格。局部電源網(wǎng)格可以改進(jìn)在 IC的中心由自動(dòng)布局和布線工具所使用的信號(hào)路由資源。局部電源網(wǎng)格也可以利用在集成電路周圍用于配電的信號(hào)路由資源。然而，對(duì)用于電源布線的金屬的使用存在著一些實(shí)際限制。信號(hào)軌道也可以通過金屬布線進(jìn)行連接。低水平電源網(wǎng)格(也稱為“局部電源網(wǎng)狀網(wǎng)絡(luò)”)可以是使相應(yīng)行(例如，金屬層 1和/或金屬層幻中的單元之間的電源和地線相互連接的底層金屬層。許多局部電源網(wǎng)狀網(wǎng)絡(luò)設(shè)計(jì)通常具有規(guī)則布局以允許單元位于均勻隔開的行中。行可以僅通過布局來適應(yīng)自動(dòng)電源和地線連接。其它局部電源網(wǎng)狀網(wǎng)絡(luò)可以具有更復(fù)雜的布局以符合特定用途的標(biāo)準(zhǔn)。全局電源布線(也稱為“全局電源網(wǎng)狀網(wǎng)絡(luò)”)通常包括在芯片上的所有其它電源布線。全局電源網(wǎng)格可以包括但不限于所有金屬層，并且包括用于電源和接地的最上層。 芯片設(shè)計(jì)中所使用的金屬層的數(shù)量可以根據(jù)許多因素(例如，成本、布線密度標(biāo)準(zhǔn)等)而發(fā)生變化。通常，可以將最上面的金屬層制造地比下面的金屬層厚從而提供低電阻布線。通常，將最上面的金屬層昂貴地用于全局電源布線。中間的金屬層也可以用于大量的全局電源布線。全局電源網(wǎng)狀網(wǎng)絡(luò)和局部電源網(wǎng)狀網(wǎng)絡(luò)通常以規(guī)則的間隔與金屬間層孔疊板相連接，金屬間層使IC上的所有電源和地線相互連接。在一些實(shí)施方式中，所有其他金屬層可以具有相對(duì)于IC的邊緣的主方向(例如， 水平方向和垂直方向)。例如，偶數(shù)的金屬層可以主要地垂直地布線而奇數(shù)的層可以平行地布線，反之亦然。在一些實(shí)施方式中，如果全局布線包括多個(gè)金屬層，那么水平金屬層可以相互復(fù)制并且垂直層可以相互復(fù)制?？梢园匆?guī)則的間隔來布置孔疊板，從而使在不同層上的電源軌道和地線軌道相互連接。即使僅將最上面的一些(例如，兩層)層用于所有的全局電源布線，也可以以規(guī)則的間隔從全局電源網(wǎng)格向下至局部電源布線形成孔疊板，從而使IC上的所有電源和地線相互連接。參照?qǐng)D1，示出了說明電源導(dǎo)軌50的通用一維模型的實(shí)例的示圖。電源導(dǎo)軌50顯示在電源附近實(shí)施電源網(wǎng)格的密集金屬布線。電源導(dǎo)軌50可以設(shè)計(jì)成包括電阻器R0-R3和電流吸收器10-13。經(jīng)過電源導(dǎo)軌50的每個(gè)部分的局部頂降通常從電源進(jìn)一步增加。在表1中示出了多種金屬電阻R0-R3的頂降的實(shí)例
表 權(quán)利要求
1.一種在集成電路中的全局配電網(wǎng)絡(luò)，包括第一導(dǎo)電材料層，(i)連接至一個(gè)或多個(gè)電源，并且(ii)被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第一導(dǎo)軌；其中，所述第一導(dǎo)軌(a)為所述集成電路的核心邏輯的一個(gè)或多個(gè)組件供電，(b)與所述集成電路的第一軸對(duì)準(zhǔn)，以及(c)對(duì)一個(gè)或多個(gè)參數(shù)進(jìn)行配置，使得所述網(wǎng)狀網(wǎng)絡(luò)從所述集成電路的周邊沿所述第一軸到所述集成電路的中心具有均勻電壓梯度；以及第二導(dǎo)電材料層，(i)連接至所述一個(gè)或多個(gè)電源，并且(ii)被配置為形成所述網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第二導(dǎo)軌，其中，所述第二導(dǎo)軌(a)為所述核心邏輯的一個(gè)或多個(gè)組件供電， (b)與所述集成電路的第二軸對(duì)準(zhǔn)，以及(c)對(duì)一個(gè)或多個(gè)參數(shù)進(jìn)行配置，使得所述網(wǎng)狀網(wǎng)絡(luò)從所述集成電路的周邊沿所述第二軸到所述集成電路的中心具有均勻電壓梯度。
2.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中，(i)所述多個(gè)第一導(dǎo)軌的一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第一導(dǎo)軌的每個(gè)的寬度，( )當(dāng)所述第一導(dǎo)軌位于更接近所述集成電路的中心時(shí)，所述多個(gè)第一導(dǎo)軌的每個(gè)的所述寬度變細(xì)，使得位于最接近所述集成電路的中心的第一導(dǎo)軌具有最細(xì)的寬度，并且最接近所述集成電路的周邊的第一導(dǎo)軌具有最粗的寬度。
3.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中，(i)所述多個(gè)第二導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第二導(dǎo)軌中的每個(gè)的寬度，并且(ii)當(dāng)?shù)诙?dǎo)軌位于更接近所述集成電路的中心時(shí)，所述多個(gè)第二導(dǎo)軌的每個(gè)的所述寬度變細(xì)，使得位于最接近所述集成電路的中心的第二導(dǎo)軌具有最細(xì)的寬度，并且最接近所述集成電路的周邊的第二導(dǎo)軌具有最寬的寬度。
4.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中(i)所述多個(gè)第一導(dǎo)軌的一個(gè)或多個(gè)參數(shù)包含在所述多個(gè)第一導(dǎo)軌的每個(gè)之間的間距，并且(ii)在所述多個(gè)第一導(dǎo)軌中的每個(gè)之間的所述間距向所述集成電路的中心變大，使得位于最接近所述集成電路的中心的第一導(dǎo)軌在所述第一導(dǎo)軌之間具有最大間距，并且最接近所述集成電路的周邊的第一導(dǎo)軌在所述第一導(dǎo)軌之間具有最小間距。
5.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中(i)所述多個(gè)第二導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含在所述多個(gè)第二導(dǎo)軌中的每個(gè)之間的間距，并且(ii)所述多個(gè)第二導(dǎo)軌的每個(gè)之間的所述間距向所述集成電路的中心變大，使得位于最接近所述集成電路的中心的第二導(dǎo)軌在所述第二導(dǎo)軌之間具有最大間距，并且最接近所述集成電路的周邊的第二導(dǎo)軌在所述第二導(dǎo)軌之間具有最小間距。
6.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中，所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第一導(dǎo)軌、所述多個(gè)第二導(dǎo)軌、或者所述多個(gè)第一導(dǎo)軌與所述多個(gè)第二導(dǎo)軌的組合的金屬化也/又。
7.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中，所述全局配電網(wǎng)絡(luò)連接至所述集成電路的基于行的底層電源網(wǎng)格。
8.根據(jù)權(quán)利要求1所述的全局配電網(wǎng)絡(luò)，其中，(i)所述多個(gè)第一導(dǎo)軌具有非均勻的間距、非均勻的寬度、或者非均勻的間距和非均勻的寬度兩者，( )所述多個(gè)第二導(dǎo)軌具有非均勻的間距、非均勻的寬度、或者非均勻的間距和非均勻的寬度兩者，(iii) 一個(gè)或多個(gè)所述第一導(dǎo)軌不在所述集成電路的整個(gè)表面上延伸，并且(iv) —個(gè)或多個(gè)所述第二導(dǎo)軌不在所述集成電路的整個(gè)表面上延伸。
9.一種用于對(duì)在集成電路中的全局配電網(wǎng)絡(luò)進(jìn)行優(yōu)化的方法，包括(A)設(shè)計(jì)第一導(dǎo)電材料層，所述第一導(dǎo)電材料層(i)連接到一個(gè)或多個(gè)電源，并且(ii) 被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第一導(dǎo)軌，其中所述第一導(dǎo)軌(a)為所述集成電路的核心邏輯的一個(gè)或多個(gè)組件供電，并且(b)與所述集成電路的第一軸對(duì)準(zhǔn)；(B)設(shè)計(jì)第二導(dǎo)電材料層，所述第二導(dǎo)電材料層(i)連接到所述一個(gè)或多個(gè)電源，并且 ( )被配置為形成所述網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第二導(dǎo)軌，其中，所述第二導(dǎo)軌(a)為所述核心邏輯的一個(gè)或多個(gè)組件供電，并且(b)與所述集成電路的第二軸對(duì)準(zhǔn)；以及(C)更改(i)所述第一導(dǎo)軌、(ii)所述第二導(dǎo)軌、(iii)或者所述第一導(dǎo)軌與所述第二導(dǎo)軌的組合的一個(gè)或多個(gè)參數(shù)，使得所述網(wǎng)狀網(wǎng)絡(luò)從所述集成電路的周邊沿所述第一軸、 所述第二軸或者沿所述第一軸和所述第二軸兩者到所述集成電路的中心具有均勻的電壓梯度。
10.根據(jù)權(quán)利要求9所述的方法，其中(i)所述多個(gè)第一導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第一導(dǎo)軌的每個(gè)的寬度，并且(ii)當(dāng)所述第一導(dǎo)軌位于更接近所述集成電路的中 心時(shí)，所述多個(gè)第一導(dǎo)軌的每個(gè)的所述寬度變細(xì)，使得最接近所述集成電路的中心的第一導(dǎo)軌具有最細(xì)的寬度，并且最接近所述集成電路的周邊的第一導(dǎo)軌具有最粗的寬度。
11.根據(jù)權(quán)利要求9所述的方法，其中，(i)所述多個(gè)第二導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第二導(dǎo)軌的每個(gè)的寬度，并且(ii)當(dāng)所述第二導(dǎo)軌位于更接近所述集成電路的中心時(shí)，所述多個(gè)第二導(dǎo)軌的每個(gè)的所述寬度變細(xì)，使得最接近所述集成電路中心的第二導(dǎo)軌具有最細(xì)的寬度，并且最接近所述集成電路周邊的第二導(dǎo)軌具有最粗的寬度。
12.根據(jù)權(quán)利要求9所述的方法，其中，(i)所述多個(gè)第一導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含在所述多個(gè)第一導(dǎo)軌的每個(gè)之間的間距，并且(ii)在所述多個(gè)第一導(dǎo)軌的每個(gè)之間的所述間距向所述集成電路的中心變大，使得位于最接近所述集成電路的中心的第一導(dǎo)軌在所述第一導(dǎo)軌之間具有最大間距，并且最接近所述集成電路的周邊的第一導(dǎo)軌在所述第一導(dǎo)軌之間具有最小間距。
13.根據(jù)權(quán)利要求9所述的方法，其中，(i)所述多個(gè)第二導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含在所述多個(gè)第二導(dǎo)軌的每個(gè)之間的間距，并且(ii)在所述多個(gè)第二導(dǎo)軌的每個(gè)之間的所述間距向所述集成電路的中心變大，使得最接近所述集成電路的中心的第二導(dǎo)軌在所述第二導(dǎo)軌之間具有最大的間距，并且最接近所述集成電路的周邊的第二導(dǎo)軌在所述第二導(dǎo)軌之間具有最小的間距。
14.根據(jù)權(quán)利要求9所述的方法，其中所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第一導(dǎo)軌、所述多個(gè)第二導(dǎo)軌、或者所述多個(gè)第一導(dǎo)軌和所述多個(gè)第二導(dǎo)軌的組合的金屬化密度。
15.根據(jù)權(quán)利要求9所述的方法，其中，所述多個(gè)第一導(dǎo)軌、所述多個(gè)第二導(dǎo)軌、或者所述多個(gè)第一導(dǎo)軌和所述多個(gè)第二導(dǎo)軌的組合的所述一個(gè)或多個(gè)參數(shù)被更改從而使最壞情況的局部電源電壓降最小化。
16.根據(jù)權(quán)利要求9所述的方法，其中，所述方法還包括(D)將兩個(gè)或多個(gè)所述網(wǎng)狀網(wǎng)絡(luò)重疊在一起從而建立組合的網(wǎng)狀網(wǎng)絡(luò)，其中，對(duì)來自每個(gè)所述網(wǎng)狀網(wǎng)絡(luò)的所述一個(gè)或多個(gè)參數(shù)中的每個(gè)進(jìn)行更改，從而最優(yōu)化組合的網(wǎng)狀網(wǎng)絡(luò)。
17.根據(jù)權(quán)利要求9所述的方法，其中，(i)所述多個(gè)第一導(dǎo)軌具有非均勻的間距、非均勻的寬度、或者非均勻的間距和非均勻的寬度兩者，(ii)所述多個(gè)第二導(dǎo)軌具有非均勻的間距、非均勻的寬度、或者非均勻的間距和非均勻的寬度兩者，(iii) 一個(gè)或多個(gè)所述第一導(dǎo)軌不在所述集成電路的整個(gè)表面上延伸，并且(iv) —個(gè)或多個(gè)所述第二導(dǎo)軌不在所述集成電路的整個(gè)表面上延伸。
18.一種設(shè)計(jì)工具，包含存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上的計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令被配置為使得計(jì)算機(jī)執(zhí)行以下步驟(A)接收用于限定第一導(dǎo)電材料層的一個(gè)或多個(gè)參數(shù)的用戶輸入，所述第一導(dǎo)電材料層(i)連接到一個(gè)或多個(gè)電源并且(ii)被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第一導(dǎo)軌，其中，所述第一導(dǎo)軌(a)為集成電路的核心邏輯的一個(gè)或多個(gè)組件供電，并且(b)與所述集成電路的第一軸對(duì)準(zhǔn)；(B)接收用于限定第二導(dǎo)電材料層的一個(gè)或多個(gè)參數(shù)的用戶輸入，所述第二導(dǎo)電材料層(i)連接到所述一個(gè)或多個(gè)電源并且(ii)被配置為形成所述網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第二導(dǎo)軌， 其中，所述第二導(dǎo)軌(a)為所述核心邏輯的一個(gè)或多個(gè)組件供電，并且(b)與所述集成電路的第二軸對(duì)準(zhǔn)；以及(C)基于所述用戶輸入對(duì)(i)所述第一導(dǎo)軌、(ii)所述第二導(dǎo)軌、(iii)或者所述第一導(dǎo)軌和所述第二導(dǎo)軌的組合的所述一個(gè)或多個(gè)參數(shù)進(jìn)行更改，使得所述網(wǎng)狀網(wǎng)絡(luò)從所述集成電路的周邊沿所述第一軸、所述第二軸、或者沿所述第一軸和所述第二軸到所述集成電路的中心具有均勻的電壓梯度。
19.根據(jù)權(quán)利要求18所述的設(shè)計(jì)工具，其中，(i)所述多個(gè)第一導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第一導(dǎo)軌的每個(gè)的寬度，并且(ii)當(dāng)所述第一導(dǎo)軌位于更接近所述集成電路的中心時(shí)，所述多個(gè)第一導(dǎo)軌的每個(gè)的所述寬度變細(xì)，使得位于最接近所述集成電路的中心的第一導(dǎo)軌具有最細(xì)的寬度，并且最接近所述集成電路的周邊的第一導(dǎo)軌具有最粗的寬度。
20.根據(jù)權(quán)利要求18所述的設(shè)計(jì)工具，其中(i)所述多個(gè)第二導(dǎo)軌的所述一個(gè)或多個(gè)參數(shù)包含所述多個(gè)第二導(dǎo)軌的每個(gè)的寬度，并且(ii)當(dāng)所述第二導(dǎo)軌位于更接近所述集成電路的中心時(shí)，所述多個(gè)第二導(dǎo)軌的每個(gè)的所述寬度變細(xì)，使得位于最接近所述集成電路的中心的第二導(dǎo)軌具有最細(xì)的寬度，并且位于最接近所述集成電路周邊的第二導(dǎo)軌具有最粗的寬度。
全文摘要
本發(fā)明涉及電源網(wǎng)格最優(yōu)化。在集成電路中的全局配電網(wǎng)絡(luò)包括第一導(dǎo)電材料層和第二導(dǎo)電材料層。第一導(dǎo)電材料層可以(i)連接到一個(gè)或多個(gè)電源，并且(ii)被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第一導(dǎo)軌。第一導(dǎo)軌可以(a)為集成電路的核心邏輯的一個(gè)或多個(gè)元件供電，(b)與集成電路的第一軸對(duì)準(zhǔn)，(c)對(duì)一個(gè)或多個(gè)參數(shù)進(jìn)行配置，使得網(wǎng)狀網(wǎng)絡(luò)從集成電路的周邊沿第一軸到集成電路的中心具有均勻電壓梯度。第二導(dǎo)電材料層可以(i)連接到一個(gè)或多個(gè)電源，并且(ii)被配置為形成網(wǎng)狀網(wǎng)絡(luò)的多個(gè)第二導(dǎo)軌。第二導(dǎo)軌可以(a)為核心邏輯的一個(gè)或多個(gè)元件供電，(b)與集成電路的第二軸對(duì)準(zhǔn)，(c)對(duì)一個(gè)或多個(gè)參數(shù)進(jìn)行配置，使得網(wǎng)狀網(wǎng)絡(luò)從集成電路的周邊沿第二軸到集成電路的中心具有均勻的電壓梯度。
文檔編號(hào)G06F17/50GK102280446SQ20111015439
公開日2011年12月14日 申請(qǐng)日期2011年6月9日 優(yōu)先權(quán)日2010年6月9日
發(fā)明者喬納森·W·伯恩, 杰弗里·S·布朗, 馬克·F·特納 申請(qǐng)人:Lsi公司