專利名稱：一種結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)及監(jiān)控方法
技術(shù)領(lǐng)域：
本發(fā)明涉及智能監(jiān)控設(shè)備技術(shù)，尤其涉及一種結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)及監(jiān)控方法。
背景技術(shù)：
目前現(xiàn)有技術(shù)中還沒有一種具有無線射頻識別技術(shù)與智能視頻監(jiān)控技術(shù)一體的設(shè)備，雖然射頻識別技術(shù)和視頻攝像技術(shù)分別在各自的領(lǐng)域中發(fā)揮著重要的作用，而且隨著技術(shù)的不斷成熟，產(chǎn)品的功能越來越完善，穩(wěn)定性和準(zhǔn)確率也都非常高。但是無線射頻識別只能對對象攜帶具有唯一標(biāo)識編碼的電子標(biāo)簽進(jìn)行詳細(xì)掃描，對電子標(biāo)簽進(jìn)行信息讀取或者寫入；在無圖像信息顯示的情況下，距離太遠(yuǎn)或者有障礙物遮擋的時候，可能會造成無法讀取或者寫入標(biāo)簽信息，無線射頻識別得到的只是一個數(shù)據(jù)信息而無法直觀地了解當(dāng)時的現(xiàn)場情況。視頻監(jiān)控系統(tǒng)可以有效地實時捕獲畫面，長時間保存捕獲的圖像信息，并且對監(jiān)控圖像信息進(jìn)行智能分析和處理，但卻無法滿足無線射頻識別的高準(zhǔn)確率特性?，F(xiàn)有技術(shù)中的無線射頻識別與智能視頻監(jiān)控，都沒有具體實現(xiàn)兩方面技術(shù)合為一體的設(shè)備，在兩者相結(jié)合的方案里，射頻采集設(shè)備和視頻采集設(shè)備是分離的，單獨成立模塊，并裝入不同的設(shè)備中獨立運行，相互之間無聯(lián)系，實際上為射頻監(jiān)控系統(tǒng)和視頻監(jiān)控系統(tǒng)的物理結(jié)合。這種結(jié)合方式的不足之處在于設(shè)備成本太高，工程安裝難度較大，線路也較復(fù)雜。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中存在的射頻識別及視頻攝像相結(jié)合的監(jiān)控系統(tǒng)，射頻識別及視頻攝像兩個系統(tǒng)都是被裝入不同的設(shè)備中獨立運行。該監(jiān)控系統(tǒng)成本過高，而且增加了工程的安裝難度和線路的復(fù)雜性。本發(fā)明公開了一種結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)，包括射頻信號采集器、 DSP處理器、存儲器、攝像頭、A/D轉(zhuǎn)換電路、ARM處理器、網(wǎng)絡(luò)芯片；所述射頻信號采集器依序連接DSP處理器、ARM處理器、存儲器，所述攝像頭依序連接A/D轉(zhuǎn)換電路、ARM處理器、存儲器，所述ARM處理器內(nèi)單獨設(shè)置內(nèi)置DSP處理器，所述ARM處理器連接網(wǎng)絡(luò)芯片。優(yōu)選地，上述射頻信號采集器為射頻標(biāo)簽掃描器。優(yōu)選地，上述射頻信號采集器為讀卡器。優(yōu)選地，上述存儲器包括存儲視頻數(shù)據(jù)及射頻數(shù)據(jù)的存儲器DDR，存儲緩沖數(shù)據(jù)的存儲器SD，存儲控程序的存儲器FLASH。優(yōu)選地，上述A/D轉(zhuǎn)換電路與ARM處理器之間連接格式轉(zhuǎn)換模塊。優(yōu)選地，上述攝像頭和A /D轉(zhuǎn)換電路之間增加至少一個緩沖電路，所述攝像頭依序連接緩沖電路、A /D轉(zhuǎn)換電路，所述射頻信號采集裝置及DSP處理器之間至少增加一個緩沖電路，該射頻信號采集裝置依序連接緩沖電路、DSP處理器。優(yōu)選地，上述DDR存儲器為兩個。
優(yōu)選地，上述內(nèi)置DSP處理器中設(shè)置雙緩沖緩沖器。本發(fā)明還公開了一種結(jié)合射頻識別及視頻攝像的監(jiān)控方法，其具體包含以下步驟攝像頭采集到的圖像信號經(jīng)過A/D轉(zhuǎn)換電路后傳送給ARM處理器進(jìn)行解碼，ARM處理器將其解碼成8位數(shù)據(jù)，解碼后的數(shù)據(jù)以字節(jié)形式逐行寫入存儲器；與此同時，射頻信號采集器將掃描到的標(biāo)簽信息傳送給DSP處理器，DSP處理器將處理后的信息傳給ARM處理器進(jìn)行處理，ARM處理器處理完后將信息存入存儲器；ARM處理器用于從存儲器中讀取數(shù)據(jù)，存儲器中的數(shù)據(jù)非空即讀，讀出的視頻數(shù)據(jù)和射頻數(shù)據(jù)分包后分別以各自設(shè)定的碼率通過網(wǎng)絡(luò)芯片從接口輸出，傳輸過程中根據(jù)數(shù)據(jù)區(qū)分視頻數(shù)據(jù)包和射頻信息包，進(jìn)行分包傳輸。優(yōu)選地，上述ARM處理器內(nèi)設(shè)置內(nèi)置DSP處理器，所述內(nèi)置DSP處理器的工作步驟如下接收到ARM處理器發(fā)送的中斷信號后開始進(jìn)行增強(qiáng)型直接內(nèi)存存取傳輸，傳輸完成后觸發(fā)增強(qiáng)型直接內(nèi)存存取中斷，在中斷服務(wù)函數(shù)中觸發(fā)軟中斷，在軟中斷服務(wù)函數(shù)中進(jìn)行圖像數(shù)據(jù)的壓縮。優(yōu)選地，上述內(nèi)置DSP處理器內(nèi)設(shè)置雙緩沖緩沖器，用于實現(xiàn)圖像數(shù)據(jù)和信息采集、壓縮、傳輸?shù)耐瑫r進(jìn)行，在一個緩沖器采集圖像信號和采集射頻信息的同時，DSP處理器可以對另一個緩沖器中的數(shù)據(jù)進(jìn)行壓縮。優(yōu)選地，上述射頻信號和視頻信號采用交互的方式進(jìn)行傳送。本發(fā)明的有益效果為采用高度集成的多媒體DSP處理器+ARM處理器構(gòu)成完整的實時網(wǎng)絡(luò)監(jiān)控系統(tǒng)，該設(shè)備具有射頻識別掃描和視頻圖像監(jiān)控兩大系統(tǒng)功能，其具有的視頻和射頻接口實現(xiàn)了與視頻解碼器和射頻解碼器無縫連接，電路穩(wěn)定，簡潔，低耗，通過結(jié)合兩大系統(tǒng)功能，本發(fā)明完美彌補(bǔ)了射頻識別掃描中圖像的直觀性差和視頻圖像監(jiān)控報警準(zhǔn)確率低的缺點。


圖1為結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)。圖2為乒乓結(jié)構(gòu)的具體實現(xiàn)方式。圖3為DSP處理器的工作流程。圖4為射頻信號和視頻信號采用交互傳送方式的進(jìn)行傳送的傳送方式。
具體實施例方式下面結(jié)合說明書附圖，詳細(xì)說明本發(fā)明的具體實施方式
。如圖1所示的本發(fā)明的結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)，包括射頻信號采集器、DSP處理器、存儲器、攝像頭、A/D轉(zhuǎn)換電路、ARM處理器、網(wǎng)絡(luò)芯片，上述射頻信號采集器依序連接DSP處理器、ARM處理器、存儲器，上述攝像頭依序連接A/D轉(zhuǎn)換電路、ARM處理器、 存儲器，上述ARM處理器內(nèi)單獨設(shè)置DSP處理器，后面連接網(wǎng)絡(luò)芯片。上述射頻信號采集器將采集到的射頻信號傳輸給DSP處理器，DSP處理器對接收到的射頻信號進(jìn)行處理，處理完后傳給ARM處理器，ARM處理器處理完后將信息存入存儲器。上述視頻信號采集器采集到的圖像信息首先會通過A/D轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，然后傳輸給ARM處理器進(jìn)行解碼，解碼后的數(shù)據(jù)以字節(jié)方式存入存儲器。攝像頭采集到的圖像信號經(jīng)過A/D轉(zhuǎn)換電路后傳送給ARM處理器進(jìn)行解碼，ARM處理器可以將其解碼成8位數(shù)據(jù)，解碼后的數(shù)據(jù)以字節(jié)形式逐行寫入存儲器，也可以采用高效XML數(shù)據(jù)解析和數(shù)據(jù)緩存的方式輸入數(shù)據(jù)，每部分?jǐn)?shù)據(jù)滿幀后由ARM處理器控制送出幀中斷給ARM處理器內(nèi)設(shè)置的內(nèi)置DSP處理器，內(nèi)置DSP處理器啟動內(nèi)部電子緩存EDMA讀入每幀數(shù)據(jù)，采用JPEG2000方式編碼后連續(xù)寫入到存儲器。與此同時，上述射頻信號采集器，如射頻標(biāo)簽掃描器或讀卡器等將掃描到的標(biāo)簽信息傳送給DSP處理器，DSP處理器將處理后的信息傳給ARM處理器進(jìn)行處理，ARM處理器處理完后將信息存入存儲器。上述存儲器包括存儲視頻數(shù)據(jù)及射頻數(shù)據(jù)的存儲器DDR，存儲緩沖數(shù)據(jù)的存儲器SD，存儲控程序的存儲器FLASH。其中存儲器DDR中分別劃分不同的地址存儲視頻數(shù)據(jù)和射頻數(shù)據(jù)。ARM處理器負(fù)責(zé)從存儲器中讀取數(shù)據(jù)，存儲器中的數(shù)據(jù)非空即讀，緩存積累不會超過1幀數(shù)據(jù)，讀出的視頻數(shù)據(jù)和射頻數(shù)據(jù)分包后分別以各自設(shè)定的碼率通過網(wǎng)絡(luò)芯片從接口輸出，傳輸過程中根據(jù)數(shù)據(jù)區(qū)分視頻數(shù)據(jù)包和射頻信息包，然后進(jìn)行分包傳輸。系統(tǒng)中， 射頻數(shù)據(jù)包碼率是由標(biāo)簽讀取距離對應(yīng)的衰減決定的，視頻數(shù)據(jù)包碼率由音頻流、圖像質(zhì)量、最大碼流和碼流質(zhì)量等因素決定。上述A/D轉(zhuǎn)換電路與ARM處理器之間連接格式轉(zhuǎn)換模塊，上述格式轉(zhuǎn)換模塊用于將視頻采集裝置輸出的LVDS信號轉(zhuǎn)換為LVTTL標(biāo)準(zhǔn)信號，然后以標(biāo)準(zhǔn)的數(shù)字格式信號傳送給數(shù)字信號處理器。帶有唯一標(biāo)識編碼的電子標(biāo)簽每隔一定時間發(fā)一次信息，帶有衰減器的天線掃描到該信息后傳給射頻識別芯片，射頻識別芯片對信號進(jìn)行放大，下變頻，濾波和解碼，然后通過SPI把解碼后的數(shù)字信號發(fā)送給內(nèi)置DSP處理器，DSP處理器對信息進(jìn)行處理后再通過RS-232傳給內(nèi)置DSP處理器進(jìn)行斷點打包，然后通過網(wǎng)絡(luò)芯片傳出。在圖像采集和射頻消息收集處理系統(tǒng)中，內(nèi)置DSP處理器的壓縮算法在實現(xiàn)時間上往往并不固定，但前端的采集模塊卻對圖像進(jìn)行勻速采集，這樣會帶來時間上的不同步， 這樣存在時間上的不同步，有可能會導(dǎo)致圖像數(shù)據(jù)的丟失和影響幀數(shù)據(jù)的完整性，另外射頻掃描到的信息時間上也可能和視頻信息不相符。為此，上述攝像頭和A /D轉(zhuǎn)換電路之間增加至少一個緩沖電路，上述攝像頭依序連接緩沖電路、A /D轉(zhuǎn)換電路，上述射頻信號采集裝置及DSP處理器之間增加至少一個緩沖電路，上述射頻信號采集裝置依序連接緩沖電路、DSP處理器，上述DDR存儲器為兩個，采用乒乓結(jié)構(gòu)實現(xiàn)視頻信號和射頻信號的存儲。在壓縮模塊之間增加1個或多個緩沖電路可以解決時間上的不同步等問題。由于乒乓結(jié)構(gòu)可以使用相對比較便宜的高速大容量DDR存儲器，同時可以實現(xiàn)數(shù)據(jù)的連續(xù)性，因此設(shè)備采用乒乓結(jié)構(gòu)雙DDR作為視頻數(shù)據(jù)和射頻信息的緩沖。在將1幀圖像的數(shù)據(jù)全部存儲完或一個射頻信息包接收完成以后，DSP處理器再利用很短的時間直接將1幀圖像數(shù)據(jù)讀入存儲片內(nèi)，設(shè)備采用同樣的方式對射頻掃描到的信息進(jìn)行處理。這樣既可以保證不丟失像素數(shù)據(jù)和消息源，又能為DSP處理器留出更多空余時間，為后面進(jìn)行圖像和信息處理提供可能；同時也可以保證DSP處理器連續(xù)采集每1幀像素數(shù)據(jù)和一個ID 射頻信息。為了實現(xiàn)接收的數(shù)據(jù)幀和射頻掃描的ID消息的完整性，必須保證讀取數(shù)據(jù)幀和消息的優(yōu)先級要高于寫數(shù)據(jù)幀的優(yōu)先級，所以設(shè)備的數(shù)據(jù)輸入輸出單元是根據(jù)數(shù)據(jù)和消息處理流程來進(jìn)行切換的。乒乓結(jié)構(gòu)的具體實現(xiàn)方式如圖2所示，首先按照功能分為S0、S1、S2、S3 4個轉(zhuǎn)換狀態(tài)。其中，SO狀態(tài)為初始化狀態(tài)(所有信號都處于初始化狀態(tài))，系統(tǒng)加電或復(fù)位后進(jìn)入該狀態(tài)。Sl狀態(tài)主要負(fù)責(zé)對DDRO的寫入，該狀態(tài)下不可以對DDRl進(jìn)行讀操作。S2狀態(tài)主要負(fù)責(zé)對DDRl進(jìn)行寫操作，對DDRO進(jìn)行讀操作；若DDRl已寫完，而DDRO未讀完，則繼續(xù)處于該狀態(tài)，待DDRO讀完后進(jìn)入狀態(tài)S3。狀態(tài)S3主要負(fù)責(zé)對DDRO進(jìn)行寫操作，對DDRl進(jìn)行讀操作；若DDRO已寫完，而DDRl未讀完，則繼續(xù)處于該狀態(tài)，待DDRl讀完后進(jìn)入狀態(tài)S2。內(nèi)置DSP處理器的工作如圖3所示，具體包含以下幾個步驟
1. DSP外部通訊寄存器與EDMA (增強(qiáng)型直接內(nèi)存存取)相關(guān)寄存器進(jìn)行初始化；
2.接收到ARM處理器發(fā)送的中斷信號后開始進(jìn)行EDMA傳輸，傳輸完成后觸發(fā)EDMA 中斷，在中斷服務(wù)函數(shù)中觸發(fā)1個軟中斷，在軟中斷服務(wù)函數(shù)中進(jìn)行圖像數(shù)據(jù)的壓縮。外部設(shè)備與EDMA相關(guān)寄存器初始化完成后響應(yīng)中斷觸發(fā)EDMA傳輸，本系統(tǒng)由中斷上升沿觸發(fā) EDMA進(jìn)行傳輸，整個EDMA傳輸?shù)倪^程需要IOms左右。在DSP處理器的工作流程中，若要實現(xiàn)圖像數(shù)據(jù)和信息采集、壓縮、傳輸?shù)耐瑫r進(jìn)行，DSP處理器需要一個雙緩沖緩沖器；在為某個緩沖器采集圖像信號和收集射頻信息的同時，DSP處理器可以對另一個緩沖器中的數(shù)據(jù)進(jìn)行壓縮。通過EDMA ping pong方式可以實現(xiàn)該功能。在DSP處理器中使用hEdmaPing和 hEdmaPong雙通道EDMA并建立Ping緩沖器和Pong緩沖器兩個數(shù)據(jù)存儲區(qū)。當(dāng)寫完一幀圖像和收到一個射頻信息包，ARM發(fā)送中斷信號啟動hEdmaPing將數(shù)據(jù)和信息搬移到Ping緩沖器，同時將通道鏈接至hEdmaPong。在下一個中斷事件發(fā)生時將數(shù)據(jù)和信息搬移到Pong 緩沖器中，CPU在hEdmaPong通道完成中斷服務(wù)程序中鏈接hEdmaPing通道。如此往復(fù)，使系統(tǒng)數(shù)據(jù)和信息搬移和處理連續(xù)進(jìn)行。本發(fā)明中，射頻信號和視頻信號采用交互的方式進(jìn)行傳送，其具體內(nèi)容如圖4所示，VD為幀同步信號，電平模式，高電平有效；HD為行同步信號，脈沖模式，上升沿有效； PCLK為像素同步時鐘，脈沖模式；DATA為IObit圖像數(shù)據(jù)，在PCLK的下降沿推出，接收端在PCLK上升沿采集，PCLK為常運行模式。FD為射頻收集信息，高電平有效，當(dāng)出現(xiàn)一定次數(shù)的幀同步信號時，出現(xiàn)一次FD信號，以保證FD信號與VD信號能在同一時間周期內(nèi)完成。 每個VD有效期內(nèi)有480個HD有效信號，在第(Γ478個HD有效時，每個HD有效期間有600 個有效圖像數(shù)據(jù)，第479個HD (即每幀的最后1行)有效時，前600個DATA為有效圖像數(shù)據(jù)，同時FD數(shù)據(jù)也為有效信息，600個DATA后預(yù)留6個字節(jié)輸出圖像相關(guān)信息和射頻相關(guān)信息，即第D60(TD605為預(yù)留字節(jié)。本發(fā)明并不局限于前述的具體實施方式
。本發(fā)明可以擴(kuò)展到任何在本說明書中披露的新特征或任何新的組合，以及披露的任一新的方法或過程的步驟或任何新的組合。
權(quán)利要求
1.一種結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)，其特征在于包括射頻信號采集器、DSP 處理器、存儲器、攝像頭、A/D轉(zhuǎn)換電路、ARM處理器、網(wǎng)絡(luò)芯片；所述射頻信號采集器依序連接DSP處理器、ARM處理器、存儲器，所述攝像頭依序連接A/D轉(zhuǎn)換電路、ARM處理器、存儲器，所述ARM處理器內(nèi)單獨設(shè)置內(nèi)置DSP處理器，所述ARM處理器連接網(wǎng)絡(luò)芯片。
2.如權(quán)利要求1所述的監(jiān)控系統(tǒng)，其特征在于所述存儲器包括存儲視頻數(shù)據(jù)及射頻數(shù)據(jù)的存儲器DDR，存儲緩沖數(shù)據(jù)的存儲器SD，存儲控程序的存儲器FLASH。
3.如權(quán)利要求2所述的監(jiān)控系統(tǒng)，其特征在于所述A/D轉(zhuǎn)換電路與ARM處理器之間連接格式轉(zhuǎn)換模塊。
4.如權(quán)利要求3所述的監(jiān)控系統(tǒng)，其特征在于所述攝像頭和A/D轉(zhuǎn)換電路之間增加至少一個緩沖電路，所述攝像頭依序連接緩沖電路、A /D轉(zhuǎn)換電路，所述射頻信號采集裝置及DSP處理器之間至少增加一個緩沖電路，該射頻信號采集裝置依序連接緩沖電路、DSP處理器。
5.如權(quán)利要求4所述的監(jiān)控系統(tǒng)，其特征在于所述DDR存儲器為兩個。
6.如權(quán)利要求5所述的監(jiān)控系統(tǒng)，其特征在于所述內(nèi)置DSP處理器中設(shè)置雙緩沖緩沖器。
7.一種結(jié)合射頻識別及視頻攝像的監(jiān)控方法，其具體包含以下步驟攝像頭采集到的圖像信號經(jīng)過A/D轉(zhuǎn)換電路后傳送給ARM處理器進(jìn)行解碼，ARM處理器將其解碼成8位數(shù)據(jù)，解碼后的數(shù)據(jù)以字節(jié)形式逐行寫入存儲器；與此同時，射頻信號采集器將掃描到的標(biāo)簽信息傳送給DSP處理器，DSP處理器將處理后的信息傳給ARM處理器進(jìn)行處理，ARM處理器處理完后將信息存入存儲器；ARM處理器用于從存儲器中讀取數(shù)據(jù)，存儲器中的數(shù)據(jù)非空即讀，讀出的視頻數(shù)據(jù)和射頻數(shù)據(jù)分包后分別以各自設(shè)定的碼率通過網(wǎng)絡(luò)芯片從接口輸出，傳輸過程中根據(jù)數(shù)據(jù)區(qū)分視頻數(shù)據(jù)包和射頻信息包，進(jìn)行分包傳輸。
8.如權(quán)利要求7所述的監(jiān)控方法，其特征在于所述ARM處理器內(nèi)設(shè)置內(nèi)置DSP處理器， 所述內(nèi)置DSP處理器的工作步驟如下接收到ARM處理器發(fā)送的中斷信號后開始進(jìn)行增強(qiáng)型直接內(nèi)存存取傳輸，傳輸完成后觸發(fā)增強(qiáng)型直接內(nèi)存存取中斷，在中斷服務(wù)函數(shù)中觸發(fā)軟中斷，在軟中斷服務(wù)函數(shù)中進(jìn)行圖像數(shù)據(jù)的壓縮。
9.如權(quán)利要求8所述的監(jiān)控方法，其特這個在于所述內(nèi)置DSP處理器內(nèi)設(shè)置雙緩沖緩沖器，用于實現(xiàn)圖像數(shù)據(jù)和信息采集、壓縮、傳輸?shù)耐瑫r進(jìn)行，在一個緩沖器采集圖像信號和采集射頻信息的同時，DSP處理器對另一個緩沖器中的數(shù)據(jù)進(jìn)行壓縮。
10.如權(quán)利要求9所述的監(jiān)控方法，其特征在于所述射頻信號和視頻信號采用交互的方式進(jìn)行傳送。
全文摘要
本發(fā)明屬于智能監(jiān)控設(shè)備技術(shù)，它公開了一種結(jié)合射頻識別及視頻攝像的監(jiān)控系統(tǒng)。本發(fā)明的特征在于包括射頻信號采集器、DSP處理器、存儲器、攝像頭、A/D轉(zhuǎn)換電路、ARM處理器、網(wǎng)絡(luò)芯片；所述射頻信號采集器依序連接DSP處理器、ARM處理器、存儲器，所述攝像頭依序連接A/D轉(zhuǎn)換電路、ARM處理器、存儲器，所述ARM處理器內(nèi)單獨設(shè)置內(nèi)置DSP處理器，所述ARM處理器連接網(wǎng)絡(luò)芯片。本發(fā)明還公開了一種結(jié)合射頻識別及視頻攝像的監(jiān)控方法。采用高度集成的多媒體DSP處理器+ARM處理器構(gòu)成完整的實時網(wǎng)絡(luò)監(jiān)控系統(tǒng)，該設(shè)備具有射頻識別掃描和視頻圖像監(jiān)控兩大系統(tǒng)功能。
文檔編號G06K7/00GK102158691SQ20111014328
公開日2011年8月17日 申請日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者趙勇 申請人:中國電子科技集團(tuán)公司第三十研究所