專利名稱：皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及皮衛(wèi)星星載計算機技術(shù)領(lǐng)域，尤其涉及皮衛(wèi)星星載計算機的代碼和數(shù) 據(jù)可靠性改進。
背景技術(shù)：
空間單粒子效應(yīng)對星載計算機系統(tǒng)的影響是不可忽視的，即使一個微小的邏輯錯 誤都有可能使星載計算機癱瘓并造成衛(wèi)星失控。一般情況下可以通過避錯設(shè)計和容錯設(shè)計 提高計算機系統(tǒng)的可靠性。對于公斤級的皮衛(wèi)星來說，其特點是重量輕、體積小、成本低、研 制周期短。而且航天級電子器件的需求量相對較小，使抗輻射器件的成本很高，價格非常昂 貴，在實際開發(fā)過程中大量采用市場上容易取得的商業(yè)級電子器件。這些器件通常沒有經(jīng) 過嚴(yán)格的抗輻射測試，也沒有采用完善的抗輻射工藝。因而對于星載計算機可靠性設(shè)計主 要是通過容錯設(shè)計實現(xiàn)的。容錯設(shè)計是利用外加資源的冗余技術(shù)屏蔽故障的影響，使局部 的故障不會擴散到全局?，F(xiàn)有技術(shù)在對程序的實時保護上存在較大的困難。因此，在程序執(zhí)行過程中出現(xiàn) 代碼“翻轉(zhuǎn)”的錯誤是致命的，將引起程序出現(xiàn)跑飛、異常等情況。另一方面，在程序設(shè)計上 采用各種可靠性方法，如程序路徑、關(guān)鍵數(shù)據(jù)和變量冗余備份等方法僅能對程序少部分的 代碼和數(shù)據(jù)進行可靠性處理。因此，如何采用較為簡捷方便的方法對代碼進行實時的監(jiān)控 和降低程序編寫得難度是一個較為迫切的問題。本發(fā)明人的申請?zhí)枮?00910101155. 3，名稱為“皮衛(wèi)星基于FPGA的存儲模塊的容 錯方法”的專利申請公開了一種皮衛(wèi)星基于FPGA的存儲模塊的容錯方法，數(shù)據(jù)總線將需要 寫入的數(shù)據(jù)分為高位數(shù)據(jù)和低位數(shù)據(jù)兩部分，分別傳送到兩個完全相同的漢明編碼模塊對 高位數(shù)據(jù)和低位數(shù)據(jù)處理對應(yīng)生成冗余數(shù)據(jù)；將數(shù)據(jù)和對應(yīng)的冗余數(shù)據(jù)分別存入靜態(tài)存儲 器中的三個扇區(qū)，讀數(shù)據(jù)時將同一靜態(tài)存儲器中不同扇區(qū)的數(shù)據(jù)讀出，按位做“三取二”的 比較操作，得到讀出數(shù)據(jù)傳送至對應(yīng)的漢明編碼模塊；兩個漢明編碼模塊分別對數(shù)據(jù)進行 比較和校正后總線輸出到中央處理器。該發(fā)明方法可以使存儲模塊做到“糾1檢2”，并保證 校驗碼的正確存儲，同時很好的適應(yīng)了其重量輕、體積小、成本低、研制周期短的重要特性， 但依然沒有解決程序數(shù)據(jù)實時糾檢錯的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明提供一種中央處理器代碼糾檢錯、動態(tài)外部程序相結(jié)合的方法，對于皮衛(wèi) 星這種超微小型衛(wèi)星的星載計算機的代碼和數(shù)據(jù)進行了可靠性方面的實時糾檢錯設(shè)計。一種皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法，包括中央處理器與現(xiàn)場可 編程門陣列(FPGA)之間的信號交互以及FPGA對靜態(tài)存儲器的數(shù)據(jù)讀、寫操作，所述的靜態(tài) 存儲器包括靜態(tài)存儲器SRAMl和臨時靜態(tài)存儲器SRAM2 ；(1)中央處理器向FPGA要求獲取一定長度的代碼和數(shù)據(jù)時，通過向FPGA發(fā)送上升 沿觸發(fā)信號，以觸發(fā)FPGA糾檢錯功能模塊；
4
(2) FPGA在響應(yīng)中央處理器的要求，向靜態(tài)存儲器SRAMl進行讀操作時將同一靜 態(tài)存儲器中不同扇區(qū)的數(shù)據(jù)讀出，按位做“三取二”的比較操作，得到讀出的數(shù)據(jù)、冗余數(shù)據(jù) k，并將讀出的數(shù)據(jù)、冗余數(shù)據(jù)k傳送至對應(yīng)的漢明編解碼模塊；漢明編解碼模塊分別對數(shù) 據(jù)及該數(shù)據(jù)對應(yīng)的冗余數(shù)據(jù)進行比較并將錯誤信息反饋給FPGA，利用冗余數(shù)據(jù)校正對應(yīng)的 數(shù)據(jù)得到校正后的數(shù)據(jù)通過總線輸出到臨時靜態(tài)存儲器SRAM2 ；(3) FPGA在完成數(shù)據(jù)讀取并存儲到臨時靜態(tài)存儲器后，向中央處理器發(fā)出中斷信 號，觸發(fā)中央處理器的中斷處理函數(shù)；(4)中央處理器響應(yīng)中斷信號，并將臨時靜態(tài)存儲器中的內(nèi)容進行處理或者執(zhí)行， 當(dāng)有數(shù)據(jù)需要更新，中央處理器向FPGA傳遞，F(xiàn)PGA對存儲器進行寫操作時數(shù)據(jù)總線根據(jù) 需要寫入的數(shù)據(jù)位數(shù)，將數(shù)據(jù)傳送到漢明編解碼模塊；漢明編解碼模塊對數(shù)據(jù)處理對應(yīng)生 成漢明糾錯碼所需的冗余數(shù)據(jù)k，將數(shù)據(jù)和冗余數(shù)據(jù)k分別存入靜態(tài)存儲器SRAMl中的不同 扇區(qū)；(5)當(dāng)處理器完成臨時靜態(tài)存儲器中代碼執(zhí)行和數(shù)據(jù)處理后，向FPGA發(fā)出下一個 取代碼和數(shù)據(jù)信號。所述的用于代碼和數(shù)據(jù)的靜態(tài)存儲器SRAMl與用于存儲臨時信息的存儲器SRAM2 是各自獨立的兩個靜態(tài)存儲器。臨時靜態(tài)存儲器SRAM2實現(xiàn)對糾錯檢錯后的信息進行臨時存儲，可采取三模冗余 方法也可以直接存儲，這根據(jù)FPGA資源多少進行合理設(shè)計。本發(fā)明還提供了實施上述實時糾檢錯方法的裝置，包括中央處理器、FPGA和靜 態(tài)存儲器；所述的中央處理器，用于向FPGA要求獲取一定長度的代碼和數(shù)據(jù)、響應(yīng)FPGA的中 斷信號，并將臨時靜態(tài)存儲器中的內(nèi)容進行處理或者執(zhí)行；當(dāng)處理器完成臨時靜態(tài)存儲器 中代碼執(zhí)行和數(shù)據(jù)處理后，向FPGA發(fā)出下一個取代碼和數(shù)據(jù)信號。FPGA中包括三模存儲及三模表決模塊、漢明編解碼器和中斷產(chǎn)生模塊，所述的三 模存儲及三模表決模塊用于將SRAMl中不同扇區(qū)分別存儲三份的代碼或數(shù)據(jù)讀出，按位做 “三取二”的比較操作，得到讀出的數(shù)據(jù)、冗余數(shù)據(jù)k，并將讀出的數(shù)據(jù)、冗余數(shù)據(jù)k傳送至對 應(yīng)的漢明編解碼模塊。所述的漢明編解碼器用于在讀數(shù)據(jù)時，對數(shù)據(jù)及該數(shù)據(jù)對應(yīng)的冗余數(shù)據(jù)進行比較 并將錯誤信息反饋給FPGA，利用冗余數(shù)據(jù)校正對應(yīng)的數(shù)據(jù)得到校正后的數(shù)據(jù)通過總線輸出 到臨時靜態(tài)存儲器；在寫數(shù)據(jù)時，對數(shù)據(jù)處理對應(yīng)生成漢明糾錯碼所需的冗余數(shù)據(jù)k，將數(shù) 據(jù)和冗余數(shù)據(jù)k分別存入靜態(tài)存儲器SRAMl中的不同扇區(qū)。所述的中斷產(chǎn)生模塊是在糾檢錯編碼處理結(jié)束后對中央處理器產(chǎn)生中斷，令其將 糾檢錯的代碼或數(shù)據(jù)段讀回。靜態(tài)存儲器包括靜態(tài)存儲器SRAMl和臨時靜態(tài)存儲器SRAM2，所述的靜態(tài)存儲器 SRAMl用于將中央處理器運行過程中產(chǎn)生的代碼或數(shù)據(jù)分別在不同的三個扇區(qū)中各存儲一 份。所述的靜態(tài)存儲器SRAM2用于FPGA糾檢錯模塊恢復(fù)后的臨時數(shù)據(jù)存儲在其中，當(dāng) 中斷模塊給中央處理器中斷時再將臨時數(shù)據(jù)發(fā)送給中央處理器。本發(fā)明方法可以做到對代碼進行實時糾錯檢錯，并能大大降低代碼設(shè)計難度，同時很好的適應(yīng)了其重量輕、體積小、成本低、研制周期短的重要特性。本發(fā)明方法針對空間環(huán)境中高能粒子對星載計算機存儲模塊造成的單粒子翻轉(zhuǎn) 影響，并充分考慮皮衛(wèi)星對重量、體積、功耗等因素的限制，通過FPGA完成對代碼和數(shù)據(jù)的 實時糾錯檢錯，其優(yōu)勢在于對代碼和數(shù)據(jù)全面的糾錯檢錯，兼容性強，代碼設(shè)計難度低，同 時很好的適應(yīng)了其重量輕、體積小、成本低、研制周期短的重要特性，并且使星載計算機的 可靠性得到顯著提升。


圖1為實現(xiàn)本發(fā)明實時糾檢錯方法的結(jié)構(gòu)功能示意圖。圖2為本發(fā)明實時糾檢錯實施的邏輯流程示意圖。
具體實施例方式在中央處理器中需要編寫對FPGA發(fā)送取信息的觸發(fā)信號以及中斷處理程序。在 該中斷處理函數(shù)中將臨時靜態(tài)存儲器SRAM2種的內(nèi)容導(dǎo)入到中央處理器內(nèi)存中進行執(zhí)行 或處理，完成后發(fā)送下一組取信息的起始地址及長度。在FPGA設(shè)計和漢明編解碼實現(xiàn)過程中，漢明糾錯碼碼字長度的選擇需要考慮幾 個方面的因素，滿足FPGA對存儲器訪問速度的要求與滿足存儲器編碼效率的要求之間是 矛盾的。碼字長度較短時，糾錯速度快但是需要較多的冗余存儲空間；碼字較長時，可以降 低冗余存儲空間的使用，但是檢錯糾錯速度會降低。由于皮衛(wèi)星所需處理的事務(wù)相對于傳 統(tǒng)衛(wèi)星較少，對內(nèi)存的訪問速度沒有非常嚴(yán)格的要求；從冗余度、編解碼速度及漢明編解碼 模塊兼容性幾個方面考慮，(22、6)漢明糾錯碼方案是一個較為合適的選擇。本發(fā)明糾檢錯方法的結(jié)構(gòu)功能示意圖如圖1所示，本發(fā)明的糾檢錯處理功能塊包 括中央處理器、FPGA和靜態(tài)存儲器；FPGA中包括三模存儲及三模表決模塊、漢明編解碼 器、還包括將代碼和數(shù)據(jù)作為指令返回的中斷產(chǎn)生模塊。靜態(tài)存儲器包括靜態(tài)存儲器SRAMl 和臨時靜態(tài)存儲器SRAM2。中央處理器，用于向FPGA要求獲取一定長度的代碼和數(shù)據(jù)、響應(yīng)FPGA的中斷信 號，并將臨時靜態(tài)存儲器中的內(nèi)容進行處理或者執(zhí)行；當(dāng)處理器完成臨時靜態(tài)存儲器中代 碼執(zhí)行和數(shù)據(jù)處理后，向FPGA發(fā)出下一個取代碼和數(shù)據(jù)信號。FPGA中包括三模存儲及三模表決模塊、漢明編解碼器和將代碼和數(shù)據(jù)作為指令返 回的中斷產(chǎn)生模塊，所述的三模存儲及三模表決模塊用于將SRAMl中不同扇區(qū)分別存儲三 份的代碼或數(shù)據(jù)讀出，按位做“三取二”的比較操作，得到讀出的數(shù)據(jù)、冗余數(shù)據(jù)k，并將讀出 的數(shù)據(jù)、冗余數(shù)據(jù)k傳送至對應(yīng)的漢明編解碼模塊。漢明編解碼器用于在讀數(shù)據(jù)時，對數(shù)據(jù)及該數(shù)據(jù)對應(yīng)的冗余數(shù)據(jù)進行比較并將錯 誤信息反饋給FPGA，利用冗余數(shù)據(jù)校正對應(yīng)的數(shù)據(jù)得到校正后的數(shù)據(jù)通過總線輸出到臨時 靜態(tài)存儲器；在寫數(shù)據(jù)時，對數(shù)據(jù)處理對應(yīng)生成漢明糾錯碼所需的冗余數(shù)據(jù)k，將數(shù)據(jù)和冗 余數(shù)據(jù)k分別存入靜態(tài)存儲器SRAMl中的不同扇區(qū)。將代碼和數(shù)據(jù)作為指令返回的中斷產(chǎn)生模塊是在糾檢錯編碼處理結(jié)束后對中央 處理器產(chǎn)生中斷，令其將糾檢錯的代碼或數(shù)據(jù)段讀回。靜態(tài)存儲器包括靜態(tài)存儲器SRAMl和臨時靜態(tài)存儲器SRAM2，所述的靜態(tài)存儲器SRAMl用于將中央處理器運行過程中產(chǎn)生的代碼或數(shù)據(jù)分別在不同的三個扇區(qū)中各存儲一 份。靜態(tài)存儲器SRAM2用于FPGA糾檢錯模塊恢復(fù)后的臨時數(shù)據(jù)存儲在其中，當(dāng)中斷模 塊給中央處理器中斷時再將臨時數(shù)據(jù)發(fā)送給中央處理器。在圖2中描述了完成本發(fā)明糾檢錯實施的邏輯流程示意圖。詳細描述該糾檢錯方 法實施過程如下(1)中央處理器向FPGA要求獲取一定長度的代碼和數(shù)據(jù)時，通過向FPGA發(fā)送上升 沿觸發(fā)信號，以觸發(fā)FPGA糾檢錯功能模塊；(2)FPGA在響應(yīng)中央處理器的要求，向靜態(tài)存儲器進行讀操作。FPGA向靜態(tài)存儲 器進行讀數(shù)據(jù)操作時三模存儲及三模表決模塊將靜態(tài)存儲器中不同扇區(qū)的數(shù)據(jù)讀出，按位做“三取二” 的比較操作(由于同一數(shù)據(jù)分別在同一靜態(tài)存儲器的三個扇區(qū)存儲三遍，那么如果其中有 一個扇區(qū)上的數(shù)據(jù)的某一位發(fā)生了改變，而另兩個扇區(qū)上的數(shù)據(jù)的沒有變化，那么這兩個 數(shù)據(jù)的沒有變化的扇區(qū)會將那個數(shù)據(jù)改變的扇區(qū)上的數(shù)據(jù)掩蔽，只讀取表達正確的數(shù)據(jù))， 得到讀出的數(shù)據(jù)、冗余數(shù)據(jù)；漢明編解碼模塊中的譯碼器對讀出的數(shù)據(jù)、冗余數(shù)據(jù)k進行比較并將錯誤信息反 饋給FPGA。FPGA根據(jù)得到的錯誤信息，通過漢明編解碼模塊中的校正器利用冗余數(shù)據(jù)k校正 數(shù)據(jù)，得到正確的數(shù)據(jù)并將數(shù)據(jù)輸出到數(shù)據(jù)總線上。(3) FPGA在完成數(shù)據(jù)讀取并存儲到臨時靜態(tài)存儲器后，向中央處理器發(fā)出中斷信 號；(4)中央處理器響應(yīng)中斷信號，并將臨時靜態(tài)存儲器中的內(nèi)容進行處理或者執(zhí)行。 當(dāng)有數(shù)據(jù)需要更新時，中央處理器向FPGA傳遞，F(xiàn)PGA對存儲器進行寫操作。FPGA利用三模 存儲及三模表決模塊，將數(shù)據(jù)和冗余數(shù)據(jù)k存入靜態(tài)存儲器中的三個扇區(qū)。(5)當(dāng)處理器完成臨時靜態(tài)存儲器中代碼執(zhí)行和數(shù)據(jù)處理后，向FPGA發(fā)出下一個 取代碼和數(shù)據(jù)信號。遞歸測試測試小組使用模擬地面站和綜合測試軟件接收星載計算機在下發(fā)的星上數(shù)據(jù)，并 且在測試過程中將星載計算機置于不同的外部環(huán)境中長時間運行，仍然能夠保證正常工 作。在此測試過程中，人為制造如下故障對星載計算機的容錯能力進行測試(1) 在遙控指令測試環(huán)節(jié)中將錯誤指令進行上傳，星載計算機能夠正確識別問題指令，在 接收后不作執(zhí)行，這些執(zhí)行狀態(tài)可以從實時下發(fā)的引導(dǎo)幀中讀出；(2)進行誤碼率測試 D 錯誤碼元數(shù)
Nx8xM 其中N為欲測波道數(shù)，M為測量的總幀數(shù)。實時遙測格式下N = 70，M
9
=5000。星上遙測為實時遙測下傳格式，同時加調(diào)遙控負載波，重復(fù)以上步驟3次為一組， 測得平均誤碼率為8. 92*10-6。經(jīng)過多次遞歸測試，星載計算機連續(xù)運行1104小時無故障，累計無故障運行時間 超過4320小時。
7
環(huán)境試驗為了進一步驗證星載計算機的可靠性，系統(tǒng)被放置于輻照劑量2rad/S，總劑量達 到IOKrad(Si)的鈷60輻照環(huán)境中，星載計算機維持正常工作。在真空度低于10_3Pa、背景溫度低于96K、溫度范圍從_20°C至50°C之間，連續(xù)運 行16個以上循環(huán)，星載計算機正常工作。通過遞歸測試和各項環(huán)境試驗表明，星載計算機的各項可靠性措施是切實有效 的，既保證可靠性，也滿足星上系統(tǒng)的實時性要求。目前，應(yīng)用該創(chuàng)新技術(shù)的某型號皮衛(wèi)星， 已通過驗收，預(yù)計于2010年搭載發(fā)射。該衛(wèi)星，將成為我國目前重量最小的在軌運行衛(wèi)星。
權(quán)利要求
一種皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法，包括中央處理器與FPGA之間的信號交互以及FPGA對靜態(tài)存儲器的數(shù)據(jù)讀、寫操作，其特征在于(1)中央處理器向FPGA要求獲取一定長度的代碼和數(shù)據(jù)時，通過向FPGA發(fā)送上升沿觸發(fā)信號，以觸發(fā)FPGA糾檢錯功能模塊；(2)FPGA在響應(yīng)中央處理器的要求，向靜態(tài)存儲器進行讀操作時將同一靜態(tài)存儲器中不同扇區(qū)的數(shù)據(jù)讀出，按位做“三取二”的比較操作，得到讀出的數(shù)據(jù)、冗余數(shù)據(jù)k，并將讀出的數(shù)據(jù)、冗余數(shù)據(jù)k傳送至對應(yīng)的漢明編解碼模塊；漢明編解碼模塊分別對數(shù)據(jù)及該數(shù)據(jù)對應(yīng)的冗余數(shù)據(jù)進行比較并將錯誤信息反饋給FPGA，利用冗余數(shù)據(jù)校正對應(yīng)的數(shù)據(jù)得到校正后的數(shù)據(jù)通過總線輸出到臨時靜態(tài)存儲器；(3)FPGA在完成數(shù)據(jù)讀取并存儲到臨時靜態(tài)存儲器后，向中央處理器發(fā)出中斷信號，觸發(fā)中央處理器的中斷處理函數(shù)；(4)中央處理器響應(yīng)中斷信號，并將臨時靜態(tài)存儲器中的內(nèi)容進行處理或者執(zhí)行，當(dāng)有數(shù)據(jù)需要更新，中央處理器向FPGA傳遞，F(xiàn)PGA對存儲器進行寫操作時數(shù)據(jù)總線根據(jù)需要寫入的數(shù)據(jù)位數(shù)，將數(shù)據(jù)傳送到漢明編解碼模塊；漢明編解碼模塊對數(shù)據(jù)處理對應(yīng)生成漢明糾錯碼所需的冗余數(shù)據(jù)k，將數(shù)據(jù)和冗余數(shù)據(jù)k分別存入靜態(tài)存儲器SRAM1中的不同扇區(qū)；(5)當(dāng)處理器完成臨時靜態(tài)存儲器中代碼執(zhí)行和數(shù)據(jù)處理后，向FPGA發(fā)出下一個取代碼和數(shù)據(jù)信號。
2.根據(jù)權(quán)利要求1所述的皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法，其特征在 于所述的用于代碼和數(shù)據(jù)的靜態(tài)存儲器與用于存儲臨時信息的存儲器是各自獨立的兩個 靜態(tài)存儲器。
3.根據(jù)權(quán)利要求1所述的皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法，其特征在 于所述的臨時靜態(tài)存儲器實現(xiàn)對糾錯檢錯后的信息進行臨時存儲，采取三模冗余方法存 儲。
4.根據(jù)權(quán)利要求1所述的實施皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法的裝 置，包括中央處理器、FPGA和靜態(tài)存儲器，其特征在于所述的中央處理器，用于向FPGA要求獲取一定長度的代碼和數(shù)據(jù)、響應(yīng)FPGA的中斷信 號，并將臨時靜態(tài)存儲器中的內(nèi)容進行處理或者執(zhí)行；當(dāng)處理器完成臨時靜態(tài)存儲器中代 碼執(zhí)行和數(shù)據(jù)處理后，向FPGA發(fā)出下一個取代碼和數(shù)據(jù)信號；所述的FPGA中包括三模存儲及三模表決模塊、漢明編解碼器和中斷產(chǎn)生模塊，所述的 三模存儲及三模表決模塊用于將SRAMl中不同扇區(qū)分別存儲三份的代碼或數(shù)據(jù)讀出，按位 做“三取二”的比較操作，得到讀出的數(shù)據(jù)、冗余數(shù)據(jù)k，并將讀出的數(shù)據(jù)、冗余數(shù)據(jù)k傳送至 對應(yīng)的漢明編解碼模塊；所述的漢明編解碼器用于在讀數(shù)據(jù)時，對數(shù)據(jù)及該數(shù)據(jù)對應(yīng)的冗余數(shù)據(jù)進行比較并將 錯誤信息反饋給FPGA，利用冗余數(shù)據(jù)校正對應(yīng)的數(shù)據(jù)得到校正后的數(shù)據(jù)通過總線輸出到臨 時靜態(tài)存儲器；在寫數(shù)據(jù)時，對數(shù)據(jù)處理對應(yīng)生成漢明糾錯碼所需的冗余數(shù)據(jù)k，將數(shù)據(jù)和 冗余數(shù)據(jù)k分別存入靜態(tài)存儲器SRAMl中的不同扇區(qū)；所述的中斷產(chǎn)生模塊是在糾檢錯編碼處理結(jié)束后對中央處理器產(chǎn)生中斷，令其將糾檢 錯的代碼或數(shù)據(jù)段讀回；所述的靜態(tài)存儲器包括靜態(tài)存儲器SRAM1和臨時靜態(tài)存儲器SRAM2，所述的靜f，， 器SRAMl用于將中央處理器運行過程中產(chǎn)生的代碼或數(shù)據(jù)分別在不同的三個扇區(qū)中各存?zhèn)€者 ^^、；一所述的靜態(tài)存儲器SRAM2用于FPGA糾檢錯模塊恢復(fù)后的臨時數(shù)據(jù)存儲在其中，當(dāng)中斷模塊給中央處理器中斷時再將臨時數(shù)據(jù)發(fā)送給中央處理器。
全文摘要
本發(fā)明公開了一種皮衛(wèi)星中央處理器的代碼、數(shù)據(jù)實時糾檢錯方法，通過中央處理器向FPGA發(fā)送要求獲取一定長度代碼或數(shù)據(jù)的信號，F(xiàn)PGA響應(yīng)該信號，從代碼和數(shù)據(jù)存儲器中取出信息并通過糾錯檢錯方法處理取得的數(shù)據(jù)之后存入到臨時靜態(tài)存儲器中；FPGA向中央處理器發(fā)出中斷，使中央處理器執(zhí)行該存儲器中代碼或處理數(shù)據(jù)，并將要存放的數(shù)據(jù)傳遞給FPGA進行更新。本發(fā)明還公開了實施上述方法的裝置。本發(fā)明方法可以對中央處理器執(zhí)行的代碼和數(shù)據(jù)實時進行糾檢錯，大大提高了對程序代碼和數(shù)據(jù)糾檢錯的覆蓋率，降低了代碼編寫的難度，同時很好的適應(yīng)了其重量輕、體積小、成本低、研制周期短的重要特性。
文檔編號G06F11/10GK101937375SQ201010264090
公開日2011年1月5日 申請日期2010年8月27日 優(yōu)先權(quán)日2010年8月27日
發(fā)明者張鈺, 鄭陽明 申請人:浙江大學(xué)